基于DRFM技术的雷达信号处理系统及密集目标干扰产生方法

摘要

本发明公开了一种基于DRFM技术的雷达信号处理系统及密集目标干扰产生方法。收发天线接收雷达发射脉冲，L波段微波收发组件对雷达信号进行下变频处理；信号处理单元中的宽带数字射频存储器接收中频信号并进行高速采样、存储；基于FPGA的信号处理器对存储的数据进行分段叠加，生成覆盖雷达探测距离范围的模拟回波信号；全数字单边带调制器对回波信号进行多普勒频移；基于FPGA的定时控制器将经过频移的回波信号转换成中频输出信号。本发明使用的延迟叠加转发增加了假目标的数量和密集度，可以实现近似于噪声的密集目标干扰，可以有效实现DRFM、控制管理等功能。

说明书

技术领域

本发明涉及雷达电子对抗领域，具体是一种为模拟雷达复杂电磁环境设计的 一种高性能雷达信号处理系统及密集目标干扰样式产生方法。

背景技术

在现代电子对抗领域，相对于宽带噪声压制干扰和其它欺骗干扰样式，相干 干扰信号能够精确模仿雷达发射信号波形，获得与真实目标回波相同的相干处理 增益，而具有更佳的干扰效能。同时，随着高速信号采集、超大规模集成电路、 高速信号处理等技术的飞速发展，特别是数字射频存储技术(Digital Radio-FrequencyMemory，DRFM)的不断发展，为相干干扰技术的实现提供了 硬件基础和技术支持。采用DRFM技术时，输出信号与输入信号相比，有相位 关系确定、时间延迟变化范围宽、频率误差小，并可对输入信号运用数字信号处 理算法进行处理和调制等特点。这样，采用DRFM技术不仅可以对相参脉冲信 号长时间相参复制，而且能够将雷达信号的脉内调制特性无失真地复制下来。 DRFM的输出信号除了时间上的延时外，还对输入信号进行了调制，可以形成多 种干扰模式，其信号特征与雷达目标回波几乎完全一样。并且，这种干扰信号能 对常规脉冲压缩雷达实施有效干扰。

雷达是根据多普勒效应实现对目标速度信息的检测和跟踪的，因此可以根据 测得的多普勒频移计算得到目标的径向速度，同样，也可以对雷达信号进行移频 调制来实现对雷达的速度欺骗干扰。实际应用中，可以用单边带调制方法实现多 普勒频移调制，能较好的模拟目标的运动速度和运动方向，达到欺骗的目的。

现代雷达电子对抗领域有较为典型的三种密集假目标干扰方法。第一种是间 歇采样直接转发，当截获到大时宽雷达信号时，高保真采样其中的一小段信号后 马上进行处理转发，然后再采样、转发下一段，如此交替工作，直至大脉宽结束。 第二种方法是延迟叠加转发，接收信号后对雷达脉冲进行全脉冲采样，在转发干 扰时，对采样的全脉冲进行逐个的延迟然后再叠加。第三种是间歇采样重复转发， 从雷达脉冲前沿开始采样一小段信号，按照设定的重复次数重复读出当前采样数 据转发，然后再采样一小段信号，按照设定的重复次数重复读出当前采样数据转 发，重复上述过程直到雷达脉冲结束。间歇采样直接转发受到采样周期的限制， 次假目标的数目和质量也受到影响。

发明内容

本发明的目的在于提供一种基于DRFM技术的雷达信号处理系统及密集目 标干扰产生方法，完成对雷达的速度、距离欺骗，最终实现密集度随机变化的密 集假目标干扰。

实现本发明目的的技术解决方案为：一种基于高速信号采集处理技术的雷达 信号处理系统，包括收发单元和信号采集处理单元，

其中，收发单元包括L波段微波收发组件和收发天线，收发天线接收雷达 发射脉冲，L波段微波收发组件对雷达信号进行下变频处理；

信号处理单元包括基于高速ADC/DAC+FPGA+ARM架构的宽带数字射频 存储器、基于FPGA的信号处理器、全数字单边带调制器和基于FPGA的定时 控制器，宽带数字射频存储器接收中频信号，并对中频信号进行高速采样、存储； 基于FPGA的信号处理器对存储的数据进行分段叠加，生成覆盖雷达探测距离范 围的模拟回波信号；全数字单边带调制器对回波信号进行多普勒频移，模拟目标 的运动速度和运动方向；基于FPGA的定时控制器将经过频移的回波信号转换成 中频输出信号。

一种基于DRFM技术的雷达信号处理系统的密集目标干扰产生方法，具体 步骤下：

(1)L波段微波收发组件设置为接收状态，密集目标使能信号无效；模拟 器处于接收状态，不产生密集目标回波信号；

(2)L波段微波收发组件对收到的有效的雷达脉冲信号进行下变频处理输 出中频信号，宽带数字射频存储器对中频信号以900MSPS速率进行采样、串并 转换和存储；

(3)启动密集目标距离计时器，并将计时器输出与设置好的密集目标距离 及密集目标宽度进行比较；密集目标距离即密集目标起始距离，是密集目标相对 于接收脉冲后沿的延迟时间，密集目标宽度即基于FPGA的信号处理器生成的密 集目标回波的时间宽度；当计时器输出大于等于密集目标距离时，执行步骤(4)； 当计时器输出大于等于密集目标宽度时，执行步骤(5)；

(4)L波段微波收发组件设置为发射状态；基于FPGA的信号处理器将存 储数据根据密集目标密度参数进行分段叠加，再进行全数字单边带调制，调制频 率可设置；产生的信号在密集目标使能有效情况下由收发组件发射；

(5)停止计时、计时器清零、置密集目标使能信号为低电平、置发射指示 信号为低电平；将收发组件置为接收状态，准备接收下一个雷达发射脉冲，返回 步骤(1)。

本发明与现有技术相比，其显著优点为：(1)采用的基于高速 ADC/DAC+FPGA+ARM硬件架构可以有效实现DRFM、控制管理功能，高达 900MSPS采样速率支持400MHz带宽中频信号输入。(2)基于FPGA的单边带 调制技术实现多普勒频移，具有很高的多普勒频率分辨力，而且通过软件实现全 数字单边带调制不会增加硬件复杂度。(3)采用全脉冲采样延迟叠加的密集假目 标干扰方法，通过延迟叠加的方式增加了假目标的数量和密集度，可以实现近似 于噪声的密集假目标干扰。它解决了在全脉冲依次转发时压缩后假目标过于稀疏 的问题，同时也避免了间歇采样直接转发时周期对于假目标密集度的限制。(4) 密集目标的密集度和目标的多普勒频率由ARMCPU随机生成，参数控制灵活， 当假目标达到一定密集度时，近似于噪声干扰，会整体抬高雷达的检测门限，使 雷达无法发现目标，具有更优的干扰效能。

附图说明

图1为本发明实施例的电磁环境模拟系统实现框图。

图2为本发明实施例的密集目标干扰产生流程图。

图3为本发明实施例的全数字单边带调制器原理框图。

图4为本发明实施例的密集目标使能信号实现框图。

图5为本发明实施例的密集目标产生FPGA时序图。

具体实施方式

本发明雷达信号处理系统由收发单元、信号采集处理单元构成，其中基于数 字射频存储技术的雷达信号采集处理系统，包括基于高速 ADC/DAC+FPGA+ARM架构的宽带数字射频存储器、基于FPGA的信号处理器、 全数字单边带调制器、基于FPGA的定时控制器。宽带数字射频存储器完成接收 中频信号的高速采样、存储；基于FPGA的信号处理器根据密集目标的密集度参 数对存储的数据进行延迟叠加处理，生成覆盖雷达探测距离范围的密集目标回波 信号；全数字单边带调制器对延迟叠加后的密集目标回波信号进行多普勒频移， 模拟目标的运动速度和运动方向；基于FPGA的定时控制器将经过频移的密集目 标回波输出给高速DAC转换成中频输出信号，经过微波收发组件的上变频后发 射给雷达，从而产生出基于数字射频存储的密集目标干扰信号。密集目标的密集 度和目标的多普勒频率由ARMCPU按照设定的时间间隔随机生成，通过ARM 与FPGA的数据接口设置给FPGA。

当微波收发组件输出的保宽脉冲有效时，FPGA控制高速ADC以900MSPS 采样速率对接收中频信号进行全脉冲采样，采样数据经过串并变换后实时存储到 数字射频存储器64bit位宽的SSRAM中。设接收雷达脉冲宽度，即保宽脉冲宽 度为τ，ARM设置的密集目标的密集度，即目标间隔为τ/N，将采样存储的数 据划分成N段，设第1段数据为D₁，第N段数据为D_N，定义M₁＝D₁， M₂＝D₁+D₂，…，M_N＝D₁+D₂+...+D_N，则距离相隔τ/N、覆盖雷达整个接 收期的密集目标回波数据为M₁，M₂，…，M_N，…，M_N直到接收下一个雷达 脉冲为止。基于FPGA的信号处理器将将采样存储数据进行N段划分，然后计 算M₁，M₂，…，M_N，并根据雷达的重复周期和脉冲宽度计算雷达的接收时间 宽度，将M₁，M₂，…，M_N数据拼接成M₁，M₂，…，M_N，…，M_N输出进 行多普勒频移。密集度参数由ARM每隔固定时间随机生成后，通过ARM与 FPGA间的数据接口进行设置，目标密集度参数按照设定的规律循环随机跳变。

雷达是根据多普勒效应实现对目标速度信息的检测和跟踪的，即根据测得的 多普勒频移计算得到目标的径向速度。设目标径向速度为v_r，工作频率为f₀， 则雷达接收的目标回波的多普勒频移为

$f_d=\frac{2v_r}{\lambda }=\frac{2v_r{f}_0}{c}---\left(1\right)$

由式(1)可知，可以通过设置目标回波的多普勒频移来模拟目标的径向运 动速度，并通过多普勒频率的正负来模拟目标相对雷达临近和远离。因此本发明 密集目标干扰产生方法的目标运动信息通过对接收雷达脉冲进行移频调制来实 现，达到对雷达的速度欺骗干扰目的。

设基于FPGA的信号处理器生成的密集目标信号为f(t)，目标多普勒频率为 f_d，则上边带、下边带调制输出为

$S_{USB}\left(t\right)=\frac{1}{2}f\left(t\right)cos2{\mathrm{\pi f}}_{d}t-\frac{1}{2}\widehat{f\left(t\right)}\sin 2{\mathrm{\pi f}}_{d}t---\left(2\right)$

$S_{LSB}\left(t\right)=\frac{1}{2}f\left(t\right)cos2{\mathrm{\pi f}}_{d}t+\frac{1}{2}\widehat{f\left(t\right)}\sin 2{\mathrm{\pi f}}_{d}t---\left(3\right)$

式(2)、(3)中的为f(t)的希尔伯特变换。式(2)的上边带调制可以 模拟正多普勒频率，式(3)的下边带调制可以模拟负多普勒频率。全数字单边 带调制器将基于FPGA的信号处理器生成的密集目标回波信号进行希尔伯特变 换，根据ARM设置多普勒频率的正负和多普勒频率值，对密集目标回波信号进 行上边带调制或下边带调制，从而得到附加了目标运动速度和运动方向信息的密 集目标回波信号。密集目标的多普勒频率参数由ARM每隔固定时间随机生成后 通过ARM与FPGA间的数据接口进行设置，目标多普勒频率按照设定的规律循 环随机跳变。

基于FPGA的定时控制器将全数字单边带调制器输出的密集目标回波数据 输出给DRFM的高速DAC，将数字回波信号转换为模拟中频信号，再经过微波 收发组件的上变频后向雷达发射密集目标干扰信号，完成基于数字射频存储技术 的密集目标干扰产生。

下面结合附图对本发明作进一步详细描述。

本发明是一种基于雷达电磁环境模拟系统的密集目标干扰产生方法，可以产 生参数灵活可控、硬件复杂度低、多普勒频率分辨力高、干扰效能好的密集目标 干扰。图1为本发明实施例的系统实现框图，包括收发天线、L波段微波收发组 件、信号采集处理单元、电源、显示器、键盘及数据接口。收发天线实现电磁波 的辐射和接收；L波段微波收发组件主要由宽带滤波器、低噪声放大器、混频器、 功率放大器、功率衰减器等部分组成，主要完成接收信号的滤波、放大、下变频 成中频信号，中频信号的上变频、滤波、功率放大，本振信号和时钟信号的产生 以及控制接口功能。信号采集处理单元包括基于高速ADC/DAC+FPGA+ARM架 构的宽带数字射频存储器、基于FPGA的信号处理器、全数字单边带调制器、基 于FPGA的定时控制器、基于FPGA的收发组件控制器。宽带数字射频存储器 主要由高速ADC、高速DAC，FPGA、SSRAM、嵌入式ARMCPU等部分组成， 主要完成接收中频信号的高速采样、存储、处理、恢复，系统控制管理、显示、 操作以及故障自动检测完成接收中频信号的高速采样、存储；基于FPGA的信号 处理器根据密集目标的密集度参数对存储的数据进行延迟叠加处理，生成覆盖雷 达探测距离范围的密集目标回波信号；全数字单边带调制器对延迟叠加后的密集 目标回波信号进行多普勒频移，模拟目标的运动速度和运动方向；基于FPGA的 定时控制器将生成的密集目标回波输出给高速DAC转换成中频输出信号，经过 微波收发组件的上变频后发射给雷达，从而产生出基于数字射频存储的密集目标 干扰信号；基于FPGA的收发组件控制器实现对L波段微波收发组件的控制， 根据工作状态打开、关断接收通道和发射通道。密集目标的密集度和目标的多普 勒频率由ARMCPU按照设定的时间间隔随机生成，通过ARM与FPGA的数据 接口设置给FPGA。

上述基于高速ADC/DAC+FPGA+ARM硬件架构的宽带数字射频存储单元， 采用Altera公司的EP3S110F1152FPGA、ATMEL公司的AT84AD001BITD高性 能ADC、ADI公司的AD9736BBC高速DAC、ATMEL公司的AT91SAM9G20B ARMCPU、GSI公司的GS8320Z36T-200I高速SSRAM来实现。中频信号的采 集、存储、处理与恢复由FPGA实现；参数计算与设置、系统控制与管理、现实 与操作及数据接口由ARM实现，可以通过键盘、串口、网口对系统的多种参数 进行设置。

当宽带数字射频存储单元接收到有效脉冲时，对每一个有效脉冲都产生密集 目标干扰回波，即在360度方位、所有高度上都产生密集目标回波。在密集目标 干扰产生模式下，基于FPGA的收发组件控制器产生微波收发组件正常工作的控 制信号，包括接收机闭塞、本振控制、发射机开关信号，收发组件的3个控制信 号是根据保宽脉冲和脉宽有效信号产生的，当接收到有效的保宽脉冲后(由脉宽 分选电路提供当前接收脉冲是否为有效脉冲)，根据ARM设置的密集目标距离 和密集目标宽度参数，产生一定宽度的密集目标使能信号；当接收脉冲为无效脉 冲时，不对该脉冲进行处理，密集目标使能信号维持低电平。参见图2密集目标 干扰产生流程图、图3全数字单边带调制器原理框图、图4密集目标使能信号实 现框图和图5密集目标产生FPGA时序图，基于数字射频存储技术的密集目标干 扰产生工作过程如下：

1)将微波收发组件设置为接收状态(开接收机TR_RX_C＝0，本振接到接 收通道TR_TRLO_C＝1，关发射机TR_TX_C＝0)，密集目标使能信号无效(低电 平)、发射指示信号置低电平、清除计时器使能信号、清除所有定时器(密集目 标距离宽度计时器)；

2)当收到有效的雷达脉冲信号，即任意一个脉宽有效信号(Pulse1_en～ Pulse8_en)由低电平变为高电平时，对微波收发组件输出的中频信号(中心频 率250MHz，带宽400MHz)以900MSPS速率进行采样、串并转换、存储到64bit 位宽的SSRAM中；

3)启动密集目标距离计时器(计时时钟为10MHz，计时器位数为20位)， 并将计时器输出与密集目标距离(单位100ns)及密集目标宽度进行比较。密集 目标距离即密集目标起始距离，是密集目标相对于接收脉冲后沿的延迟时间(由 第一个目标的距离确定，以微波收发组件输出保宽脉冲的下降沿为基准，目标的 实际距离为密集目标干扰设备距雷达距离+雷达脉冲宽度对应的距离+设置的密 集目标起始时间所对应的距离)。密集目标宽度对应基于FPGA的信号处理器生 成的密集目标回波的时间宽度，当密集目标产生的时间达到密集目标宽度时，控 制微波收发组件发射结束、接收机开始工作，以便能接收、处理雷达的下一个发 射脉冲。假设雷达重复周期为T_r(us)，脉冲宽度为T(us)，设备架设距离为R_s， 密集目标距离R_g，密集目标宽度为T_r-T-R_s×100/15-50(us)；

4)若计时器输出大于等于密集目标距离，将微波收发组件设置为发射状态， 即关闭接收机TR_RX_C＝1，本振接到发射通道TR_TRLO_C＝0，开发射机 TR_TX_C＝1，TR_TX_C比TR_RX_C延迟10us，同时将密集目标使能信号置为 高电平，宽带数字射频存储单元对该接收有效脉冲产生密集目标回波，将发射指 示信号置为高电平；

5)密集目标回波的产生是先将存储数据进行分段叠加，再进行全数字单边 带调制，调制频率由ARM设置。采集存储的数据按照密集目标密度(默认值为 10us)划分为N段，设第1段数据为D₁，第2段数据为D₂，第N段数据为D_N， 定义M₁＝D₁，M₂＝D₁+D₂，….，M_N＝D₁+D₂+...+D_N，当密集目标使能信 号有效时，开始产生目标密度为τ/N(τ为脉冲宽度)的密集目标回波M₁， M₂，…，M_N，M_N，…，M_N。与此同时，每100ms更新一次密集目标密度参 数，目标密度参数按照15位m序列规律循环随机跳变。目标密度参数表顺序为 2250/08CAH、2925/0B6DH、3262/0CBEH、3375/0D2FH、2138/85AH、 2700/0A8CH、1800/708H、2587/0A1BH、3037/0BDDH、2025/7E9H、1463/5B7、 2475/9ABH、1687/697H、1350/546H、1125/465H，ARM按顺序读取目标密度参 数(参数表已按m系列规律排序)；

6)当计时器输出大于等于密集目标宽度时，停止计时、计时器清零、计时 使能信号无效、置密集目标使能信号为低电平、置发射指示信号 (TR_TX_Indication)为低电平、将收发组件置为接收状态，即开接收机 TR_RX_C＝0，本振接到接收通道TR_TRLO_C＝1，关发射机TR_TX_C＝0，准备 接收下一个雷达发射脉冲、并对下一个有效雷达脉冲产生密集目标干扰回波。

7)若接收的雷达脉冲为有效脉冲，重复2～6；若接收的雷达脉冲为无效脉 冲，继续接收下一个雷达脉冲，直到接收到有效脉冲。