操作补偿延迟的仿真器的方法及用于执行该方法的装置

摘要

提供了操作补偿延迟的仿真器的方法及用于执行该方法的装置。该仿真器包括：存储器，用于存储第一网表、时序库和标准寄生交换格式(SPEF)文件；处理器，被配置为补偿延迟以使数字和模拟信号同步。该处理器包括：延迟计算器模块，用于利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；SDF文件转换器模块，用于利用上升时间和下降时间中的所述一个时间调整包括在SDF文件中的互连延迟描述以补偿延迟；以及数字仿真器模块，用于根据补偿后的互连延迟描述利用第一驱动单元生成事件。

说明书

向2014年10月21日在韩国知识产权局提交的第10-2014-0142459号韩国专利申请做出对优先权的要求，该韩国专利申请的全部内容通过引用包含于此。

技术领域

发明构思的实施例涉及一种操作仿真器的方法，更具体地讲，涉及一种操作仿真器的方法和用于执行该方法的仿真装置，其中，该仿真器能够通过对包括在标准延迟格式(SDF)文件中的互连延迟描述进行补偿而使数字信号与模拟信号同步。

背景技术

电子设计自动化(EDA)是一种设计和生产从印刷电路板(PCB)到内嵌电路的各种电子装置的技术。EDA的混合信号仿真工具通常用于验证诸如半导体存储器或片上系统(SoC)的半导体设计。

混合信号仿真器可包括用于数字域的Verilog仿真器和用于模拟域的集成电路增强仿真程序(SPICE)。Verilog仿真器和SPICE用于数模(D/A)信号转换和模数(A/D)信号转换。然而，当数字域和模拟域彼此连接时，D/A信号转换或A/D信号转换会导致时序误差。这样的时序误差会降低数字建模或模拟建模的准确度。

发明内容

根据发明构思的各种实施例，提供了一种用于使数字信号和模拟信号同步而在补偿来自数模信号转换和模数信号转换中的至少一种转换的延迟期间操作仿真器的方法。该方法包括以下步骤：利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；利用上升时间和下降时间中的所述一个时间来调整包括在SDF文件中的互连延迟描述以补偿延迟；根据补偿后的互连延迟描述利用第一驱动单元生成事件。

第一网表可以是Verilog网表。可以在电气和电子工程师协会(IEEE)标准1497中定义SDF文件。

互连延迟描述可以包括连接到第一驱动单元的输入端子和输出端子当中的至少一个端子的至少一个互连的延迟。

该方法还可以包括：使用接口仿真器利用上升时间和下降时间中的所述一个时间以及事件生成模拟信号；以及使用模拟仿真器利用模拟信号驱动第一被驱动单元。生成的模拟信号可以反映与事件对应的上升时间和下降时间中的所述一个时间。模拟仿真器是集成电路增强仿真程序(SPICE)。

可以基于上升时间和下降时间中的所述一个时间与互连延迟描述之间的差来调整互连延迟描述。可以基于等式A＝C-B/2来调整互连延迟描述，其中，A是调整后的互连延迟描述，C是互连延迟描述，B是上升时间和下降时间中的所述一个时间。

可以由电气和电子工程师协会(IEEE)标准1481-1999的至少一部分来支持SPEF文件。

该方法还可以包括：利用第一网表和时序库生成有效电容负载；利用第二网表和有效电容负载生成新网表；以及根据新网表利用第二驱动单元生成反映有效电容负载的模拟信号。

根据发明构思的其他实施例，提供了一种包含由用于补偿延迟以使数字信号和模拟信号同步的由处理装置运行的计算机程序的非暂时性的计算机可读记录介质。该计算机可读介质包括：延迟计算代码段，用于利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；SDF文件转换代码段，用于利用上升时间和下降时间中的所述一个时间调整包括在SDF文件中的互连延迟描述以补偿延迟；数字仿真器代码段，用于根据补偿后的互连延迟描述利用第一驱动单元生成事件。

该延迟计算代码还可以利用第一网表和时序库生成有效电容负载。另外，该计算机可读介质还可以包括：网表转换代码段，用于利用第二网表和有效电容负载生成新网表；模拟仿真器代码段，用于根据新网表利用第二驱动单元生成反映有效电容负载的模拟信号。

根据发明构思的其他实施例，提供了一种仿真装置，该仿真装置包括存储器，被配置为存储仿真器程序；以及处理器，被配置为运行存储在存储器中的仿真器程序。当处理器运行仿真器程序时，仿真器程序利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；利用上升时间和下降时间中的所述一个时间修改包括在SDF文件中的互连延迟描述；利用修改后的互连延迟描述生成用于控制第一驱动单元的操作的事件。

仿真程序可以利用上升时间和下降时间中的所述一个时间以及生成的事件生成模拟信号，并可以利用模拟信号驱动被驱动单元。修改后的互连延迟描述可以与上升时间和下降时间中的所述一个时间以及互连延迟描述之间的差对应。

可以根据等式A＝C-B/2来修改互连延迟描述，其中，A是修改后的互连延迟描述，C是互连延迟描述，B是上升时间和下降时间中的所述一个时间。仿真程序可以利用第一网表和时序库生成有效电容负载；利用第二网表和有效电容负载生成新网表；基于新网表利用第二驱动单元生成反映有效电容负载的模拟信号。

根据发明构思的其他实施例，提供了一种仿真器，该仿真器包括：存储器，用于存储第一网表、时序库和标准寄生交换格式(SPEF)文件；以及处理器，被配置为补偿延迟以使数字和模拟信号同步。该处理器包括：延迟计算器模块，用于利用第一网表、时序库和标准寄生交换格式(SPEF)文件生成上升时间和下降时间中的一个时间以及标准延迟格式(SDF)文件；SDF文件转换器模块，用于利用上升时间和下降时间中的一个时间调整包括在SDF文件中的互连延迟描述以补偿延迟；以及数字仿真器模块，用于根据补偿后的互连延迟描述利用第一驱动单元生成事件。

互连延迟描述包括连接到第一驱动单元的输入端子和输出端子中的至少一个端子的至少一个互连的延迟。

该仿真器还可以包括：接口仿真器模块，用于利用上升时间和下降时间中的所述一个时间以及事件生成模拟信号；以及模拟仿真器模块，用于利用模拟信号驱动第一被驱动单元。

生成模拟信号的步骤可以包括：接口仿真器生成反映与事件对应的上升时间和下降时间中的所述一个时间的模拟信号。

SDF文件转换器模块可以基于上升时间和下降时间中的所述一个时间与互连延迟描述之间的差来调整互连延迟描述。SDF文件转换器模块可以基于等式A＝C-B/2调整互连延迟描述，其中，A是调整后的互连延迟描述，C是互连延迟描述，B是上升时间和下降时间中的所述一个时间。

数字仿真器模块可以以硬件描述语言(HDL)形成。数字仿真器模块可以以VerilogHDL形成。

延迟计算器模块、SDF文件转换器模块和数字仿真器模块可以利用可被中央处理单元(CPU)运行的软件程序来实现。模拟仿真器模块可以包括集成电路增强仿真程序。SPEF文件可以由电气和电子工程师协会(IEEE)标准1481-1999的至少一部分来支持。

延迟计算器模块还可以利用第一网表和时序库生成有效电容负载。另外，该仿真器还可以包括：网表转换模块，用于利用第二网表和有效电容负载生成新网表；模拟仿真器模块，用于根据新网表利用第二驱动单元生成反映有效电容负载的模拟信号。

附图说明

发明构思的示例性实施例将通过下面结合附图进行的描述而变得更清楚，在附图中：

图1是用于解释根据发明构思的各种实施例的操作仿真器装置的方法的示意性框图；

图2是根据发明构思的各种实施例的仿真装置的框图；

图3是包括被用于数模信号转换的第一驱动单元所驱动的第一被驱动单元的电路的图；

图4是根据发明构思的各种实施例的数模信号转换的仿真的概念图；

图5是用于解释根据发明构思的各种实施例的将未补偿延迟的事件转换为未补偿延迟的模拟信号的方法的概念图；

图6是根据发明构思的各种实施例的依据已补偿延迟的互连延迟描述的已补偿延迟的事件和与该事件对应的第一模拟信号的图；

图7是根据发明构思的各种实施例的图6中所示的未补偿延迟的信号和已补偿延迟的信号的时序图；

图8A是包括被用于模数信号转换的第二驱动单元所驱动的第二被驱动单元的传统电路的图；

图8B是根据发明构思的各种实施例的包括被用于模数信号转换的第二驱动单元所驱动的第二被驱动单元的电路的图；

图9是根据发明构思的各种实施例的模数信号转换的仿真的概念图；

图10是根据发明构思的各种实施例的利用新网表生成的已补偿延迟的第二模拟信号和第二事件的图；

图11是根据发明构思的各种实施例的数模信号转换的流程图；以及

图12是根据发明构思的各种实施例的模数信号转换的流程图。

具体实施方式

将参照下面的描述和附图详细描述实施例。然而，发明构思可以以各种不同形式实施，并且不应该被解释为只限于示出的实施例。相反，提供这些实施例作为示例，使得本公开将是彻底且完全的，并且将把发明构思充分传达给本领域的普通技术人员。因此，针对一些实施例，没有描述已知的工艺、元件和技术。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。除非另外指明，否则在附图和书面描述中，同样的附图标记始终表示同样的元件，因此可以不再重复描述。

将理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到所述另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括相关所列项中的一个或更多个的任意和全部组合，并可缩写为“/”。

将理解的是，虽然在这里可使用术语第一、第二等来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如，在不脱离本公开的教导的情况下，第一信号可被称为第二信号，类似地，第二信号可被称为第一信号。

在这里使用的术语仅出于描述具体实施例的目的，并非意图限制本发明。如这里所使用的，除非上下文另外清楚地指出，否则单数形式的“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当术语“包括”和/或其变型或者“包含”和/或其变型在本说明书中使用时，表示存在所述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、区域、整体、步骤、操作、元件、组件和/或它们的组。术语“示例性”意图指示例或例证。

除非另有定义，否则这里使用的全部术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所理解的含义相同的含义。还将理解的是，除非这里明确如此定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域和/或本申请的上下文中它们的意思一致的意思，并且将不以理想化或过于形式化的含义进行解释。

图1是用于解释根据发明构思的各种实施例的操作仿真器装置的方法的示意性框图。图2是根据发明构思的各种实施例的仿真装置200的框图。仿真装置200可被称作仿真器。术语“仿真器”可以指能够执行与其名称对应的功能和操作的硬件装置、用于执行某种功能和操作的计算机程序代码和/或代码段或者包含用于执行某种功能和操作的程序代码和/或代码段的非暂时性电子记录介质。

参照图1和图2，延迟计算器108利用从存储器210中读取的第一网表102、时序库(LIB)104和标准寄生交换格式(SPEF)文件106生成第一标准延迟格式(SDF0)文件110，上升时间和下降时间(Tr/Tf)112中的一个时间以及有效电容负载(CL)114。延迟计算器108利用由时序LIB104提供的单元延迟描述和由SPEF文件106提供的互连延迟描述生成SDF0文件110。延迟计算器108可将SDF0文件110存储在存储器210中。

延迟计算器108根据由第一网表102提供的元件间的连接，对由时序LIB104提供的单元延迟描述和由SPEF文件106提供的互连延迟描述执行操作(例如，加法或求和)。延迟计算器108可计算与操作结果对应的电容，并且可以将该电容存储在存储器210中。延迟计算器108可以将该电容设定为有效CL。例如，有效CL可代表电容值。例如，每个元件可包括电阻器、电感器、电容器、缓冲器或逆变器。

第一网表102、时序LIB104、SPEF文件106、SDF0文件110、Tr/Tf112和有效CL114可指在电子设计自动化(EDA)中使用的文件格式。例如，第一网表102可以是按IEEE标准1364标准化的Verilog硬件描述语言，基于Verilog(R)硬件描述语言的IEEE标准硬件描述语言通过引用包含于此，但是不限于此。

第一网表102可以包含或包括数字域中的诸如门级或晶体管级的信息。时序LIB104可存储包括在数字域中的单元的延迟描述，例如，诸如逆变器的延迟(或延迟值)。SPEF文件106可以包含或包括数字域中的单元的互连的互连延迟描述。例如，可以由用于集成电路延迟和电力计算系统的IEEE标准1481-1999中的至少一部分来支持SPEF文件106。

SDF0文件110可以包含或包括与时序LIB104中的单元延迟描述和SPEF文件106中的互连延迟描述有关的信息。例如，SDF0文件110可以是在IEEE标准1497中定义的标准延迟格式文件，但不限于此。

Tr/Tf112指与在数字域中生成的事件EVENT对应的模拟信号的上升时间和下降时间中的至少一个时间。在各种实施例中，可以根据例如环境温度或工作温度来确定Tr/Tf112。另外，例如，延迟计算器108可以利用时序LIB104在第一网表102的至少一个元件(例如，电容器、电感器和电阻器)所连接到的节点处生成Tr/Tf112。CL114指与数字域中发生的延迟对应的有效电容。

在数模信号转换中，数字域可以包括：包括被实现为数字电路的第一驱动单元的区域，模拟域可以包括：包括被实现为模拟电路的第一被驱动单元的区域。

参照图3，以下讨论，第一驱动单元400A通过接口区域600A连接到第一被驱动单元500A。SDF文件转换器116利用SDF0文件110和Tr/Tf112生成第二标准延迟格式(SDF1)文件118。通过为了延迟补偿而调整包括在SDF0文件110中的单元延迟描述和互连延迟描述当中的互连延迟描述来获得SDF1文件118。例如，SDF1文件118可以存储在存储器210中。

例如，当第一驱动单元和第一被驱动单元通过接口区域被仿真器彼此连接时，在第一驱动单元和第一被驱动单元之间的接口区域中可能发生延迟。例如，延迟可以对应于模拟信号的Tr或Tf。SDF文件转换器116可以基于延迟来改变互连延迟描述。SDF文件转换器116还可以基于Tr和Tf中的一个时间与互连延迟描述之间的差来调整互连延迟描述。将参照图5和图6来详细描述SDF文件转换器116的操作。

数字仿真器120利用第一网表102和SDF1文件118生成事件EVENT。这里，虽然该事件可以包括“0(即，逻辑0)”、“1(即，逻辑1)”、“X(即，未知)”或“Hi-Z(即，高阻抗)”，但是发明构思不局限于此。由数字仿真器120生成的第一事件EVENT(例如DS1)可以被接口仿真器130转换为第一模拟信号AS1，这将参照图2来描述。第一模拟信号AS1输入到第一被驱动单元，模拟仿真器128可利用第一模拟信号AS1执行模拟仿真。

在各种实施例中，可以利用硬件描述语言(HDL)形成数字仿真器120，但是发明构思不局限于此示例。可以用VerilogHDL形成数字仿真器120，但是发明构思不局限于此示例。数字仿真器120可以通过对已补偿延迟(或已反映延迟)的SDF1文件118应用第一网表102的元件的连接来生成第一事件EVENT(例如DS1)。

例如，如图6中所示，可以在与利用SDF1文件118生成的第一事件DS1对应的第一模拟信号AS1和与利用SDF0文件110生成的事件DS1'对应的模拟信号AS1'之间出现与互连延迟描述对应的延迟差。换言之，与第一事件DS1对应的第一模拟信号AS1可以比与事件DS1'对应的模拟信号AS1'提前互连延迟描述那么多以补偿延迟。因此，当数字仿真器120利用已补偿延迟的SDF1文件118来执行数字仿真时，事件和模拟信号彼此同步而不存在误差，因此，提高了仿真的准确度。

在模数信号转换中，参照图8B，模拟域可以包括：包括被实现为模拟电路的第二驱动单元500C的区域，数字域可以包括：包括被实现为数字电路的第二被驱动单元400C的区域。

网表转换器124可利用CL114和关于第二驱动单元的第二网表122生成新网表126。例如，第二网表122可以是集成电路增强仿真程序(SPICE)的网表，但发明构思并不局限于此示例。可以通过用CL114补偿第二网表122来获得新网表126。将参照图8A和图8B来描述新网表126。

模拟仿真器128可利用新网表126生成用于第二驱动单元的第二模拟信号AS2。因为在生成第二模拟信号AS2时已经反映了CL114，所以第二模拟信号AS2的Tr/Tf大于利用第二网表122生成的模拟信号的Tr/Tf。例如，模拟仿真器128可以是SPICE，但并不限于此。当将利用新网表126生成的第二模拟信号AS2与利用第二网表122生成的模拟信号AS2'相比较时，如图10中所示，第二模拟信号AS2的Tr/Tf大于模拟信号AS2'的Tr/Tf。反映CL114的第二模拟信号AS2的斜率可以慢于不反映CL114的模拟信号AS2'的斜率。

参照图2，仿真器装置200包括存储器210和处理器220，其中，处理器可包括中央处理单元(CPU)或用于执行包括软件和软件模块的计算机程序的其他处理装置(未示出)。计算机程序主要在用于电子设计自动化(EDA)的电路的仿真性能方面(具体地，在补偿D/A和A/D信号转换方面)提出改善，以使数字信号和模拟信号同步。存储器210存储仿真器程序，并且还可以存储第一网表102、时序LIB104、SPEF文件106、SDF0文件110、Tr/Tf112、CL114和第二网表122。

处理器220被配置为(例如，在CPU或其他处理装置的控制下)运行仿真器程序。仿真器程序包括：延迟计算器108、SDF文件转换器116、数字仿真器120、网表转换器124、模拟仿真器128和接口仿真器130，它们中的每个包括由处理器220运行的计算机程序或指令组(例如，包括软件和/或软件模块)。例如，在各种实施例中，延迟计算器108、SDF文件转换器116、数字仿真器120、网表转换器124、模拟仿真器128、接口仿真器130和相应的处理步骤均可以分别是可被处理器220运行的仿真器程序的处理模块。该模块可以实现为被配置为执行指定的操作的软件、硬布线逻辑电路和/或固件的任意组合。具体地，软件和软件模块可以包括例如以任意的各种计算机语言编写并存储在非暂时性计算机可读存储介质上的代码或代码段。

延迟计算器108、SDF文件转换器116、数字仿真器120、网表转换器124、模拟仿真器128和接口仿真器130可以是可被处理器220运行的软件或(多个)计算机程序。延迟计算器108可以利用从存储器210发送的第一网表102、时序LIB104和SPEF文件106生成SDF0文件110、Tr/Tf112和CL114。延迟计算器108可以在存储器210中存储SDF0文件110、Tr/Tf112和CL114。存储器210可以由任何非暂时性易失性存储装器和/或非易失性存储器形成。

当通过在处理器220中运行的仿真器程序来执行数模信号转换时，SDF文件转换器116可以利用已经从存储器210读取的SDF0文件110和Tr/Tf112来生成SDF1文件118。SDF文件转换器116可以将SDF1文件118发送到数字仿真器120。

数字仿真器120可以利用从SDF文件转换器116接收的SDF1文件118和从存储器210接收的第一网表102生成第一事件DS1。数字仿真器120可以将第一事件DS1发送到接口仿真器130。接口仿真器130可以将从数字仿真器120接收的第一事件DS1转换为第一模拟信号AS1。此时，接口仿真器130可利用从存储器210接收的Tr/Tf112确定第一模拟信号AS1的波形。

例如，接口仿真器130可以在第一事件DS1上反映预定的Tr和预定的Tf中的至少一个，以生成第一模拟信号AS1。接口仿真器130可以将第一模拟信号AS1发送到模拟仿真器128。模拟仿真器128可以利用从接口仿真器130接收的第一模拟信号AS1执行模拟仿真。

当通过由处理器220运行的仿真器程序来执行模数信号转换时，网表转换器124可以利用从存储器210接收的CL114和第二网表122生成新网表126。网表转换器124可以将新网表126发送到模拟仿真器128。

模拟仿真器128可以利用新网表126生成第二模拟信号AS2，并且可以将第二模拟信号AS2发送到接口仿真器130。接口仿真器130可以将第二模拟信号AS2转换为数字信号，可以生成与数字信号对应的第二事件DS2并且可以将第二事件DS2发送到数字仿真器120。数字仿真器120可以利用第二事件DS2执行数字仿真。

图3是包括由用于数模转换的第一驱动单元400A所驱动的第一被驱动单元500A的电路的图。图4是数模信号转换的仿真的概念图。参照图3，数字域中的第一驱动单元400A可以通过用于仿真的接口区域600A与模拟域中的第一被驱动单元500A连接。第一驱动单元400A和第一被驱动单元500A可以分别通过不同的仿真器分别生成不同的信号。

例如，参照图3和图5，第一驱动单元400A可以通过数字仿真器120生成未补偿延迟的事件DS1'，可以利用未补偿延迟的模拟信号AS1'来仿真由模拟仿真器128所仿真的第一被驱动单元500A。

接口仿真器130可以在接口区域600A中将从数字仿真器120输出的未补偿延迟的事件DS1'转换为未补偿延迟的模拟信号AS1'。当接口仿真器130将未补偿延迟的事件DS1'转换为未补偿延迟的模拟信号AS1'时，在模拟信号AS1'中发生互连延迟。SDF文件转换器116可以利用包括单元延迟(或单元延迟描述)和互连延迟(或互连延迟描述)的SDF0文件110以及Tr和Tf之一来生成SDF1文件118。

如参考图1所述，SDF文件转换器116可以利用Tr和Tf之一与包含在SDF0文件110中的互连延迟描述之间的差来补偿互连延迟描述，并且可以生成补偿后的互连延迟描述。补偿后的互连延迟描述可以通过等式1确定：

$>A=C-\frac{B}{2},---\left(1\right)$>

其中，A是补偿后的互连延迟描述，C是互连延迟描述，B是Tr或Tf。

数字仿真器120可以利用包含第一网表102和补偿后的互连延迟描述的SDF1文件118来生成已补偿延迟的事件DS1。根据等式1，由已补偿延迟的事件DS1生成的第一模拟信号AS1比由未补偿延迟的事件DS1'生成的模拟信号AS1'提前B/2。

图5是用于解释根据发明构思的各种实施例的将未补偿延迟的事件转换为未补偿延迟的模拟信号的方法的概念图。参照示出由数字仿真器120生成的未补偿延迟的事件DS1'的部分402，未补偿延迟的事件DS1'在时间点t₀从LOW转变到HIGH，在时间点t_n从HIGH转变到LOW。数字仿真器120将未补偿延迟的事件DS1'发送到接口仿真器130。

参照图5中的部分502，接口仿真器130将未补偿延迟的事件DS1'转换为模拟信号AS1”，其中，该模拟信号AS1”具有不同的波形CASE1、CASE2和CASE3中的一种波形。例如，模拟信号AS1”可以根据Tr/Tf112在时间点t₀上升。模拟信号AS1”可以从接地电压VSS上升至电源电压VDD。模拟信号AS1可以根据Tr/Tf112在时间点t_n下降。模拟信号AS1”从电源电压VDD下降至接地电压VSS。

接口仿真器130利用Tr/Tf112确定模拟信号AS1”的波形。所确定的波形可以是不同的波形CASE1、CASE2和CASE3当中的一种波形。接口仿真器130可以将未补偿延迟的事件DS1'转换为如部分504中所示的具有确定的波形(例如，CASE1)的模拟信号AS1'，并且将该模拟信号AS1'发送到模拟仿真器128。

图6是根据发明构思的实施例的依据与已补偿延迟的互连延迟描述的已补偿延迟的事件和与该事件对应的第一模拟信号的图。参照图2、图5和图6，如部分402中所示，数字仿真器120生成在时间点t₀从LOW转变到HIGH的未补偿延迟的事件DS1'，并将未补偿延迟的事件DS1'发送到接口仿真器130。

如以上参考图5所述，如部分502中所示，接口仿真器130可以利用未补偿延迟的事件DS1'和Tr/Tf112生成具有不同的波形CASE1、CASE2和CASE3中的一种波形(例如，CASE1)的模拟信号AS1”。

如部分504中所示，接口仿真器130将未补偿延迟的事件DS1'转换为具有在时间点t₀上升的波形(例如，CASE1)的模拟信号AS1'。模拟信号AS1'从接地电压VSS上升至电源电压VDD。

如图6中所示，未补偿延迟的事件DS1'和具有波形(例如，CASE1)的模拟信号AS1'在时间点t₀上升。事件DS1'的转变时间(即，数字信号的时间点t₀)应该与模拟信号AS1'的上升时间t_Δ的一半(即，50％)同步。此时可以通过时间点t₀和t₁之间的差来定义上升时间t_Δ。为了便于描述，假设下降时间与上升时间t_Δ相同。然而，当事件DS1'和模拟信号AS1'在时间点t₀同时上升时，会出现t_Δ/2的误差。换言之，未补偿延迟的模拟信号AS1'比已补偿延迟的模拟信号AS1在时间点t₀的基础上滞后t_Δ/2。

参照图2和图4，已补偿延迟的第一事件DS1通过接口仿真器130转换为已补偿延迟的第一模拟信号AS1。模拟仿真器128可以利用已补偿延迟的第一模拟信号AS1执行模拟仿真以输出模拟信号。当如上所述地补偿互连延迟描述时，根据等式1消除了误差。

如图6中的部分404中所示，数字仿真器120利用包含补偿了互连延迟描述的SDF1文件118在时间点t₂(比时间点t₀早t_Δ/2)处生成已补偿延迟的第一事件DS1。数字仿真器120将已补偿延迟的事件DS1发送到接口仿真器130。

接口仿真器130将已补偿延迟的第一事件DS1转换为已补偿延迟的第一模拟信号AS1。已补偿延迟的第一模拟信号AS1的中点与在时间点t₀处的上升时间(即，Tr(＝t_Δ))的中点一致，因此，已补偿延迟的第一模拟信号AS1比未补偿延迟的模拟信号AS1'提前t_Δ/2。已补偿延迟的第一模拟信号AS1在时间点t₃(时间点t₀之后t_Δ/2)处达到电源电压VDD。

图7是图6中所示的未补偿延迟的信号和已补偿延迟的信号的时序图。图7示出未补偿延迟的事件DS1'和用于未补偿延迟的事件DS1'的未补偿延迟的模拟信号AS1'。图7还示出了依照补偿后的互连延迟描述的已补偿延迟的第一事件DS1和用于已补偿延迟的第一事件DS1的已补偿延迟的第一模拟信号AS1。

已经反映了补偿后的互连延迟描述的第一事件DS1和第一模拟信号AS1在时间点t₂处开始转变，时间点t₂比时间点t₀早t_Δ/2。然而，未补偿延迟的事件DS1'和未补偿延迟的模拟信号AS1'在时间点t₀处开始转变。换言之，第一事件DS1和第一模拟信号AS1在比时间点t₀早t_Δ/2的时间点t₂处开始转变。

如图7中所示，未补偿延迟的事件DS1'的转变点在时间点t₀处与模拟信号AS1的上升时间t_Δ的中点P1同步。此时，上升时间t_Δ可以通过时间点t₂和t₃之间的差来定义。因为未补偿延迟的事件DS1'的转变点与上升时间t_Δ的50％所对应的点同步，所以消除了t_Δ/2的误差。换言之，在发明构思的实施例中，消除了在数模信号转换期间可能发生的误差。

图8A是包括被用于模数信号转换的第二驱动单元500B所驱动的第二被驱动单元400B的传统电路的图。图8B是根据发明构思的各种实施例的包括被用于模数信号转换的第二驱动单元500C所驱动的第二被驱动单元400C的电路的图。参照图8A，在传统的仿真中，模拟域中的第二驱动单元500B通过接口区域600B与数字域中的第二被驱动单元400B连接。接口区域600A和600B中的每个可以是接口仿真器130。

第二被驱动单元400B包括补偿电容器410以补偿因逆变器等发生的延迟。然而，因为第二驱动单元500B和第二被驱动单元400B分别使用不同的仿真器生成信号，所以第二驱动单元500B在没有考虑包括在第二被驱动单元400B中的补偿电容器410的情况下执行仿真。

在图8A中所示的电路结构中，模拟仿真器128会生成具有比预期的模拟信号短的Tr和Tf的未补偿延迟的模拟信号AS2'。接口仿真器130可将未补偿延迟的模拟信号AS2'转换为未补偿延迟的事件DS2'。参照图8B，通过根据发明构思的各种实施例的仿真装置200执行的仿真器程序用CL补偿模拟域中的第二驱动单元500C。

在图8A中所示的电路结构中，模拟仿真器128不能识别或反映包括在第二被驱动单元400B中的补偿电容器410的电容。因此，由模拟仿真器128生成的未补偿延迟的模拟信号AS2'具有比预期的模拟信号短的Tr和Tf。然而，根据发明构思的各种实施例，模拟仿真器128利用新网表126来生成或识别图8B中所示的电路结构。因此，第二驱动单元500C包括与补偿电容器410对应的CL，以使发生在第二被驱动单元400C中的延迟得到补偿。

图9是根据发明构思的各种实施例的模数信号转换的仿真的概念图。参照图2和图9，模拟仿真器128利用新网表126来生成图10中所示的已补偿延迟的第二模拟信号AS2。接口仿真器130利用已补偿延迟的第二模拟信号AS2来生成已补偿延迟的第二事件DS2。数字仿真器120利用已补偿延迟的第二事件DS2执行数字仿真并输出仿真结果。

当处理器200执行模数信号转换时，网表转换器124利用已经从存储器210读取的CL114和第二网表122生成新网表126。CL114对应于发生在第二被驱动单元400C中的延迟。因此，网表转换器124通过将CL114应用到第二网表122来生成新网表126。模拟仿真器128可以利用新网表126调整模拟信号的Tr而生成已补偿延迟的第二模拟信号AS2。

如图8B和图10中所示，因为与补偿电容器410对应的CL114应用到第二驱动单元500C，所以已补偿延迟的第二模拟信号AS2的Tr或Tf可以比未补偿延迟的第二模拟信号AS2'的Tr或Tf长。

模拟仿真器128将已补偿延迟的第二模拟信号AS2发送到接口仿真器130。接口仿真器130将已补偿延迟的第二模拟信号AS2转换为已补偿延迟的第二事件DS2。例如，如图10中所示，可以在延迟(滞后于未补偿延迟的事件DS2')的情况下生成已补偿延迟的第二事件DS2。该延迟对应于在新网表126中补偿的CL114。接口仿真器130将已补偿延迟的第二事件DS2发送到数字仿真器120。数字仿真器120可利用已补偿延迟的第二事件DS2执行仿真。

图10是利用新网表126生成的已补偿延迟的第二模拟信号AS2和已补偿延迟的第二事件DS2的图。参照图9和图10，模拟仿真器128利用第二网表122生成未补偿延迟的模拟信号AS2'。

接口仿真器130将未补偿延迟的模拟信号AS2'转换为未补偿延迟的事件DS2'。具体而言，接口仿真器130可以在未补偿延迟的模拟信号AS2'的中点P₀处(即，在时间点t₀处)生成未补偿延迟的事件DS2'。

当模拟信号AS2'的电平是P₁时，事件DS2'可以是LOW，当模拟信号AS2'的电平是P₂时，事件DS2'可以是HIGH。模拟仿真器128利用新网表126生成已补偿延迟的第二模拟信号AS2。已补偿延迟的第二模拟信号AS2的斜率慢于未补偿延迟的第二模拟信号AS2'的斜率。因为已补偿延迟的第二模拟信号AS2反映了CL114，所以已补偿延迟的第二模拟信号AS2的Tr和/或Tf比未补偿延迟的第二模拟信号AS2'的Tr和/或Tf长。

接口仿真器130可以在已补偿延迟的第二模拟信号AS2的中点P₀'处(即，在比时间点t₀晚的时间点t₂处)生成已补偿延迟的事件DS2。

图11是根据发明构思的各种实施例的数模信号转换的流程图。参照图1至图7以及图11，在操作S300中，延迟计算器108利用第一网表102、时序LIB104和SPEF文件106生成Tr/Tf112和SDF0文件110。

在操作S310中，SDF文件转换器116利用上升时间Tr和下降时间Tf之一以及SDF0文件110生成SDF1文件118。在操作320中，数字仿真器120利用SDF1文件118生成已补偿延迟的第一事件DS1。在操作S330中，接口仿真器130利用Tr或Tf将从数字仿真器120接收的已补偿延迟的第一事件DS1转换为已补偿延迟的第一模拟信号AS1。在操作S340中，模拟仿真器128可以响应于从接口仿真器130接收的已补偿延迟的第一模拟信号AS1而执行仿真。

图12是根据发明构思的各种实施例的模数信号转换的流程图。参照图1、图2、图8B、图9、图10和图11，在操作S400中，延迟计算器108利用第一网表102、时序LIB104和SPEF文件106生成CL114。

在操作S410中，网表转换器124利用第二网表122和CL114生成新网表126。在操作S420中，模拟仿真器128根据新网表126生成反映CL114的已补偿延迟的第二模拟信号AS2。在操作S430中，接口仿真器130生成与已补偿延迟的第二模拟信号AS2对应的已补偿延迟的第二事件DS2。在操作S440中，数字仿真器120可以响应于已补偿延迟的第二事件DS2而执行仿真。

如上所述，根据发明构思的各种实施例，操作仿真器的方法在数模信号转换期间调整被驱动单元的延迟模拟信号，并且在模数信号转换期间调整驱动单元的模拟波形，补偿了延迟，从而使数字信号和模拟信号彼此同步。因为数字信号和模拟信号彼此同步，所以减小了仿真数字域的数字仿真器的仿真结果和仿真模拟域的模拟仿真器的仿真结果之间的误差。

虽然已经参照示例性实施例描述了发明构思，但是本领域技术人员将理解的是，在不脱离发明构思的精神和范围的情况下，可以做出各种改变与修改。因此，应该理解，以上实施例不是限制性的，而是说明性的。