压力传感器以及其制造方法

摘要

一种以微机电系统装置所实现的压力传感器包含一气密环围绕于由第一基板以及第二基板所定义的一空腔的周围，且气密环自包含微机电系统组件的第二基板的上表面延伸至第一基板以及第二基板的交界面并突出交界面。上述压力传感器可藉由气密环维持空腔的气密性。同时亦揭露一种上述压力传感器的制造方法。

说明书

技术领域

本发明是有关一种压力传感器以及其制造方法，特别是一种以微机电系统 装置所实现的压力传感器以及其制造方法。

背景技术

自1970年代微机电系统(microelectricalmechanicalsystem，MEMS)装置概 念成形起，微机电系统装置已从实验室的探索对象进步至成为高阶系统整合的 对象，并已在大众消费性装置中有广泛的应用，展现了惊人且稳定的成长。微 机电系统装置是藉由感测或控制可动的微机电系统组件的运动物理量可实现 微机电系统装置的各项功能。举例而言，以微机电系统装置所实现的压力传感 器是利用一气密空腔与外部环境的压力差来驱动微机电系统组件产生形变，以 量测外部环境的压力变化。因此，如何维持空腔的气密性一直是以微机电系统 装置所实现的压力传感器的重要课题之一。

发明内容

本发明提供一种以微机电系统装置所实现的压力传感器以及其制造方法， 其是设置一气密环围绕于由第一基板以及第二基板所定义的一空腔的周围，且 气密环自包含微机电系统组件的第二基板的上表面延伸至第一基板以及第二 基板的交界面并突出交界面，以维持空腔的气密性。

本发明一实施例的压力传感器的制造方法包含：提供一第一基板，其包含 一金属层，其中金属层部分曝露于第一基板的一表面，以作为一第一电路、一 第二电路以及一导电接点；提供一第二基板，其具有一第一表面以及一第二表 面；将第二基板以第一表面朝向第一基板接合于第一基板的表面，以定义出一 第一空腔以及一第二空腔，其中，第一电路设置于第一空腔以及第二电路设置 于第二空腔；形成一微机电系统组件以及一参考组件于第二基板，其中微机电 系统组件对应于第一电路，以及参考组件对应于第二电路；形成一贯通沟槽， 其围绕第一空腔且贯穿第二基板的第二表面以及第一基板以及第二基板的一 交界面；形成一贯孔，其贯穿第二基板的第二表面以及第一基板以及第二基板 的交界面，以使导电接点曝露出来；填充一填充物于贯通沟槽，以形成一第一 气密环；以及填充一导电材料于贯孔，以电性连接第二基板以及导电接点。

本发明另一实施例的压力传感器包含一第一基板以及一第二基板。第一基 板包含一金属层，其中金属层部分曝露于第一基板的一表面，以作为一第一电 路、一第二电路以及一导电接点。第二基板具有一第一表面以及一第二表面， 其中第二基板以第一表面朝向第一基板设置于第一基板的表面，并与导电接点 电性连接，且第二基板包含：一微机电系统组件、一参考组件以及一第一气密 环。微机电系统组件与第一电路相对应，且与第一基板以及第二基板定义出一 气密空腔。参考组件与第二电路相对应，且与第二电路维持一固定间距。第一 气密环围绕空腔设置，其中第一气密环贯穿第二基板的第二表面，延伸至第一 基板以及第二基板的一交界面，并突出交界面。

以下藉由具体实施例配合所附的图式详加说明，当更容易了解本发明的目 的、技术内容、特点及其所达成的功效。

附图说明

图1为一剖面示意图，显示本发明的第一实施例的压力传感器。

图2为一示意图，显示图1所示实施例的压力传感器的空腔以及气密环的 配置。

图3为一剖面示意图，显示本发明的第二实施例的压力传感器。

图4为一示意图，显示图3所示实施例的压力传感器的空腔、气密环以及 微通道的配置。

图5为一剖面示意图，显示本发明的第三实施例的压力传感器。

图6为一剖面示意图，显示本发明的第四实施例的压力传感器。

图7为一局部示意图，显示本发明一实施例的压力传感器的微通道的结 构。

图8为一局部示意图，显示本发明一实施例的压力传感器的微通道的结 构。

图9为一局部剖面示意图，显示本发明一实施例的压力传感器的微通道的 结构。

图10a至图10g为一剖面示意图，显示本发明一实施例的压力传感器的制 造步骤。

符号说明

1压力传感器

11第一基板

111a第一金属层

111b第二金属层

112a第一介电层

112b第二介电层

112c第三介电层

113a第一电路

113b第二电路

113c导电接点

113d接合区域

114金属层

115止动凸块

116篱柱

117微通道

117a弯曲部

117b阻体

118a第一互联机贯孔

118b第二互联机贯孔

118c第二气密环

12第二基板

121第一表面

122第二表面

123a第一气密环

123b导电贯孔

124微机电系统组件

124a凹槽

125参考组件

125a凹槽

126空腔

127空腔

128a贯通沟槽

128b贯孔

13第三基板

131托脚结构

132凹槽区域

133接垫

134通道

具体实施方式

本发明的压力传感器是以微机电系统装置所实现。请参照图1以及图2， 本发明的一实施例的压力传感器1包含一第一基板11以及一第二基板12。第 一基板11包含至少一金属层。于图1所示的实施例中，第一基板11包含金属 层111a以及111b，而最上层的金属层111b部分曝露于第一基板11的表面。 曝露出来的金属层111b可作为一第一电路113a、一第二电路113b以及一导电 接点113c。于一实施例中，第一基板11可为一互补式金氧半导体基板。

第二基板12具有一第一表面121以及一第二表面122，且第二基板12以 第一表面121朝向第一基板11设置于第一基板11的表面，并与第一基板11 的导电接点113c电性连接。举例而言，第二基板12具有至少一导电贯孔123b， 其贯穿第二基板12的第一表面121以及第二表面122。导电贯孔123b可透过 与第二基板12的第二表面122或导电贯孔123b的侧壁所形成的一欧姆接触， 使导电接点113c以及第二基板12电性连接。于一实施例中，欧姆接触区域包 含硅、铝铜合金、氮化钛以及钨至少其中之一。

接续上述说明，第二基板12包含一微机电系统组件124、一参考组件125 以及一第一气密环123a。微机电系统组件124与第一基板11的第一电路113a 相对应，且与第一基板11以及第二基板12定义出一气密空腔126。空腔126 内与外部环境的压力差可造成微机电系统组件124朝向或远离第一基板11的 方向形变。微机电系统组件124与第一电路113a电性耦合，即可量测微机电 系统组件124的形变量。参考组件125则与第二电路113b相对应，且与第二 电路113b维持一固定间距。简言之，参考组件125不因压力变化而产生形变， 因此，参考组件125与第二电路113b电性耦合可产生一稳定的参考讯号。于 一实施例中，可藉由增加参考组件125的厚度，以避免参考组件125因外部环 境的压力变化而形变。

第一气密环123a围绕空腔126设置。于一实施例中，第一气密环123a可 为圆形(如图2所示)、矩形、多角形或其它适当的形状。第一气密环123a贯穿 第二基板12的第二表面122，并延伸至第一基板11以及第二基板12的一交界 面。需注意的是，第一气密环123a更突出第一基板11以及第二基板12的交 界面。依据此结构，从空腔126延伸至外部的第一基板11以及第二基板12的 交界面即被第一气密环123a阻断，如此即可防止第一基板11的表面或第二基 板12的第一表面121不平整，或第一基板11以及第二基板12接合不良而造 成在第一基板11以及第二基板12的交界面处漏气的问题。较佳者，第一气密 环123a延伸至第一基板11的金属层111b，并与金属层111b连接，如此可进 一步提高空腔126的气密性。

于一实施例中，第一气密环123a的材料可与导电贯孔123b中的导电材料 (例如钨)为相同或相异的材料。需注意者，导电贯孔123b可与第一气密环123a 整合在一起。举例而言，第一气密环123a为导电材质，且与第一气密环123a 接触的金属层111b亦为适当设计的导电接点，如此，第一气密环123a即可作 为一导电贯孔，并提供一电性连接第一基板11以及第二基板12的另一导电路 径。或者，直接将导电贯孔123b加以省略。

于图1所示的实施例中，第一基板11包含多层金属层111a、111b。为了 降低从第一基板11的金属层111a、111b之间漏气的可能性，同理，可对应第 一气密环123a设置一第二气密环118c，亦即围绕空腔126，且第二气密环118c 连接金属层111a以及金属层111b，以增加第一基板11的气密性。

请继续参照图1，于一实施例中，本发明的压力传感器1更包含一第三基 板13。第三基板13包括多个托脚结构131，其围绕一凹槽区域132。第三基板 13设置于第二基板12的上方，并以托脚结构131与第一基板11连接，使第二 基板12容置于第三基板13的凹槽区域132。于一实施例中，第三基板13具有 导电性，且托脚结构131的末端设有接垫133。第三基板13与第一基板11共 晶键合(eutecticallybonded)，使接垫133与第一基板11的接合区域113d形成 一低阻抗导电接触。举例而言，第三基板13包含掺杂硅、具有导电电镀的陶 瓷、具有氧化锡(ITO)涂层的玻璃，及氧化钽至少其中之一。可以理解的是， 第三基板13具有一通道134连通凹槽区域132以及外部环境，以使凹槽区域 132以及外部环境的压力相等。于一实施例中，通道134是设置于托脚结构131 的末端。

请参照图3以及图4，于一实施例中，第一基板11以及第二基板12更定 义出一微通道117，其中微通道117自空腔126延伸至第一气密环123a。因此， 在制造过程中，抗沾黏材料可在形成第一气密环123a之前经由微通道117导 入空腔126，并在空腔126的内侧表面形成一抗沾黏层。举例而言，抗沾黏材 料可为形成自组分子薄膜(selfassembledmonolayer，SAM)的材料，例如二氯二 甲基硅烷(dichlordimethylsilane，DDMS)，十八烷基三氯硅烷 (octadecyltrichlorsilane，OTS)，全氟辛基三氯硅烷(perfluoroctyltrichlorsilane， PFOTCS)，全氟十二烷基三氯硅烷(perfluorodecyl-trichlorosilane，FDTS)，氟硅 烷(fluoroalkylsilane，FOTS)等。藉由空腔126内侧表面的抗沾黏层可防止微机 电系统组件124与第一基板11沾黏而失效。较佳者，可设置一止动凸块115 于对应于微机电系统组件124的第一基板11的表面，如此可降低微机电系统 组件124与第一基板11的接触面积，以防止微机电系统组件124与第一基板 11沾黏而失效。

于图3所示的实施例中，微通道117是设置于第一基板11侧，亦即于第 一基板11的表面形成一沟槽，而在第二基板12与第一基板11接合之后即可 形成微通道117。于一实施例中，请参照图5，微通道115亦可设置于第二基 板12侧，亦即于第二基板12的第一表面121形成一沟槽，而在第二基板12 与第一基板11接合之后亦可形成微通道117。

请参照图7，其为未接合第二基板12时的微通道的局部示意图。于图7 所示的实施例中，微通道117具有朝水平方向(即沿第一基板以及第二基板的 交界面)偏折的一弯曲部117a。如此，形成第一气密环123a时，组成第一气密 环123a的材料容易在弯曲部117a堆积而不会污染空腔126。可以理解的是， 微通道117具有朝垂直方向(即垂直第二基板的第一表面)偏折的一弯曲部亦可 达到相同的作用。

请参照图8，于一实施例中，可于微通道117内设置至少一阻体117b。阻 体117b可使微通道117的内径缩小，如此可使抗沾黏材料通过，但使得组成 第一气密环123a的材料容易在阻体117b处堆积而不会污染空腔126。于另一 实施例中，请参照图9，阻体117b亦可使微通道115的内径在垂直方向上缩小， 且仅可于微通道117的上面通过，如此，阻体117b即可拦阻填充物于阻体117b 之前或阻体117b之间。

于图1所示的实施例中，于第二基板12的第一表面121侧形成一凹槽以 薄化微机电系统组件124。但不限于此，凹槽124a亦可形成于第二基板12的 第二表面122侧以薄化微机电系统组件124，如图6所示。于一实施例中，于 第二基板12的第二表面122侧亦可形成一凹槽125a，以薄化参考组件125。 可以理解的是，为了避免薄化的参考组件125因外部环境的压力变化而形变， 可设置一通道125b连通参考组件125所定义的空腔127，使空腔127以及外部 环境之间不存在压力差，如此，参考组件125即不会因外部环境的压力变化而 形变。

请参照图10a至图10g，以说明本发明一实施例的制造图1所示的压力传 感器的制造方法。首先，提供一第一基板11，其包含驱动电路及/或感测电路 等。于第一基板11中可使用模拟及/或数字电路，其通常系以特殊应用集成电 路(ASIC)设计的组件实施。第一基板11亦可称为电极基板。于本发明的一实 施例中，第一基板11可为任何具有适宜机械刚性的基板，包括互补式金氧半 导体(CMOS)基板、玻璃基板等。虽然这些剖面图中仅显示单一装置，但可以 理解的是，于单一基板上可制造多个晶粒。因此，这些图中所示的单一装置仅 为代表，并非用以限制本发明于单一装置的制造方法。于本说明书中将更完整 的描述以晶圆级工艺于一基板上制造多个晶粒或装置。于制造装置后，再利用 切割(dicing)与切单(singulation)技术产生单独的装置封装以于各种应用中使用。

如图10a所示，于第一基板11上设置一具有预定厚度的第一介电层112a。 于一实施例中，第一介电层112a可为一二氧化硅(SiO₂)层，但本发明并非必要 如此，其它适合的材料的使用也应涵盖于本发明的范畴内。举例来说，于不同 实施例中，可沉积氮化硅(Si₃N₄)或氮氧化硅(SiON)以形成第一介电层112a。另 外，于另一不同实施例中，亦可沉积多晶硅材料，包括非晶多晶硅(amorphous polysilicon)，以形成第一介电层112a。任何材料具有适合特性包括可与基板形 成强韧的接合、可良好地黏着于第一基板11，以及机械刚性者，都可代替Si_xO_y材料。依据特定的应用，可于第一介电层112a的沉积过程中适当地使用缓冲 层。

于一些实施例中，第一介电层112a的形成是透过多次沉积以及研磨步骤 以形成最终层。举例来说，可以使用高密度等离子体(HDP)沉积程序形成第一 介电层112a的第一部分，再使用化学机械研磨(CMP)进行研磨。由于装置特征 的密度为一变量，其可为相对横向位置变化，亦即沉积层并不一定会有均匀的 上表面。因此，使用多步骤沉积/研磨程序可制造一平坦且均匀的表面。沉积技 术的举例包括正硅酸乙酯(TEOS)、高密度等离子体(HDP)、化学气相沉积 (CVD)、低压化学气相沉积(LPCVD)、热氧化(ThermalOxdiation)等。此外，在 有覆盖一最终层(例如为氧化物)的情况下可使用其它的材料。

于本发明的一些实施例中，沉积第一介电层112a的程序是根据存在于基 板上的结构进行。举例而言，于第一基板11为互补式金氧半导体基板的情况 下，基板上的一些电路可能会因为进行高温沉积程序而有不良影响，因为高温 沉积程序可能会损坏金属或造成电路的相连接面有扩散的现象。因此，本发明 一特定实施例使用低温沉积、图案化以及蚀刻程序，例如温度低于500℃的 程序，以形成图10a至图10g所示的数个层。于另一特定实施例中，沉积、图 案化以及蚀刻程序系于低于450℃的情况下进行，以形成所示的各个层。形 成第一介电层112a后，将其图案化以及蚀刻，以形成多个第一互联机贯孔 (interconnectvia)118a。第一互联机贯孔118a提供第一基板11与后续形成于第 一介电层112a上的第一金属层111a间的电性连接，于下将有更完整的描述。

接着，于第一介电层112a的上方设置一第一金属层111a。第一金属层111a 填满第一互联机贯孔118a。于一些实施例中，第一互联机贯孔118a可分别以 一导电材料(例如钨)填充。于一实施例中，第一金属层111a是以电镀、物理气 相沉积(PVD)或化学气相沉积(CVD)程序进行沉积。图10a所示为第一基板11 以及经过蚀刻程序后的图案化第一金属层111a。为了清楚说明本发明，于工艺 过程中并未显示一微影程序，其中将一光阻层沉积于第一金属层111a上，且 图案化以形成蚀刻罩幕。于微影程序中，蚀刻罩幕的尺寸可严格控制，且能够 以任何能抵抗用以蚀刻金属层的蚀刻程序的合适材料形成。一特定实施例是使 用氮化硅(Si₃N₄)蚀刻罩幕。虽然图10a中所示为一维的剖面图，但本领域中具 有通常知识者应能明白金属层中所形成的为一具有指定几何形状的二维图案。 于一实施例中，第一金属层111a可包含铝、铜、铝-铜-硅的合金、钨，以及氮 化钛。

接着，第一金属层111a的上方设置了一第二介电层112b。于一些实施例 中，形成第二介电层112b的程序以及第二介电层112b的成分与第一介电层 112a相似。于其它实施例中，第二介电层112b使用了与第一介电层112a不同 的材料以及程序。更有其它实施例中此二介电层具有相似处亦有相异处。形成 第二介电层112b后，将其图案化以及蚀刻，以形成多个第二互联机贯孔118b。 第二互联机贯孔118b提供第一金属层111a与后续形成于第二介电层112b上 的第二金属层111b间的电性连接，于下将有更完整的描述。需注意者，第二 互联机贯孔118b除了作为第一金属层111a以及第二金属层111b的导电路径 外，亦可用于形成第二气密环118c。

接着，于第二介电层112b上设置一第二金属层111b。第二金属层111b 填满第二互联机贯孔118b。于一些实施例中，第二互联机贯孔118b可分别以 一导电材料(例如钨)填充。将第二金属层111b图案化后可作为微机电系统装置 的电极，例如第一电路113a以及第二电路113b作为感测及/或驱动电极，或者 作为与第二基板12电性连接的导电接点113c，或用于与第三基板13接合的接 合区域113d。接合区域113d可包含一导电材料，其于结构上具有足够的机械 刚性以维持连接界面。于一特定实施例中，接合区域113d与第一基板11形成 一低阻抗欧姆接触。于一些实施例中，接合区域113d可包含锗、铝或铜。于 其它实施例中，接合区域113d亦可使用其它材料，例如金、铟，以及其它提 供底部黏着以及湿润改良金属堆栈的焊料。

请参照图10b，于第二介电层112b上沉积一第三介电层112c。第三介电 层112c的沉积程序可如同上述图10a所示第二介电层112b的工艺程序。之后， 再对第三介电层112c进行图案化，以使第二金属层111b的第一电路113a、第 二电路113b、导电接点113c以及接合区域113d等曝露出来。蚀刻程序可包含 一或多个蚀刻程序，例如非等向性蚀刻、氧化物蚀刻、反应性离子蚀刻(RIE) 等。于一实施例中，蚀刻程序亦可定义一或多个微机电系统组件的机械止动结 构，例如图10b所示的止动凸块116。于一实施例中，可使用一或多个缓冲层 作为蚀刻挡止层。举例而言，第一金属层111a中的金属层114可防止第一介 电层112a曝露出来。本领域中具有通常知识者应能辨认许多本发明的变化、 修改以及置换。于一实施例中，蚀刻程序亦可定义多个篱柱117。多个篱柱117 环绕接合区域113d，以防止该区域的金属于接合过程中移入周遭区域而造成装 置故障。于一实施例中，欲制作图3所示的压力传感器，可于此步骤在第三介 电层112c形成至少一沟槽，而在第二基板12与第一基板11接合之后，第一 基板11表面上的沟槽即可形成图3所示的微通道117。

请参照图10c，提供一第二基板12，并于第二基板12的第一表面121形 成一凹槽124a。当第二基板12与第一基板11接合时，凹槽124a可帮助减少 从第一基板11来的干扰。可以理解的是，对应于参考组件125的位置亦可形 成凹槽，但最终的参考组件125的厚度大于微机电系统组件124的厚度，或者 应形成适当的通道以使参考组件125不因压力变化而产生形变。需注意者，若 为制作图6所示的实施例，则可以省略此步骤，而在后续的步骤于第二基板12 的第二表面122形成凹槽124a。此外，若为制作图5所示的实施例，则需在此 步骤时形成对应微通道117的沟槽于第二基板12的第一表面121。

请参照图10d，接着将第二基板12以其第一表面121朝向第一基板11， 并与第一基板11接合。第二基板12与第一基板11的接合能够以熔接(fusion bond)、共晶键合(eutecticbonding)、导电共晶键合、焊接以及黏合至少其中之 一加以实现。于一些实施例中，第二基板12能够以异方性导电膜黏合于第一 基板11。第二基板12与第一基板11接合后，即定义出一第一空腔126以及一 第二空腔127，其中第一电路113a设置于第一空腔126内，第二电路113b设 置于第二空腔127内。

接着，以一研磨(grinding)及/或其它薄化(thinning)程序对第二基板12进行 薄化，以达成指定的厚度，如图10e所示。于一些实施例中，薄化后的对应于 微机电系统组件124的区域的剩余厚度大约介于10μm至100μm，使微机电系 统组件124能随着压力变化而产生形变。指定的厚度可用传统薄化技术如化学 机械研磨(CMP)及/或反应性离子蚀刻(RIE)达成。由于图10d所示的实施例中 没有结构可作为挡止层以使薄化程序终止，薄化程序采用了精准的控制。假如 没有精准的控制，则薄化程序可能产生比指定厚度要薄或厚的第二基板12，因 而影响后续所制造的微机电系统装置的性能。于其它实施例中，将一蚀刻挡止 层与第二基板12结合，以便于薄化程序的精准控制。本领域中具有通常知识 者应能辨认许多本发明的变化、修改以及置换。

请参照图10e，接着对第二基板12进行图案化以及蚀刻，以形成贯通沟 槽128a以及贯孔128b。贯通沟槽128a以及贯孔128b皆贯穿第二基板12的第 一表面121以及第二表面122。较佳者，贯通沟槽128a使第一基板11的第二 金属层111b曝露出来，使后续形成的第一气密环123a能够与第一基板11的 第二金属层111b连接。贯孔128b则对应于导电接点113c，使导电接点113c 曝露出来。可以理解的是，若欲制作图3所示的实施例，于此一步骤所形成的 贯通沟槽128a可与微通道117连通，使第一空腔126可经由贯通沟槽128a以 及微通道117与外部连通，以利后续导入抗沾黏材料至第一空腔126，并在第 一空腔126的内侧表面形成一抗沾黏层。

请参照图10f，接着，于贯通沟槽128a中填充一填充物即可形成第一气密 环123a；于第二贯孔128b填充一导电材料(例如钨)即可使贯孔128b作为一导 电贯孔123b，以电性连接第二基板12以及第一基板11的导电接点113c。较 佳者，第一贯孔128a中的填充物可与第二贯孔128b中的导电材料相同。如前 所述，形成以及填充贯通沟槽128a以及贯孔128b能够以相同的半导体工艺同 时完成，因此，本发明无需设计额外的工艺步骤即可形成第一气密环123a，因 此大幅简化工艺。需注意者，形成以及填充贯通沟槽128a以及贯孔128b亦能 够依据实施需求，以适当的工艺分别完成。可以理解的是，若欲制作图3所示 的实施例，填充填充物于贯通沟槽128a时即同时封闭微通道117以维持第一 空腔126的气密性，因而无需其它的工艺。

请参照图10g，提供一第三基板13。于一些实施例中，第三基板13可包 含掺杂硅、具有一导电涂层的陶瓷、以一导电涂层(例如氧化锡(ITO))覆盖的玻 璃，或者像氧化钽的金属。于第三基板13的表面设置一黏着层。黏着层可辅 助第三基板13与第一基板11间的黏着。于一些实施例中，黏着层是以沉积一 种晶种层(seedlayer)，例如钛/金，接着沉积一导电层(例如电镀金)所形成。接 着，对第三基板13进行图案化以及蚀刻，以形成多个托脚结构131。蚀刻第三 基板13以形成托脚结构131的程序使第三基板13中形成一凹槽区域132。保 留于托脚结构131上的部分黏着层形成接垫133。凹槽区域132可包围第二基 板12。凹槽区域132的横向尺寸是依据第三基板13所覆盖的第二基板12的几 何结构来选择。于一实施例中，在形成托脚结构131的过程中，可在托脚结构 131的末端形成一或多个沟槽，将第三基板13以托脚结构131接合于第一基板 11后，沟槽即可作为连通凹槽区域132以及外部的通道134，并制作完成图1 所示的实施例。第三基板13与第一基板11的接合步骤能够以熔接(fusion bond)、玻璃介质键合(glassfritbonding)、共晶键合(eutecticbonding)、导电共 晶键合、焊接以及黏合至少其中之一加以实现。于一些实施例中，接合第三基 板13与第一基板11时所采用的温度比接合第二基板12与第一基板11时所采 用的温度低，以保护微机电系统组件124。第三基板13具有导电性，可提供第 二基板12电磁干扰(EMI)的遮蔽。需注意者，第三基板13为一选择性组件， 亦即缺少第三基板13的情况下，本发明的压力传感器仍可实现其功能。

综合上述，本发明的以微机电系统装置所实现的压力传感器以及其制造方 法是设置一气密环围绕于由第一基板以及第二基板所定义的一空腔的周围，且 气密环自包含微机电系统组件的第二基板的上表面延伸至第一基板以及第二 基板的交界面并突出交界面，因此，气密环可阻断从空腔延伸至外部的第一基 板以及第二基板的交界面，以防止第一基板11以及第二基板12的交界面处漏 气的问题，进而维持空腔的气密性。

以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习 此项技艺的人士能够了解本发明的内容并据以实施，当不能以的限定本发明的 专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在 本发明的专利范围内。