一种可制造性设计仿真器设计方法及系统

摘要

本发明公开了一种可制造性设计仿真器设计方法及系统，包括：接收集成电路设计版图，并将集成电路设计版图划分仿真网格；根据所述集成电路设计版图及化学机械平坦化工艺数据计算各仿真网格的接触压力；根据各仿真网格的接触压力仿真执行化学机械平坦化工艺后各仿真网格的形貌；根据执行化学机械平坦化工艺后各仿真网格的形貌优化所述集成电路设计版图。该方法在实现高精度仿真的同时，能保证计算效率，以获得计算效率和精度都能满足DFM仿真器设计的现实需求。

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种可制造性设计仿真器设计 方法及系统。

背景技术

随着半导体产业的发展，可制造性设计(DesignforManufacturability， DFM)流程解决方案成为集成电路芯片设计的前沿研究热点，该方案提供 了一个涵盖设计及制造信息的沟通平台，使设计者能提前预知设计方案在 工艺制造阶段的影响，从而实现设计优化，进一步减少由于设计缺陷所导 致的芯片良率降低。在32纳米及以下节点，DFM技术已成为设计与工艺 协同优化的重要桥梁。

化学机械平坦化(ChemicalMechanicalPlanarization，CMP)作为支撑 DFM参考流程优化的全局平坦化技术，在整个DFM流程中具有关键作用， 通过CMP仿真模型做图形预测、热点分析以及层次化的工艺模拟已成为设 计阶段的重要步骤，一个成熟稳定的CMP工艺模型是支撑DFM技术更好 优化设计的重要保证。

近年来，关于CMP的模型研究取得了重要进展，促进了CMP模型在 工艺仿真及设计优化方面的应用，但真正被设计公司用于开发产品的芯片 级CMP模型并不多。被采用的芯片级CMP模型主要以麻省理工学院和伯 克利分校的几何图形半经验模型(几何经验模型)为主。几何经验模型简 洁高效，能在一定程度上满足特定应用集成电路(ApplicationSpecific IntegratedCircuit，ASIC)及片上系统(SystemonChip，SoC)芯片的DFM 仿真需求，但经验模型欠缺完整严密的理论基础，单纯靠拟合来提升精度 的办法难以直接向新的技术领域扩展应用。32纳米节点测试数据显示，当 特征线宽小于一定值时，采用几何经验模型进行DFM仿真将会获得错误的 仿真结果，例如，该几何经验模型不能反映芯片与芯片之间的版图邻近效 应、长程影响和芯片内不同设计图形之间的相互影响，导致无法保证仿真 结果的准确度；与此同时，物理化学机理的理论模型备受研究人员青睐， 此类模型精度较高，通用性强，但难以满足ASIC及SoC等芯片的DFM快 速仿真需求。

发明内容

本发明公开了一种可制造性设计仿真器设计方法，以解决现有可制造性仿 真器件设计方法不能在实现高精度仿真的同时，保证计算效率的技术问题， 以获得计算效率和精度都能满足DFM仿真器设计的现实需求。

为实现上述目的，本发明提供了一种可制造性设计仿真器设计方法，包括：

接收集成电路设计版图，并将集成电路设计版图划分仿真网格；

根据所述集成电路设计版图及化学机械平坦化工艺数据计算各仿真网 格的接触压力；

根据各仿真网格的接触压力仿真执行化学机械平坦化工艺后各仿真网 格的形貌；

根据执行化学机械平坦化工艺后各仿真网格的形貌优化所述集成电路 设计版图。

优选地，所述根据所述集成电路设计版图及化学机械平坦化工艺数据 计算各仿真网格的接触压力包括：

以所述仿真网格为单元提取所述集成电路设计版图的版图特征；

根据所述版图特征及淀积工艺数据获取淀积工艺后各仿真网格的版图 特征；

根据所述淀积工艺后各仿真网格的版图特征及所述化学机械平坦化工 艺数据计算各仿真网格受到的接触压力。

优选地，所述版图特征包括以下任意一种或多种：仿真网格等效密度、 仿真网格特征线宽、仿真网格特征间距。

优选地，计算各仿真网格受到的接触压力包括：

利用公式：

$\left(\begin{array}{c}p(x,t)=p_1(x,t)+\frac{a_{0}E}{2(1-{\upsilon }^2)}\frac{L}{2}{[\frac{L^2}{4}-{(x-\frac{L}{2})}^2]}^{-1/2}\\ p_1(x,t)=\frac{E}{2(1-v^2)}{\left(\frac{2}{\pi }\right)}^{1/2}{\int }_0^{\infty }\left[{\left(\frac{2}{\pi }\right)}^{1/2}{\int }_0^{\infty }\omega S\left(x\right)\cos \left(\omega x\right)dx\right]cos\left(\omega x\right)d\omega \\ p(x,t)\ge 0\\ F_0\left(t\right)={\int }_0^{L}p(x,t)dx\end{array}\right)---\left(2\right)$

计算各仿真网格受到的全局接触压力。其中，υ是泊松比，E是弹性模 量，S(x)表示芯片表面形貌，a₀为力平衡常数，F₀(t)是t时刻的外加载荷， 即芯片携载器对芯片表面的压力，L为接触区域；

基于仿真网格内提取的特征参数及全局接触压力，建立带图形特征的 局部接触压力，局部接触压力包括：等效线宽区域的接触压力p_W(x,t)及等 效间距区域的接触压力p_S(x,t)。

优选地，所述根据各仿真网格的接触压力仿真执行化学机械平坦化工 艺后各仿真网格的形貌包括：

根据各仿真网格受到的局部接触压力计算各仿真网格的研磨去除率；

根据各仿真网格的研磨去除率更新各仿真网格的形貌。

优选地，所述根据执行化学机械平坦化工艺后各仿真网格的形貌优化 所述集成电路设计版图包括：

根据所述各仿真网格的形貌对所述集成电路设计版图进行热点检查， 获取不能满足可制造性设计的热点或对铜互连线进行时序预测，及早发现 时序设计违规；

对所述热点或时序设计违规进行版图修复。

一种可制造性设计仿真器设计系统，包括：

接收模块，用于接收集成电路设计版图；

网格划分模块，用于将集成电路设计版图划分仿真网格；

计算模块，用于根据所述集成电路设计版图及化学机械平坦化工艺数 据计算各仿真网格的接触压力；

仿真模块，用于根据各仿真网格的接触压力仿真执行化学机械平坦化 工艺后各仿真网格的形貌；

优化模块，用于根据执行化学机械平坦化工艺后各仿真网格的形貌优 化所述集成电路设计版图。

优选地，所述计算模块包括：

提取单元，用于以所述仿真网格为单元提取所述集成电路设计版图的 版图特征；

获取单元，用于根据所述版图特征及淀积工艺数据获取淀积工艺后各 仿真网格的版图特征；

计算单元，用于根据所述淀积工艺后各仿真网格的版图特征及所述化 学机械平坦化工艺数据计算各仿真网格受到的接触压力。

优选地，所述仿真模块包括：

研磨去除率单元，用于根据各仿真网格受到的局部接触压力计算各仿 真网格的研磨去除率；

更新单元，用于根据各仿真网格的研磨去除率更新各仿真网格的形貌。

优选地，所述优化模块包括：

获取单元，用于根据所述各仿真网格的形貌对所述集成电路设计版图 进行热点检查，获取不能满足可制造性设计的热点或对铜互连线进行时序 预测，及早发现时序设计违规；

修复单元，用于对所述热点或时序设计违规进行版图修复。

本发明提供的一种可制造性设计仿真器设计方法及系统，通过对接收的集 成电路设计版图进行网格划分，然后根据该设计版图及CMP工艺数据计算各 仿真网格的接触压力，并根据各仿真网格的接触压力仿真执行CMP工艺后各 仿真网格的形貌，最终根据各仿真网格在执行CMP工艺后的形貌优化所述集 成电路设计版图。由于根据各仿真网格的接触压力仿真执行化学机械平坦化 工艺后各仿真网格的形貌，该接触压力反映了集成电路版图中芯片内不同 设计图形之间的相互影响，从而体现了版图邻近效应及CMP工艺过程中研 磨垫形变带来的长程影响，保证根据该接触压力进行仿真获取的各仿真网 格的仿真精度能满足实际需求，且各仿真网格的接触压力的计算过程简单， 使得本发明提供的方法的计算效率和精度都能满足DFM仿真器设计的现实 需求。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施 例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是 本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些 附图获得其他的附图。

图1至图6为通过现有技术制备高k金属栅过程中的截面结构示意图；

图7为根据本发明实施例提供的一种可制造性设计仿真器设计方法的流 程图；

图8为根据本发明提供的一种更新各仿真网格形貌的逻辑图；

图9为根据本发明实施例提供的一种铜互连线的可制造性设计优化流程 图；

图10为根据本发明实施例提供的一种可制造性设计仿真器设计系统的结 构示意图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自 始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元 件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能 解释为对本发明的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于 说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只 是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、 宽度及深度的三维空间尺寸。

为了更好地理解本发明，下面首先对现有技术中CMP工艺做简单说明。 CMP工艺是一个移除制程，结合化学反应和机械研磨达到其目的。在半导工 艺的薄膜制程中，常常利用该工艺来剥除部分厚度薄膜使得薄膜表面更加平 坦。此外，该工艺也被用在半导体的金属化制程中，用来移除在半导体表面大 量多余的金属薄膜，以在电介质薄膜中形成导电的栓塞或是金属线。以平面器 件的金属后栅工艺为例，如图1至图6所示，在半导体衬底上形成假栅103、 假栅介质层102以及源/漏区后，一种可行的形成金属高k栅的工艺步骤包括：

首先，在衬底100上沉积形成氮化硅104和第0层层间介质(ILD0) 105；例如，可以使用CVD、PVD等方法沉积氮化硅104和未掺杂的氧化 硅、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)或其他低k介质材料等， 如图1所示。通过CMP工艺进行平坦化，形成所述第0层间介质(ILD0) 105，如图2所示。

然后，去除假栅103及假栅介质层102，如图3所示，并通过原子层 沉积法沉积高k介质薄膜作为栅介质层106及金属扩散阻挡层(图中未示 出)，如图4所示，以及通过PVD法沉积Al层107填充开口，如图5所 示。

最后，通过CMP法去除多余的Al层及高k介质薄膜，形成高k金属 栅，如图6所示。

现有技术对执行上述工艺流程后的衬底表面进行仿真时，例如以几何 经验模型进行仿真，对于32纳米以下工艺节点的器件，则仿真结果的准确 度不能满足实际要求；而以物理化学机理的理论模型进行仿真，虽然能满 足准确度要求，但是效率不高，也不能满足实际要求，使得无法根据仿真 结果对设计版图进行DFM仿真器设计优化。

本发明提供的一种可制造性设计仿真器设计方法及系统，通过对接收的 集成电路设计版图进行网格划分，并计算各仿真网格的接触压力，然后根据各 仿真网格的接触压力仿真执行CMP工艺后各仿真网格的形貌，最终根据各仿 真网格在执行CMP工艺后的形貌优化所述集成电路设计版图。由于以网格为 单位，通过计算各仿真网格的接触压力，使得在仿真过程中引入了芯片间 版图邻近效应、长程影响以及片内图形之间的相互影响，且考虑了CMP工 艺数据，根据该接触压力进行仿真获取的各仿真网格的形貌的精度能满足 实际需求，使得本发明提供的方法的计算效率和精度都能满足DFM仿真器 优化的现实需求。

为了更好的理解本发明的技术方案和技术效果，以下将结合流程示意图对 具体的实施例进行详细的描述。如图7所示，本发明方法包括以下步骤：

步骤S01，接收集成电路设计版图，并将集成电路设计版图划分仿真网 格。

集成电路设计版图实质上是一种图形设计，在本实施例中，希望对该 设计版图进行CMP工艺仿真，通过仿真结果寻找设计不合理之处，即寻找 热点，以此来降低开发成本，并减少研发周期。

在本实施例中，可以在上述集成电路设计版图上进行仿真网格划分，仿真 网格可以选择矩形或正方形，典型的，网格的尺寸可以为10μm×10μm、 20μm×20μm、40μm×40μm、50μm×50μm等。初始网格划分会影响CMP仿真 精度，并对成品率驱动的布局布线算法具有重要影响。

在本实施例中，所述仿真网格划分的对象为设计版图，网格为正方形，尺 寸为20μm×20μm。

步骤S02，根据所述集成电路设计版图及化学机械平坦化工艺数据计 算各仿真网格的接触压力。

在本实施例中，所述根据所述集成电路设计版图及化学机械平坦化工 艺数据计算各仿真网格的接触压力包括：以所述仿真网格为单元提取所述 集成电路设计版图的版图特征；根据所述版图特征及所述化学机械平坦化 工艺数据计算各仿真网格受到的接触压力。具体地，所述版图特征包括以 下任意一种或多种：仿真网格等效密度、仿真网格特征线宽、仿真网格特 征间距。

在另一些实施例中，所述方法还包括：以所述仿真网格为单元提取所 述集成电路设计版图的版图特征之后，根据所述版图特征及淀积工艺数据 仿真淀积工艺后各仿真网格的版图特征；所述根据所述版图特征及所述化 学机械平坦化工艺数据计算各仿真网格受到的接触压力包括：根据所述淀 积工艺后各仿真网格的版图特征及所述化学机械平坦化工艺数据计算各仿 真网格受到的接触压力。

需要说明的是，仿真网格划分会影响版图特征信息的提取方式，进而 影响网格内等效密度、特征线宽和特征间距的大小，从而直接影响CMP仿 真精度。

在一个具体实施例中，该CMP工艺为去除假栅103及假栅介质层102 之后，参考图3所示，需要形成高k金属栅的整个CMP工艺流程，包括： 1.通过原子层沉积工艺沉积高k介质薄膜作为栅介质层106及金属扩散阻 挡层(图中未示出)，参考图4所示；2.通过PVD法沉积Al层107填充 开口，参考图5所示；3.通过CMP工艺去除多余的Al层及高k介质薄膜， 形成高k金属栅，参考图6所示。由于原子层沉积工艺形成的高k介质薄 膜厚度很薄，且共形特性较好，仅对步骤2、3进行仿真即可。各仿真网格 的接触压力的计算过程可以包括：首先，以步骤S01获取的各仿真网格为 单元提取IC设计版图的仿真网格等效密度、仿真网格特征线宽、仿真网格 特征间距，由于采用版图特征进行仿真，在不失模型精度的前提下使得特征 级的仿真可以直接应用于任意芯片级模拟仿真，大大降低了计算复杂度，提高 了计算效率，能够满足芯片级的CMP工艺仿真精确度和计算速度的要求；然 后，根据该版图特征及淀积工艺数据，仿真淀积工艺后各仿真网格的版图 特征；接着，根据所述淀积工艺后各仿真网格的版图特征，例如仿真网格 等效高度及化学机械平坦化工艺数据计算各仿真网格受到的接触压力。具 体地，可以采用接触力学方程组计算各仿真网格的接触压力，接触力学方 程组如式(1)所示：

$\left(\begin{array}{c}w(x,t)-C\left(t\right)=-\frac{2(1-{\upsilon }^2)}{\pi E}{\int }_0^{L}p(s,t)ln\left|x-s\right|ds\\ g(x,t)=h(x,t)+w(x,t)-c\ge 0\\ g(x,t)=0,p(x,t)>0\\ g(x,t)>0,p(x,t)=0\\ F_0\left(t\right)={\int }_0^{L}p(x,t)dx\end{array}\right)---\left(1\right)$

其中，υ是泊松比，E是弹性模量，g(x,t)是形变后间隔，h(x,t)是初始 间隔，c是研磨垫整体位移，C(t)是积分常数，F₀(t)是t时刻的外加载荷，即 芯片携载器对芯片表面的压力，L为接触区域，x为网格位置，s为积分变 量，p(s,t)为全局接触压力，w(x,t)为形变量。

对式(1)进行变换，可以等价地转换为以下方程组：

$\left(\begin{array}{c}p(x,t)=p_1(x,t)+\frac{a_{0}E}{2(1-{\upsilon }^2)}\frac{L}{2}{[\frac{L^2}{4}-{(x-\frac{L}{2})}^2]}^{-1/2}\\ p_1(x,t)=\frac{E}{2(1-v^2)}{\left(\frac{2}{\pi }\right)}^{1/2}{\int }_0^{\infty }\left[{\left(\frac{2}{\pi }\right)}^{1/2}{\int }_0^{\infty }\omega S\left(x\right)\cos \left(\omega x\right)dx\right]cos\left(\omega x\right)d\omega \\ p(x,t)\ge 0\\ F_0\left(t\right)={\int }_0^{L}p(x,t)dx\end{array}\right)---\left(2\right)$

其中，S(x)是芯片表面形貌，a₀为力平衡常数。一般地，在芯片与研磨 垫接触过程中，图形线宽相对于晶圆直径而言可以忽略，也就是说 p(x,t)-p₁(x,t)项可以近似为一常数p₀，因此，接触压力分布p(x,t)主要由p₁(x,t) 决定，如式(3)所示：

p(x,t)＝p₁(x,t)+p₀(3)

可以看出，在保证接触机理的前提下，式(3)为计算CMP接触压力提 供了极大的方便，一旦p₀通过力平衡条件获得后，只需做一次余弦变换及 逆变换即可获得接触压力，并且根据式(2)、式(3)获得的接触压力能 综合考虑研磨垫整体变形对芯片表面的应力变化，真实模拟接触压力的长 程效应在芯片表面的分布状况，相比于图形几何结构的压力分布，该压力 准确可靠，意义明确，不但可以保证计算精度，同时可以快速提升计算速 度，故可将式(3)用于全芯片压力计算，同时结合特征级CMP建模方法， 改进现有技术仅适用于单个图形的物理化学机理的理论模型的DFM仿真 器设计方法。

基于仿真网格内提取的特征参数及全局接触压力，建立带图形特征的 局部接触压力，具体包括，等效线宽区域的接触压力p_W(x,t)及等效间距区 域的接触压力p_S(x,t)。

步骤S03，根据各仿真网格的接触压力仿真执行化学机械平坦化工艺 后各仿真网格的形貌。

在本实施例中，根据步骤S02获取的各仿真网格的接触压力仿真执行 化学机械平坦化工艺后各仿真网格的形貌，包括：根据各仿真网格受到的 局部接触压力计算各仿真网格的研磨去除率；根据各仿真网格的研磨去除 率更新各仿真网格的形貌。

在实际应用中，在获取各仿真网格的局部接触压力后，可以根据多种 理论获取该接触压力条件下的研磨去除率MRR，本实施例以Preston方程 为例进行说明。首先，建立各仿真网格的研磨去除率(MRR)与接触压力 间的函数关系，如Preston方程：MRR＝k·p·v，其中，k为Preston常数， v为研磨垫与晶圆间相对滑动速率，p为接触压力；然后，采用研磨去除速 率方程，对CMP研磨过程进行动态仿真，求解研磨去除速率方程可以根据计算获得的各仿真网格的研磨去除率实时更新各仿真网格的形 貌，逻辑图如图8所示。

由步骤S02获得的接触压力反映了特征版图的单维结构间的相互影 响，从而考察了版图邻近效应及研磨垫长程变形对接触压力的影响，据此 可精细化获取各仿真网格内局部接触压力及各仿真网格的研磨去除率。

步骤S04，根据执行化学机械平坦化工艺后各仿真网格的形貌优化所 述集成电路设计版图。

在本实施例中，所述根据执行化学机械平坦化工艺后各仿真网格的形 貌优化所述集成电路设计版图包括：根据所述各仿真网格的形貌对所述集 成电路设计版图进行热点检查，获取不能通过可制造性仿真器检查的热点； 然后设计者可对所述热点进行修复。

在实际应用中，根据对热点的定义，例如执行CMP工艺后表面高度大 于或小于设定阈值的点为热点，对设计版图进行DFM规则检查。

需要强调的是，本实施例主要针对后栅工艺CMP过程进行形貌仿真， 据此检查、发现和修复热点。事实上，本发明的流程和方法同样适用于铜 互连线的形貌仿真，基于铜互连线的仿真厚度不但可以进行热点检测和修 复，还可以利用铜互连线CMP厚度信息进行电学参数的优化和校正。图9 为一种铜互连线的可制造性设计优化流程图。此外，本发明所述方法同样 适用于集成电路一般CMP仿真可制造性设计优化过程。

在本发明实施例中，通过对接收的集成电路设计版图进行网格划分，并 计算各仿真网格的接触压力，然后根据该接触压力仿真执行CMP工艺后各仿 真网格的形貌，最终根据各仿真网格在执行CMP工艺后的形貌优化所述集成 电路设计版图。由于该接触压力能反映集成电路版图中不同设计图形之间的 相互影响，从而体现了版图邻近效应及CMP工艺过程中研磨垫形变带来的 长程影响，根据该接触压力进行仿真获取的各仿真网格的仿真精度能满足 实际需求，且各仿真网格的接触压力的计算过程简单，使得本发明提供的 方法能满足ASIC及SoC等芯片的DFM快速仿真需求。

相应地，本发明还提供了与上述方法对应的可制造性设计仿真器的设计 系统，如图10所示，包括：

接收模块901，用于接收集成电路设计版图；

网格划分模块902，用于划分仿真网格；

计算模块903，用于根据所述集成电路设计版图及化学机械平坦化工 艺数据计算各仿真网格的接触压力；

仿真模块904，用于根据各仿真网格的接触压力仿真执行化学机械平 坦化工艺后各仿真网格的形貌；

优化模块905，用于根据执行化学机械平坦化工艺后各仿真网格的形 貌优化所述集成电路设计版图。

其中，在优选的实施例中，所述计算模块903包括：

提取单元，用于以所述仿真网格为单元提取所述集成电路设计版图的 版图特征；

获取单元，与所述提取单元和计算单元相连接，用于根据所述版图特 征及淀积工艺数据获取淀积工艺后各仿真网格的版图特征；

计算单元，用于根据所述淀积工艺后各仿真网格的版图特征及所述化 学机械平坦化工艺数据计算各仿真网格受到的接触压力。

在本实施例中，本系统通过研磨去除率获取各仿真网格的形貌，所述仿 真模块904包括：

研磨去除率单元，用于根据各仿真网格受到的局部接触压力计算各仿 真网格的研磨去除率；

更新单元，用于根据各仿真网格的研磨去除率更新各仿真网格的形貌。

通过本发明提供的系统获取的各仿真网格的形貌可以用于优化集成电路 版图设计，所述优化模块905包括：

获取单元，用于根据所述各仿真网格的形貌对所述集成电路设计版图 进行热点检查，获取不能满足可制造性设计的热点或对铜互连线进行时序 预测，及早发现时序设计违规；

修复单元，用于对所述热点或时序设计违规进行版图修复。

当然，在实际应用中，该系统还可进一步包括：存储模块(未图示)， 用于保存表面形貌、研磨去除率等数据。这样，以方便计算机自动仿真表 面形貌，并找出热点以便于优化集成电路版图设计，并存储优化后的仿真 数据。

在本发明实施例中，通过网格划分模块902对接收的集成电路设计版图 进行网格划分，并通过计算模块903计算各仿真网格的接触压力，仿真模块 904根据该接触压力仿真执行CMP工艺后各仿真网格的形貌，最终通过优化 模块905根据各仿真网格在执行CMP工艺后的形貌优化所述集成电路设计版 图。由于计算模块903获取的接触压力能反映集成电路版图内不同设计图形 之间的相互影响，体现了版图邻近效应及CMP工艺过程中研磨垫形变带来 的长程影响，使得仿真模块904根据该接触压力进行仿真获取的各仿真网 格的仿真精度能满足实际需求，且各计算模块903的计算速度快，使得本 发明提供的系统能满足ASIC及SoC等芯片的DFM快速仿真需求，并优化 集成电路设计版图。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相 似的部分互相参见即可。尤其，对于系统实施例而言，由于其基本相似于方法 实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以 上所描述的系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可 以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不 是物理单元，即可以位于一个地方，或者也可以分布到多个仿真窗口上。可以 根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本 领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发 明进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及系统；同 时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用 范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。