通过F离子注入降低CMOS图像传感器暗电流的方法

摘要

本发明公开了一种通过F离子注入降低CMOS图像传感器暗电流的方法，针对CMOS图像传感器暗电流较高的问题，通过离子注入工艺向Si和SiO2界面处的表面P+型隔离区中注入一定量的F离子，利用F离子较小、在Si和SiO2中主要以填隙式杂质的形式存在，且具有较高的扩散系数的特点，经过高温退火热处理，使F离子扩散进入Si和SiO2界面，与界面处的悬挂键结合，即可抑制表面悬挂键引起的表面态，减少表面态密度，从而降低CMOS图像传感器的暗电流。

说明书

技术领域

本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种通过F离子注入降低CMOS图像传感器暗电流的工艺集成方法。

背景技术

伴随着移动互联网的飞速发展，人们对智能终端的需求愈来愈庞大，而有着智能终端“眼睛”之称的图像传感器也迎来了前所未有的发展空间。传统的CCD图像传感器由于其功耗较大，市场局限在高性能的数码相机中；CMOS图像传感器(CIS)不仅功耗低，速率快，而且易于与现有的半导体工艺相兼容，生产成本较低，这使得CMOS图像传感器占据了图像传感器市场的半壁江山。

请参阅图1，图1是现有的一种CMOS图像传感器的结构示意图，其显示目前CIS的主流设计。如图1所示，该CIS包含了光电二极管PD，传输栅TX和浮动扩散极FD。其工作原理是：当有光线照射进N型区与P型外延层EPI形成的PD中时，PD中就会产生光生载流子的积累，然后通过控制外部电路打开TX，光生载流子就从PD流到FD点，FD为N+型区域，既是TX的漏极，又是一个PN结电容，FD点将光生载流子转变成电压信号输出。为了避免PD之间的电学串扰，PD之间采用P+型侧面隔离ISO和浅沟槽隔离STI。为了抑制表面暗电流，在Si与SiO₂(STI的填充材料和TX的栅氧材料一般为SiO₂)界面处采用P+型表面隔离ISO。界面类型主要有两种，一种是Si与STI的界面，另一种是Si与层间电介质ILD的界面。

与CCD图像传感器相比，CIS的暗电流(DarkCurrent，DC)水平要高出一个数量级。DC不仅会降低传感器的动态范围，而且其空间和时间的波动又是固定模式噪声(FPN)和随机噪声(RandomNoise)的主要来源。当某个像素的DC异常偏高时，该像素暗光条件下就表现为一个亮点，称为白像素点，白像素点对CIS图像质量有很大的影响。随着CIS像素个数的不断提高和像素尺寸的不断减小，DC引起的图像噪声会更加显著。

请参阅图2，图2是CIS光电二极管中暗电流的来源示意图，其表明CIS光电二极管中暗电流的主要来源包括：i)耗尽层；ii)基底；iii)硅表面。

在耗尽层，少子处于耗尽状态，光生电子空穴对产生复合平衡中的产生过程占据优势。根据Shockley–Read–Hall理论，耗尽层中的DC为

$J_{gen}={\int }_0^{w}qGdx\approx qGW=\frac{{\mathrm{qn}}_{i}W}{{\tau }_g}$

其中，

${\tau }_g=\frac{2\cosh \left(\frac{E_t-E_i}{kT}\right)}{v_{th}{\sigma }_0{N}_t}$

n_i为本征电子浓度，τ_g为光生电子的平均自由时间，q为电子的电量，G为光生电子的产生速率，W为耗尽层宽度，E_t为禁带中心能级，E_i为本征费米能级，k为波尔兹曼常数，T为绝对温度，v_th为热速度，σ₀为电子和空穴的捕获截面，N_t为复合中心浓度。

从上式可知，当E_t接近E_i时，J_gen会急剧上升，也就是说耗尽层中的暗电流主要来自于禁带中央附近的深能级杂质。

在基底中，少子的浓度要远远高于耗尽层中，因此在基底与耗尽层之间会形成少子的扩散电流(如图示箭头所指)，即扩散暗电流：

$J_{diff}=\frac{{\mathrm{qD}}_n{n}_{p0}}{L_n}=q\sqrt{\frac{D_n}{{\tau }_n}}·\frac{{n_i}^2}{N_A}$

其中，D_n为电子的扩散系数，n_p0为基底中少数载流子电子的浓度，L_n为电子的平均自由程，τ_n为电子的平均自由时间，N_A为施主杂质掺杂浓度，n_i为电子浓度。因此，扩散暗电流主要与掺杂浓度相关。

在硅表面，晶格的周期性受到了破坏，因此在能带中会出现许多表面态(如图示的×所指)，这些表面态也是暗电流主要来源，即表面暗电流：

$J_{surf}=\frac{{\mathrm{qS}}_0{n}_d}{2}$

其中，S₀为表面生成速度，n_d为表面态密度。

因此，总的暗电流：

$J_d=\frac{{\mathrm{qn}}_{i}W}{{\tau }_g}+q\sqrt{\frac{D_n}{{\tau }_n}}·\frac{{n_i}^2}{N_A}+\frac{{\mathrm{qS}}_0{n}_d}{2}$

在常温下，表面暗电流远大于耗尽层暗电流，而耗尽层暗电流又远大于扩散暗电流(即J_surf＞＞J_gen＞＞J_diff)。因此，为了减少来自表面的暗电流，主流CIS产品都采用P+型ISO将PD区域与Si表面隔离开来。虽然此种设计能够屏蔽绝大多数的表面暗电流，但还是有部分表面暗电流通过隧穿和复合中心进入PD中，引起噪声。为了进一步减少来自表面的暗电流，就必须减少表面态密度，而表面态主要来自于Si和SiO₂界面的悬挂键。通过减少悬挂键，就能有效地降低表面暗电流。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种通过F离子注入降低CMOS图像传感器暗电流的方法，能有效地降低CMOS图像传感器的表面暗电流。

为实现上述目的，本发明的技术方案如下：

一种通过F离子注入降低CMOS图像传感器暗电流的方法，包括以下步骤：

步骤S01：提供一硅基体，在所述基体中形成浅沟槽隔离、光电二极管的PN结、侧面P+型隔离、多晶硅传输栅及侧墙，以及形成N+型浮动扩散区；

步骤S02：以光刻胶作为阻挡层，通过离子注入工艺形成光电二极管在基体硅表面的表面P+型隔离；

步骤S03：继续以所述光刻胶作为阻挡层，通过离子注入工艺向表面P+型隔离区注入F离子，然后去除光刻胶；

步骤S04：进行高温退火工艺；

步骤S05：完成层间电介质、金属和通孔层的制备。

优选地，步骤S03中，向表面P+型隔离区注入F离子时的离子注入剂量为1.5E15～2.5E15/cm²。

优选地，步骤S03中，向表面P+型隔离区注入F离子时的离子注入能量为8～12Kev。

优选地，步骤S04中，进行高温退火工艺时的退火温度为900～1100摄氏度。

优选地，步骤S04中，进行高温退火工艺时的退火时间为不超过30秒。

优选地，步骤S01中，采用离子注入方式，形成由缓变PN结构成的光电二极管，基体为P型，从深到浅施主型杂质浓度逐渐增加，依次从N型过渡到N+型。

优选地，步骤S01中，采用化学气相沉积工艺生长多晶硅层，并通过光刻以及刻蚀工艺制备形成多晶硅传输栅。

优选地，步骤S01中，采用浅层离子注入方式，形成N+型浮动扩散区。

优选地，所述N+型浮动扩散区作为传输栅的漏极。

从上述技术方案可以看出，本发明通过离子注入工艺向Si和SiO₂界面处的表面P+型隔离区中注入一定量的F离子，利用F离子较小、在Si和SiO₂中主要以填隙式杂质的形式存在，而且具有较高的扩散系数的特点，经过高温退火热处理，使F离子扩散进入Si和SiO₂界面，与界面处的悬挂键结合，即可抑制表面悬挂键引起的表面态，减少表面态密度，从而降低CMOS图像传感器的暗电流。

附图说明

图1是现有的一种CMOS图像传感器的结构示意图；

图2是CIS光电二极管中暗电流的来源示意图；

图3是本发明通过F离子注入降低CMOS图像传感器暗电流的方法流程图；

图4～图8是本发明一较佳实施例中根据图3的方法制作CMOS图像传感器像素单元时的工艺步骤示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参阅图3，图3是本发明通过F离子注入降低CMOS图像传感器暗电流的方法流程图；同时，请结合参阅图4～图8，图4～图8是本发明一较佳实施例中根据图3的方法制作CMOS图像传感器像素单元时的工艺步骤示意图。如图3所示，本发明的通过F离子注入降低CMOS图像传感器暗电流的方法，包括以下步骤：

如框01所示，步骤S01：提供一硅基体，在所述基体中形成浅沟槽隔离、光电二极管的PN结、侧面P+型隔离、多晶硅传输栅及侧墙，以及形成N+型浮动扩散区。

请参阅图4。首先，可采用常规的CMOS平面工艺，通过光刻、刻蚀以及化学气相沉积等工艺，在基体1中的浅层区制作形成浅沟槽隔离4。可采用SiO₂作为浅沟槽隔离的填充材料。为了控制基体中的晶格缺陷，降低其产生白像素的影响，在本实施例中采用了带外延层的P型硅片作为基体1的材料。

请继续参阅图4。接着，在基体上可通过涂敷一层光刻胶(图略)，并通过光刻、刻蚀方式对光刻胶进行图形化，将不需要进行离子注入的区域通过光刻胶进行覆盖，去除需要进行离子注入区域的光刻胶。然后，以图形化的光刻胶为阻挡层，通过离子注入工艺在基体中形成光电二极管3的PN结。可通过不同的离子注入组合方式来形成此光电二极管3结构，以使所形成的光电二极管由缓变PN结构成，基体为P型，从深到浅施主型杂质浓度逐渐增加，依次从N型过渡到N+型。

请继续参阅图4。接下来，将上步骤的光刻胶去除，然后再用同样的方式，在基体上涂敷一层光刻胶，并以图形化的光刻胶为阻挡层，通过离子注入工艺在基体1中形成光电二极管3的侧面P+型隔离2。

请继续参阅图4。去除光刻胶。然后，可采用化学气相沉积工艺，在基体1上生长栅氧化层6和多晶硅层5；栅氧化层的材料可采用SiO₂。接着，可采用光刻以及刻蚀等工艺制备形成栅氧6及多晶硅传输栅5。再接下来，可通过化学气相沉积、光刻以及刻蚀等工艺制备形成多晶硅传输栅5的栅极侧墙(图略)。

请继续参阅图4。接下来，可采用浅层离子注入方式，形成N+型浮动扩散区7。N+型浮动扩散区7作为传输栅5的漏极。

根据需要，可进一步进行其他必要的离子注入和热处理工艺。

如框02所示，步骤S02：以光刻胶作为阻挡层，通过离子注入工艺形成光电二极管在基体硅表面的表面P+型隔离。

请参阅图5。接下来，用同样的方式，在基体上涂敷一层光刻胶9，并以图形化的光刻胶9为阻挡层，通过离子注入工艺(如图示箭头所指)在光电二极管3上方靠近基体硅表面的区域位置形成光电二极管在基体硅表面的表面P+型隔离8。在光电二极管上表面形成的P+型隔离区域用来将光电二极管与基体上表面进行隔离。

如框03所示，步骤S03：继续以所述光刻胶作为阻挡层，通过离子注入工艺向表面P+型隔离区注入F离子，然后去除光刻胶。

请参阅图6。接下来，借助上步骤中的光刻胶阻挡层9，继续通过离子注入工艺(如图示箭头所指)向已形成的表面P+型隔离区8中注入一定量的F离子。作为一优选的实施方式，向表面P+型隔离区中注入F离子时的离子注入剂量可控制在1.5E15～2.5E15/cm²，注入能量可控制在8～12Kev。例如，向表面P+型隔离区中注入F离子时的离子注入剂量及能量可分别为2E15/cm²和10Kev。在进行F离子注入后，如图7所示，将光刻胶9全部去除。

如框04所示，步骤S04：进行高温退火工艺。

请参阅图7。接下来，进行高温退火工艺。通过高温退火工艺，可激发F离子进入Si和SiO₂界面，并与悬挂键结合。F离子较小，在Si和SiO₂中主要以填隙式杂质的形式存在，而且具有较高的扩散系数。当通过离子注入在Si和SiO₂界面处注入一定量的F离子，再经过高温退火热处理，F离子就能进入Si和SiO₂界面，并与界面处的悬挂键结合，可抑制表面悬挂键引起的表面态，减少表面态密度，从而可降低由表面引起的暗电流，进一步可有效地降低CMOS图像传感器的暗电流。

作为可选的实施方式，进行高温退火工艺时的退火温度可为900～1100摄氏度，退火时间可为不超过30秒。例如，可采用1050摄氏度的退火温度和10秒的退火时间对CMOS图像传感器像素单元器件进行高温处理。

本发明将上述步骤S02和步骤S03放在步骤S01工艺过程中主要的热处理工艺完成之后进行。由于F离子比较小，容易扩散，步骤S02和步骤S03中的离子注入工艺应避开前面步骤S01中大量的热处理过程，从而可减小F的过度扩散。

如框05所示，步骤S05：完成层间电介质、金属和通孔层的制备。

请参阅图8。最后，可采用标准的CMOS工艺，在基体上方继续形成层间电介质10、金属和通孔层11以及其他相应的步骤，完成CMOS图像传感器像素单元的制作过程。

经过步骤S04的高温退火工艺，之后的工艺中将不再有温度超过650摄氏度的工艺步骤。由于650摄氏度是F离子扩散的温度折点，超过该温度，F离子将大量扩散。因此，在实际工艺中将高温处理过程安排在前面的工艺中。之后的工艺为了避免注入离子的扩散，热处理温度都不会很高，通常在400～500摄氏度之间。

综上所述，本发明针对CMOS图像传感器暗电流较高的问题，通过离子注入工艺向Si和SiO₂界面处的表面P+型隔离区中注入一定量的F离子，利用F离子较小、在Si和SiO₂中主要以填隙式杂质的形式存在，而且具有较高的扩散系数的特点，经过高温退火热处理，使F离子扩散进入Si和SiO₂界面，与界面处的悬挂键结合，即可抑制表面悬挂键引起的表面态，减少表面态密度，从而降低CMOS图像传感器的暗电流。

以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。