一种具有纯硬件仲裁功能的RS485中继器

摘要

本发明公开了一种具有纯硬件仲裁功能的RS485中继器，包括：设置在主机端的第一RS485接口芯片U1和第一接线端子J1、设置在第一从机端的第二RS485接口芯片U2和第二接线端子J2、设置在第二从机端的第三RS485接口芯片U3和第三接线端子J3、第一单稳态触发器U4A、第二单稳态触发器U5A、第三单稳态触发器U5B。主机端发送时，两个从机端自动切换为输出状态，两个从机端发送时，先有数据到达的从机端进入发送状态，主机端切换为输出状态，另一个从机端锁定，本装置使用纯硬件仲裁，无需编程，波特率范围广，且1入2出端口能实现相互独立，现场布线方便，单稳态触发器可以重复触发。

说明书

技术领域：

本发明属于通信技术领域，具体是涉及一种具有纯硬件仲裁功能的RS485 中继器。

背景技术：

中继器(RPrepeater)是连接网络线路的一种装置，常用于两个网络节 点之间物理信号的双向转发工作。中继器主要完成物理层的功能，负责在两个 节点的物理层上按位传递信息，完成信号的复制、调整和放大功能，以此来延 长网络的长度。由于存在损耗，在线路上传输的信号功率会逐渐衰减，衰减到 一定程度时将造成信号失真，因此会导致接收错误，中继器就是为解决这一问 题而设计的。它完成物理线路的对接，对衰减的信号进行放大，保持与原数据 相同。一般情况下中继器的两端连接的是相同的媒体，但有的中继器也可以完 成不同媒体的转接工作。

RS485中继器是RS-485的数据中继通信产品，可以中继延长RS-485总线网 络的通信距离，增强RS-485总线网络设备的数目。现有的RS485中继器都是一 入一出的，不需要从机发送仲裁，但是对于一入二出的RS485中继器需要编程 来实现从机发送仲裁，不能实现波特率自适应，且1入二出端口不能做到相互 独立，现场布线不方便。

发明内容：

为此，本发明所要解决的技术问题在于现有技术中的一入二出的RS485中 继器需要编程来实现从机发送仲裁，不能实现波特率自适应，且1入二出端口 不能做到相互独立，现场布线不方便，从而提出一种具有纯硬件仲裁功能的 RS485中继器。

为达到上述目的，本发明的技术方案如下：

一种具有纯硬件仲裁功能的RS485中继器，包括：

设置在主机端的第一RS485接口芯片U1和第一接线端子J1、设置在第一从 机端的第二RS485接口芯片U2和第二接线端子J2、设置在第二从机端的第三 RS485接口芯片U3和第三接线端子J3、第一单稳态触发器U4A、第二单稳态触 发器U5A、第三单稳态触发器U5B。

所述第一RS485接口芯片U1的A端和B端分别通过电阻R1、电阻R2连接 所述第一接线端子J1的3脚和4脚，所述第一RS485接口芯片U1的R端连接 所述第一单稳态触发器U4A的A端，所述第一RS485接口芯片U1的D端分别通 过二极管D7、二极管D8连接所述第二RS485接口芯片U2的R端和所述第三RS485 接口芯片U3的R端。

所述第二RS485接口芯片U2的A端和B端分别通过电阻R3、电阻R4连接 所述第二接线端子J2的1脚和2脚，所述第二RS485接口芯片U2的D端通过 二极管D9连接所述第一RS485接口芯片U1的R端。

所述第三RS485接口芯片U3的A端和B端分别通过电阻R5、电阻R6连接 所述第三接线端子J3的1脚和2脚，所述第三RS485接口芯片U3的D端通过 二极管D10连接所述第一RS485接口芯片U1的R端。

所述第一单稳态触发器U4A的B端和CLR端连接电源，所述第一单稳态触发 器U4A的Cext端和RCext端连接有电阻R29和电容C6构成的第一定时电路， 所述第一单稳态触发器U4A的Q端通过二极管D15连接所述第二RS485接口芯 片U2的RE非端和DE端，所述第一单稳态触发器U4A的Q端通过二极管D16连 接所述第三RS485接口芯片U3的RE非端和DE端。

所述第二单稳态触发器U5A的A端连接所述第二RS485接口芯片U2的R端， 所述第二单稳态触发器U5A的B端连接所述第一单稳态触发器U4A的Q非端， 所述第二单稳态触发器U5A的Cext端和RCext端连接有电阻R32和电容C9构 成的第二定时电路，所述第二单稳态触发器U5A的Q端通过二极管D18连接所 述第三RS485接口芯片U3的RE非端和DE端，所述第二单稳态触发器U5A的Q 端通过二极管D13依次通过电阻R39、三极管Q2、二极管D12、三极管Q1连接 所述第一RS485接口芯片U1的RE非端和DE端，所述第二单稳态触发器U5A的 Q非端连接所述第三单稳态触发器U5B的CLR端。

所述第三单稳态触发器U5B的A端连接所述第三RS485接口芯片U3的R端， 所述第三单稳态触发器U5B的B端连接所述第一单稳态触发器U4A的Q非端， 所述第三单稳态触发器U5B的Cext端和RCext端连接有电阻R33和电容C10构 成的第三定时电路，所述第三单稳态触发器U5B的Q端通过二极管D17连接所 述第二RS485接口芯片U2的RE非端和DE端，所述第三单稳态触发器U5B的Q 端通过二极管D14依次通过电阻R39、三极管Q2、二极管D12、三极管Q1连接 所述第一RS485接口芯片U1的RE非端和DE端，所述第三单稳态触发器U5B的 Q非端连接所述第二单稳态触发器U5A的CLR端。

作为上述技术方案的优选，所述第一接线端子J1的3脚与地之间串联有TVS 管D1，所述第一接线端子J1的4脚与地之间串联有TVS管D2；所述第二接线 端子J2的1脚与地之间串联有TVS管D3，所述第二接线端子J2的2脚与地之 间串联有TVS管D4；所述第一接线端子J3的1脚与地之间串联有TVS管D5， 所述第一接线端子J3的2脚与地之间串联有TVS管D6。

作为上述技术方案的优选，所述第一单稳态触发器U4A的定时时间 tW1＝0.45×R29×C6；所述第二单稳态触发器U5A的定时时间 tW2＝0.45×R32×C9；所述第三单稳态触发器U5B的定时时间 tW3＝0.45×R33×C10。

作为上述技术方案的优选，还包括电源电路，所述电源电路采用电源芯片 78M05为所述第一RS485接口芯片U1、所述第二RS485接口芯片U2、所述第三 RS485接口芯片U3、所述第一单稳态触发器U4A、所述第二单稳态触发器U5A、 所述第三单稳态触发器U5B提供电源。

作为上述技术方案的优选，还包括指示电路，所述指示电路包括发光二极管 L1、发光二极管L2、发光二极管L3、发光二极管L4、发光二极管L5、发光二 极管L6、发光二极管L7。

所述发光二极管L1的正极连接电源，所述发光二极管L1的负极通过电阻 R22连接所述第一RS485接口芯片U1的D端，所述发光二极管L1用于指示所述 第一RS485接口芯片U1在发送数据。

所述发光二极管L2的正极连接电源，所述发光二极管L2的负极通过电阻 R23连接所述第一RS485接口芯片U1的R端，所述发光二极管L2用于指示所述 第一RS485接口芯片U1在接收数据。

所述发光二极管L3的正极连接电源，所述发光二极管L3的负极通过电阻 R24连接所述第二RS485接口芯片U2的D端，所述发光二极管L3用于指示所述 第二RS485接口芯片U2在发送数据。

所述发光二极管L4的正极连接电源，所述发光二极管L4的负极通过电阻 R25连接所述第二RS485接口芯片U2的R端，所述发光二极管L4用于指示所述 第二RS485接口芯片U2在接收数据。

所述发光二极管L5的正极连接电源，所述发光二极管L5的负极通过电阻 R26连接所述第三RS485接口芯片U3的D端，所述发光二极管L5用于指示所述 第三RS485接口芯片U3在发送数据。

所述发光二极管L6的正极连接电源，所述发光二极管L6的负极通过电阻 R27连接所述第三RS485接口芯片U3的R端，所述发光二极管L6用于指示所述 第三RS485接口芯片U3在接收数据。

所述发光二极管L7的正极连接电源，所述发光二极管L7的负极通过电阻 R36接地，所述发光二极管L7用于指示电源电路是否正常工作。

作为上述技术方案的优选，所述第一RS485接口芯片U1、所述第二RS485 接口芯片U2、所述第三RS485接口芯片U3均采用型号为SN65LBC184D的RS485 接口芯片。

作为上述技术方案的优选，所述第一单稳态触发器U4A、所述第二单稳态触 发器U5A、所述第三单稳态触发器U5B均采用型号为74HC123的可重复触发的单 稳态触发器。

作为上述技术方案的优选，所述二极管D7、所述二极管D8、所述二极管D9、 所述二极管D10、所述二极管D12、所述二极管D13、所述二极管D14、所述二 极管D15、所述二极管D16、所述二极管D17、所述二极管D18均采用型号为LL4148 的二极管。

本发明的有益效果在于：其通过设置单稳态触发器来使得主机端和从机端 的RS485接口芯片在发送状态和接收状态之间相互切换，主机端发送时，两个 从机端自动切换为输出状态，两个从机端发送时，先有数据到达的从机端进入 发送状态，主机端切换为输出状态，另一个从机端锁定，使用纯硬件仲裁，无 需编程，波特率范围广，且1入2出端口能实现相互独立，现场布线方便，单 稳态触发器可以重复触发，根据RS485通讯波特率，可以自由调整定时时间； 其通过设置指示电路，实现了利用发光二极管来指示RS485接口芯片的工作状 态，显示直观。

附图说明：

以下附图仅旨在于对本发明做示意性说明和解释，并不限定本发明的范围。 其中：

图1为本发明一个实施例的一种具有纯硬件仲裁功能的RS485中继器框架 图；

图2为本发明一个实施例的一种具有纯硬件仲裁功能的RS485中继器电路 图；

图3为本发明一个实施例的RS485接口芯片与单稳态触发器连接电路图；

图4为本发明一个实施例的第一RS485接口芯片U1与第一接线端子J1连 接电路图；

图5为本发明一个实施例的电源电路图；

图6为本发明一个实施例的指示电路图。

具体实施方式：

如图1、图2、图3、图4所示，本发明的具有纯硬件仲裁功能的RS485中 继器，框架包括：电源输入端DC12V-24V、主机端a、第一从机端b、第二从机 端c。具体包括：设置在主机端的第一RS485接口芯片U1和第一接线端子J1、 设置在第一从机端的第二RS485接口芯片U2和第二接线端子J2、设置在第二从 机端的第三RS485接口芯片U3和第三接线端子J3、第一单稳态触发器U4A、第 二单稳态触发器U5A、第三单稳态触发器U5B。所述第一RS485接口芯片U1、所 述第二RS485接口芯片U2、所述第三RS485接口芯片U3均采用型号为 SN65LBC184D的RS485接口芯片。所述第一单稳态触发器U4A、所述第二单稳态 触发器U5A、所述第三单稳态触发器U5B均采用型号为74HC123的可重复触发的 单稳态触发器。

所述第一RS485接口芯片U1的A端和B端分别通过电阻R1、电阻R2连接 所述第一接线端子J1的3脚和4脚，所述第一RS485接口芯片U1的R端连接 所述第一单稳态触发器U4A的A端，所述第一RS485接口芯片U1的D端分别通 过二极管D7、二极管D8连接所述第二RS485接口芯片U2的R端和所述第三RS485 接口芯片U3的R端。

所述第二RS485接口芯片U2的A端和B端分别通过电阻R3、电阻R4连接 所述第二接线端子J2的1脚和2脚，所述第二RS485接口芯片U2的D端通过 二极管D9连接所述第一RS485接口芯片U1的R端。

所述第三RS485接口芯片U3的A端和B端分别通过电阻R5、电阻R6连接 所述第三接线端子J3的1脚和2脚，所述第三RS485接口芯片U3的D端通过 二极管D10连接所述第一RS485接口芯片U1的R端。

所述第一单稳态触发器U4A的B端和CLR端连接电源，所述第一单稳态触发 器U4A的Cext端和RCext端连接有电阻R29和电容C6构成的第一定时电路， 所述第一单稳态触发器U4A的Q端通过二极管D15连接所述第二RS485接口芯 片U2的RE非端和DE端(即U2的2脚和3脚)，第二RS485接口芯片U2的2 脚为接收控制端，3脚为发送控制端。所述第一单稳态触发器U4A的Q端通过二 极管D16连接所述第三RS485接口芯片U3的RE非端和DE端。

所述第二单稳态触发器U5A的A端连接所述第二RS485接口芯片U2的R端， 所述第二单稳态触发器U5A的B端连接所述第一单稳态触发器U4A的Q非端， 所述第二单稳态触发器U5A的Cext端和RCext端连接有电阻R32和电容C9构 成的第二定时电路，所述第二单稳态触发器U5A的Q端通过二极管D18连接所 述第三RS485接口芯片U3的RE非端和DE端(即U3的2脚和3脚)，第三RS485 接口芯片U3的2脚为接收控制端，3脚为发送控制端。所述第二单稳态触发器 U5A的Q端通过二极管D13依次通过电阻R39、三极管Q2、二极管D12、三极管 Q1连接所述第一RS485接口芯片U1的RE非端和DE端，所述第二单稳态触发器 U5A的Q非端连接所述第三单稳态触发器U5B的CLR端。

所述第三单稳态触发器U5B的A端连接所述第三RS485接口芯片U3的R端， 所述第三单稳态触发器U5B的B端连接所述第一单稳态触发器U4A的Q非端， 所述第三单稳态触发器U5B的Cext端和RCext端连接有电阻R33和电容C10构 成的第三定时电路，所述第三单稳态触发器U5B的Q端通过二极管D17连接所 述第二RS485接口芯片U2的RE非端和DE端，所述第三单稳态触发器U5B的Q 端通过二极管D14依次通过电阻R39、三极管Q2、二极管D12、三极管Q1连接 所述第一RS485接口芯片U1的RE非端和DE端，所述第三单稳态触发器U5B的 Q非端连接所述第二单稳态触发器U5A的CLR端。

所述第一接线端子J1的3脚与地之间串联有TVS管D1，所述第一接线端子 J1的4脚与地之间串联有TVS管D2。所述第二接线端子J2的1脚与地之间串 联有TVS管D3，所述第二接线端子J2的2脚与地之间串联有TVS管D4。所述 第一接线端子J3的1脚与地之间串联有TVS管D5，所述第一接线端子J3的2 脚与地之间串联有TVS管D6。所述TVS管D1、所述TVS管D2、所述TVS管D3、 所述TVS管D4、所述TVS管D5、所述TVS管D6均采用型号为SMBJ6.0CA的 TVS管。通过串联TVS管，保护所述第一RS485接口芯片U1、所述第二RS485 接口芯片U2、所述第三RS485接口芯片U3和RS485总线通讯芯片不被线路正反 向高压大电流击穿芯片。

所述第一单稳态触发器U4A的定时时间tW1＝0.45×R29×C6。所述第二单稳态触 发器U5A的定时时间tW2＝0.45×R32×C9。所述第三单稳态触发器U5B的定时时 间tW3＝0.45×R33×C10。所述电阻R29，电容C6，电阻R32，电容C9，电阻R33， 电容C10根据RS485通讯波特率，可以自由调整定时时间，总线释放时间＝最 后一帧数据发完之后开始计时。

还包括电源电路，如图5所示，所述电源电路采用电源芯片78M05为所述第 一RS485接口芯片U1、所述第二RS485接口芯片U2、所述第三RS485接口芯片 U3、所述第一单稳态触发器U4A、所述第二单稳态触发器U5A、所述第三单稳态 触发器U5B等内部所有器件提供电源。

还包括指示电路，如图6所示，所述指示电路包括发光二极管L1、发光二 极管L2、发光二极管L3、发光二极管L4、发光二极管L5、发光二极管L6、发 光二极管L7。上述发光二极管在对应的端口有数据收发时会闪烁。

所述发光二极管L1的正极连接电源，所述发光二极管L1的负极通过电阻 R22连接所述第一RS485接口芯片U1的D端，所述发光二极管L1用于指示所述 第一RS485接口芯片U1在发送数据。

所述发光二极管L2的正极连接电源，所述发光二极管L2的负极通过电阻 R23连接所述第一RS485接口芯片U1的R端，所述发光二极管L2用于指示所述 第一RS485接口芯片U1在接收数据。

所述发光二极管L3的正极连接电源，所述发光二极管L3的负极通过电阻 R24连接所述第二RS485接口芯片U2的D端，所述发光二极管L3用于指示所述 第二RS485接口芯片U2在发送数据。

所述发光二极管L4的正极连接电源，所述发光二极管L4的负极通过电阻 R25连接所述第二RS485接口芯片U2的R端，所述发光二极管L4用于指示所述 第二RS485接口芯片U2在接收数据。

所述发光二极管L5的正极连接电源，所述发光二极管L5的负极通过电阻 R26连接所述第三RS485接口芯片U3的D端，所述发光二极管L5用于指示所述 第三RS485接口芯片U3在发送数据。

所述发光二极管L6的正极连接电源，所述发光二极管L6的负极通过电阻 R27连接所述第三RS485接口芯片U3的R端，所述发光二极管L6用于指示所述 第三RS485接口芯片U3在接收数据。

所述发光二极管L7的正极连接电源，所述发光二极管L7的负极通过电阻 R36接地，所述发光二极管L7用于指示电源电路是否正常工作。

所述二极管D7、所述二极管D8、所述二极管D9、所述二极管D10、所述二 极管D12、所述二极管D13、所述二极管D14、所述二极管D15、所述二极管D16、 所述二极管D17、所述二极管D18均采用型号为LL4148的二极管。

本实施例中的RS485中继器工作原理如下：

1)上电状态：

主机端、第一从机端、第二从机端都工作在接收状态，使总线处于空闲状 态。

2)主机端发送→从机端接收：

主机端发送起始信号，第一从机端和第二从机端强制切换成输出状态，当 主机端发送最后一帧数据结束后，第一从机端和第二从机端退出发送模式，切 换成接收状态，使总线处于空闲状态。

3)从机端发送→主机端接收：

当第一从机端和第二从机端同时向主机端发送信息时，如果第二从机端比 第一从机端先到达中继器芯片端的，第二从机端为发送状态，使得主机端切换 为发送状态，所述第一从机端锁定，3个端口状态相互锁定，直到第二从机端最 后一帧发完，所述主机端、第一从机端、第二从机端又工作在接收状态，使总 线处于空闲状态。

本实施例中的RS485中继器的电路分析如下：

1)主机端发送→从机端接收：

主机端的第一RS485接口芯片U1通过第一接线端子J1接收到信号后，利 用所述第一RS485接口芯片U1的R端(即U1的1脚)控制所述第一单稳态触 发器U4A的A端(即U4A的1脚)，使得所述第一单稳态触发器U4A的Q端(即 U4A的13脚)输出高电平，所述第一单稳态触发器U4A的Q非端(即U4A的4 脚)输出低电平。所述第一单稳态触发器U4A的Q端经过二极管D15控制所述 第二RS485接口芯片U2的RE非端和DE端(即U2的收发控制脚，2脚和3脚)， 所述第一单稳态触发器U4A的Q端经过二极管D16控制所述第三RS485接口芯 片U3的RE非端和DE端(即U3的收发控制脚，2脚和3脚)。同时，所述第一 单稳态触发器U4A的Q非端控制所述第二单稳态触发器U5A的B端(即U5A的 触发脚2脚)，使得第二单稳态触发器U5A的Q端(即U5A的13脚)输出高电 平。所述第一单稳态触发器U4A的Q非端控制所述第三单稳态触发器U5B的B 端(即U5B的触发脚10脚)，使得第三单稳态触发器U5B的Q端(即U5B的5 脚)输出高电平。从而保证所述第二RS485接口芯片U2和所述第三RS485接口 芯片U3工作在发送状态。逻辑相互锁定，提高抗干扰能力，提高数据收发稳定 性。

当所述第一RS485接口芯片U1上的最后一帧数据发送完后，根据第一单稳 态触发器U4A上的电阻R29、电容C6，第二单稳态触发器U5A上的电阻R32、电 容C9、第三单稳态触发器U5B上的电阻R33、电容C10的定时时间，到以后是 第一从机端和第二从机端都切换为接收状态，使得总线释放，处于空闲状态。

2)第一从机端和第二从机端同时发送→主机端接收(硬件仲裁)：

第二从机端的第三RS485接口芯片U3先接收到数据，使得第三单稳态触发 器U5B的Q端(即U5B的5脚)输出高电平，使得第三单稳态触发器U5B的Q 非端(即U5B的12脚)输出低电平。第三单稳态触发器U5B的Q端的高电平一 路经过二极管D17控制第二RS485接口芯片U2的RE非端和DE端(即U2的收 发控制脚，2脚和3脚)为高电平，使得第二RS485接口芯片U2关闭。第三单 稳态触发器U5B的Q端的高电平另一路经过二极管D14控制三极管Q2导通、三 极管Q1截止，从而控制第一RS485接口芯片U1的RE非端和DE端(即U1的收 发控制脚，2脚和3脚)为高电平，使得第一RS485接口芯片U1工作在发送状 态(即第二从机端向主机端发送数据)。第三单稳态触发器U5B的Q非端(即U5B 的12脚)的低电平控制第二单稳态触发器U5A的CLR端(即U5A的复位脚3脚)， 使得第二单稳态触发器U5A的Q端(即U5A的13脚)输出低电平，使得第二单 稳态触发器U5A的Q非端(即U5A的4脚)输出高电平。保证只能第二从机端 的第三RS485接口芯片U3向主机端的第一RS485接口芯片U1发送数据，所述 第一从机端的第二RS485接口芯片不参与。

从模块内部看，保障丛机端只有一个和主机端口连同，空闲的丛机端不能 像主机端发送数据，直到在发送的从机端退出发送状态，内部每一个逻辑状态 都是相互锁定，每次只能是主机端<->第一从机端或者主机端<->第二从机端。

本实施例所述的一种具有纯硬件仲裁功能的RS485中继器，包括：设置在 主机端的第一RS485接口芯片U1和第一接线端子J1、设置在第一从机端的第二 RS485接口芯片U2和第二接线端子J2、设置在第二从机端的第三RS485接口芯 片U3和第三接线端子J3、第一单稳态触发器U4A、第二单稳态触发器U5A、第 三单稳态触发器U5B。其通过设置单稳态触发器来使得主机端和从机端的RS485 接口芯片在发送状态和接收状态之间相互切换，主机端发送时，两个从机端自 动切换为输出状态，两个从机端发送时，先有数据到达的从机端进入发送状态， 主机端切换为输出状态，另一个从机端锁定，使用纯硬件仲裁，无需编程，波 特率范围广，且1入2出端口能实现相互独立，现场布线方便，单稳态触发器 可以重复触发，根据RS485通讯波特率，可以自由调整定时时间。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的 限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其 它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由 此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。