用于FPGA验证平台的时钟电路

摘要

本发明公开了一种用于FPGA验证平台的时钟电路，包括FPGA和10G？PHY芯片，还包括时钟缓冲器和时钟驱动器，线路恢复时钟经过第一时钟缓冲器分为两路，一路通过第一PLL变换成时钟g和时钟h,另一路为时钟d,时钟d通过第二PLL变换成PON口上行方向的参考时钟；时钟g经第二时钟缓冲器分为时钟r和时钟b，时钟r为SGMII的参考时钟，时钟b为FPGA的参考时钟；时钟h经第三时钟缓冲器分为XEXTCLK参考时钟和时钟s,时钟s为XAUI的参考时钟；PON逻辑时钟a、PON口下行方向的参考时钟j、时钟w以及PEXTCLK参考时钟均由时钟驱动器提供；时钟w通过第三PLL变换成PON口下行方向的参考时钟k。本发明显著降低了技术开发中的硬件成本和人力成本，有效的缩短了开发时间。

说明书

技术领域

本发明涉及时钟电路领域，具体涉及用于FPGA验证平台的时钟电路。

背景技术

PON(PassiveOpticalNetwork，无源光纤网络)系统主要由OLT (OpticalLineTerminal，光线路终端)、ONU(OpticalNetworkUnit， 光网络单元)和ODN(OpticalDistributionNetwork，光分配网络)组成， 通常采用点到多点的树型拓扑结构。最常见的PON系统有：XG-PON (10-Gigabit-capablePassiveOpticalNetwork，10吉比特以太网无源 光网络)系统、10GEPON(EthernetPassiveOpticalNetwork，以太网 无源光网络)系统和GPON(Gigabit-CapablePON，吉比特以太网无源光网 络)系统。

对于XG-PON系统，上下行速率参数定义如下：9.95328Gbit/s下行， 2.48832Gbit/s上行。

对于10GEPON系统，上下行速率参数定义如下：

(1)对称10GEPON定义的线路速率等级为：10.3125Gbit/s下行； 10.3125Gbit/s上行；

(2)非对称10GEPON定义的线路速率等级为：10.3125Gbit/s下行； 1.25Gbit/s上行。

对于GPON系统，目前普遍使用的上下行速率参数定义如下： 2.48832Gbit/s下行；1.24416Gbit/s上行。

由于XG-PON、对称10GEPON、非对称10GEPON和GPON这4种PON系 统的速率不同，所需的时钟频率也不同，因此，对上述4种不同速率的PON 系统进行开发时，需要分别设计4种不同的硬件验证平台，导致技术开发 中的硬件成本和人力成本均较高，而且需要耗费较长的开发时间。

发明内容

本发明所要解决的技术问题是解决由于多种PON系统的速率不同，所 需的时钟频率也不同，导致技术开发中的硬件成本和人力成本均较高，而 且需要耗费较长开发时间的问题。

为了解决上述技术问题，本发明所采用的技术方案是提供一种用于 FPGA验证平台的时钟电路，包括FPGA、10GPHY芯片、时钟缓冲器和时钟 驱动器，

FPGA输出的线路恢复时钟经过第一时钟缓冲器分为两路，一路时钟通 过第一PLL变换频率成时钟g和时钟h,另一路时钟为时钟d，时钟d通过 第二PLL变换频率成PON口上行方向的SerDes参考时钟n和PON口上行方 向的SerDes参考时钟o，PON口上行方向的SerDes参考时钟n用于XG-PON 系统、GPON系统和对称10GEPON系统，PON口上行方向的SerDes参考时 钟o用于非对称10GEPON系统；

时钟g经过第二时钟缓冲器分为时钟r和时钟b，时钟r为GPON系统 的业务端口SGMII的SerDes参考时钟，时钟b为FPGA的参考时钟；

时钟h经过第三时钟缓冲器分为10GPHY芯片的XEXTCLK参考时钟和 时钟s,时钟s为XG-PON系统和10GEPON系统的业务端口XAUI的SerDes 参考时钟；

FPGA的PON逻辑时钟a、PON口下行方向的SerDes参考时钟j、时钟 w以及10GPHY芯片的PEXTCLK参考时钟均由时钟驱动器提供，时钟w通过 第三PLL变换频率成PON口下行方向的SerDes参考时钟k。

在上述技术方案中，当用于所述XG-PON系统和所述GPON系统时，所 述FPGA输出的线路恢复时钟为155.52MHz；当用于所述10GEPON系统时， 所述线路恢复时钟为161.13MHz。

在上述技术方案中，所述PON口下行方向的SerDes参考时钟j为 155.52MHz，用于所述XG-PON系统和所述GPON系统；所述PON口下行方向 的SerDes参考时钟k为103.125MHz，用于所述10GEPON系统。

在上述技术方案中，所述10GEPON系统包括所述对称10GEPON系统 和所述非对称10GEPON系统。

本发明，通过在时钟电路中配置时钟缓冲器和时钟驱动器，通过FPGA 芯片使时钟电路能够自动适配XG-PON系统、对称10GEPON系统、非对称 10GEPON系统和GPON系统这4种不同的PON系统，显著的降低了技术开发 中的硬件成本和人力成本，有效的缩短了开发时间。

附图说明

图1为本发明实施例提供的用于FPGA验证平台的时钟电路的结构框 图。

具体实施方式

下面结合说明书附图和具体实施方式对本发明做出详细的说明。

本发明实施例提供了一种用于FPGA验证平台的时钟电路，FPGA验证平 台只通过FPGA芯片便可以验证XG-PON系统、对称10GEPON系统、非对称 10GEPON系统和GPON系统这4种不同的PON系统，该时钟电路的结构框图 如图1所示。

从背景技术中列举的四种PON系统的上下行速率来看，下行速率有三 个不同的速率等级，即9.95328Gbit/s(XG-PON系统)、10.3125Gbit/s(对 称10GEPON和非对称10GEPON系统)和2.48832Gbit/s(GPON系统)，但 9.95328Gbit/s和2.48832Gbit/s有明显的倍数关系，因此需要两种不同 的PON口下行方向的SerDes(SERializer/DESerializer，串并化器)参考 时钟；上行速率有四个不同的速率等级，即2.48832Gbit/s(XG-PON系统)、 10.3125Gbit/s(对称10GEPON系统)、1.25Gbit/s(非对称10GEPON系 统)和1.24416Gbit/s(GPON系统)，但2.48832Gbit/s和1.24416Gbit/s 有明显的倍数关系，因此需要三种不同的PON口上行方向的SerDes参考时 钟。

XG-PON系统和10GEPON系统(对称10GEPON系统和非对称10GEPON 系统)的业务端口为XAUI(10GigabitEthernetAttachmentUnit Interface，10千兆比特以太网连接单元接口)，上下行的速率均为 10.3125Gbit/s，需要156.25MHz的SerDes参考时钟，且要求与对应的PON 口上行(发送)方向SerDes的参考时钟同源。

GPON系统的业务端口为SGMII(SerialGigabitMediaIndependent Interface，串行吉比特媒体独立接口)，上下行速率均为1.25Gbit/s，需 要125MHz的SerDes参考时钟，且要求与对应的PON口上行方向的SerDes 参考时钟同源。

此外，FPGA的内部逻辑还需要一个125MHz的参考时钟和一个 155.52MHz的PON逻辑时钟。

为了满足上述时钟需求，时钟电路采用了FPGA、10GPHY芯片、时钟 缓冲器、PLL(PhaseLockedLoop，锁相环)和Clockdriver(时钟驱动 器)的构架，整个时钟电路的结构框图如图1所示。

FPGA内部逻辑所需的155.52MHzPON逻辑时钟a、155.52MHzPON口 下行(接收)方向的SerDes参考时钟j、155.52MHz时钟w以及10GPHY 芯片的155.52MHzPEXTCLK参考时钟均由一个时钟驱动器提供，该时钟驱 动器的型号为MC100LVEP111，时钟的来源是一个频率为155.52MHz的本地 差分晶振。

155.52MHz时钟w通过第三PLL变换频率成103.125MHzPON口下行方 向的SerDes参考时钟k，这样155.52MHzPON逻辑时钟a、155.52MHzPON 口下行方向的SerDes参考时钟j和103.125MHzPON口下行方向的SerDes 参考时钟k便同源了，155.52MHzPON口下行方向的SerDes参考时钟j用 于XG-PON系统和GPON系统,103.125MHzPON口下行方向的SerDes参考时 钟k用于10GEPON系统。

当该时钟电路用于XG-PON系统和GPON系统时，FPGA输出的线路恢复 时钟为155.52MHz，当用于对称10GEPON系统和非对称10GEPON系统时， 该线路恢复时钟为161.13MHz。

由于业务端口XAUI和SGMII的参考时钟需要与对应的PON口上行方向 的SerDes参考时钟同源，所以FPGA输出的线路恢复时钟经过第一时钟缓 冲器分为两路时钟，一路时钟通过第一PLL变换频率成125MHz时钟g和 156.25MHz时钟h，另一路时钟为时钟d，时钟d通过第二PLL变换频率成 155.52MHz&103.125MHzPON口上行方向的SerDes参考时钟n和125MHzPON 口上行方向的SerDes参考时钟o。其中，155.52MHz对应的速率为 2.48832Gbit/s(XG-PON系统)和1.24416Gbit/s(GPON系统)，103.125MHz 对应的速率为10.3125Gbit/s(对称10GEPON系统)，125MHz对应的速 率为1.25Gbit/s(非对称10GEPON系统)。

125MHz时钟g经过第二时钟缓冲器分为125MHz时钟r和125MHz时钟 b,125MHz时钟r为SGMII的SerDes参考时钟，125MHz时钟b为FPGA的参 考时钟；156.25MHz时钟h经过第三时钟缓冲器分为10GPHY芯片的156.25 MHzXEXTCLK参考时钟和156.25MHz时钟s，时钟s为XAUI的SerDes参 考时钟。

本发明不局限于上述最佳实施方式，任何人应该得知在本发明的启示 下作出的结构变化，凡是与本发明具有相同或相近的技术方案，均落入本 发明的保护范围之内。