一种多核处理器系统中混合内存进行数据的迁移方法

摘要

本发明提供一种多核处理器系统中混合内存进行数据迁移方法，每个处理器核都有独立的工作电压和工作频率，当任一处理器核P

说明书

技术领域

本发明涉及混合内存领域，尤其涉及一种多核处理器系统中混合 内存进行数据的迁移方法。

背景技术

随着特征尺寸越来越小，动态随机存储器(DRAM)芯片对功耗 的要求越来越高，由于DRAM存储电容漏电因此每隔一段时间就必 须刷新一次，随着DRAM容量越来越大，刷新功耗也越来越大。特 别是针对拥有大容量内存的服务器来说，内存功耗在系统功耗中所占 的比例也越来越高。如何降低内存功耗目前也是业界亟需解决的问 题。一种解决办法是通过有效存储空间部分阵列自刷新(PASR)的 办法，将自刷新操作限制在内存的某一需要保存的区域，从而避免了 无数据存储的区域不必要的刷新操作。如图1所示，DRAM内存内 有四个区块(bank)，分别为区块0、区块1、区块2和区块3，每个 区块都能够独立控制刷新，当某个时刻仅有区块0中存储数据时，那 么对区块1至3来说，就无需刷新，避免了无数据存储区域不必要的 刷新。虽然能够降低功耗，但是由于内存是易失性存储器，掉电后需 重新从外部存储设备中读取数据，系统唤醒时间太长。随着新型存储 器技术的不断成熟，一种混合内存结构被提出以解决系统唤醒时间长 和内存功耗高等问题。如附图2所示，混合内存由动态随机存取存储 器(DRAM)和新型存储器(NCM)组成。在高负载时，系统将数据存储 在DRAM中；在低负载时，将数据迁移至NCM中，这是因为低负 载时混合内存的IO吞吐量下降，NCM能够满足系统的数据请求速率 且不影响其性能。此时DRAM就无需刷新，而新型存储器是非易失 性的，因而可以大大降低混合内存的功耗。

在多核处理器系统中，若同样采用上述迁移机制，会遇到以下问 题。首先，若多个处理器核均不是处在高负载情况下，但某一个处理 器核访问内存后，另一个处理器核紧接着又访问内存，过一段时间后 另一个核又继续访问，对内存来说其一直处于繁忙状态，但是对每个 处理器核来说都只是在某一段时间内访问内存，采用传统的数据迁移 机制数据就不能由DRAM迁移至NCM中，因而浪费了功耗。其次， 当某个处理器核在某段时间内仅与片上的高速缓存进行大量数据交 互而短暂的没有对混合内存进行存取时，内存系统可能会错误的认为 该处理器核处于空闲状态，而将DRAM中的数据迁移至NCM中， 若某个时刻该处理器所需数据不在片上缓存，那么该处理器核又重新 频繁的访问DRAM，此时数据必须重新从NCM中迁移至DRAM中 才能保证数据存取速率的要求。这种情况不仅不会节省功耗，相反会 额外产生大量数据迁移的功耗，并且数据迁移会延迟数据访问，又会 造成系统性能的下降。

发明内容

鉴于上述问题，本申请记载了一种多核处理器系统中混合内存进 行数据迁移的方法，每个处理器核都有独立的工作电压和工作频率， 当任一处理器核P_x的工作电压为和/或工作频率为 时，将所述数据从动态随机存取存储器迁移至新型存储器 中；

其中，所述多核处理器系统共有n个处理器核，n>0，P_x表示第 x个处理器核，0＜x≤n，V_work代表所述处理器核P_x的工作电压，V_max代表所述多核处理器系统的最高工作电压，p为大于1的实数；F_work代表所述处理器核P_x的工作频率，F_max代表所述多核处理器系统的最 高工作频率，q为大于1的实数。

较佳的，当所述处理器核P_x所需处理的数据位于所述新型存储 器中，且所述处理器核P_x的工作电压V_work的范围为和/或 工作频率F_work的范围为将所述数据迁移至所述动态随机 存取存储器中。

较佳的，当所述数据位于所述新型存储器中且关闭所述处理器核 P_x时，保持所述数据位于所述新型存储器中。

较佳的，当所述处理器核P_x的工作电压V_work提升至和/或工 作频率F_work提高至时，保持所述数据位于所述动态随机存取存储 器中。

较佳的，所述混合内存包括易失性的所述动态随机存储器和非易 失性的所述新型存储器。

上述技术方案具有如下优点或有益效果：本发明针对采用DVFS 技术的多核处理器系统中混合内存上的数据迁移方法，通过不同处理 器核的动态电压和频率调整，从而决定数据在混合内存中的DRAM 区和NCM区之间进行迁移，不仅能够有效的降低内存的功耗，而且 不影响系统的整体性能。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附 附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1为现有技术中DRAM内存的区域划分方式；

图2为现有技术中混合内存的结构示意图；

图3为多核处理器芯片与混合内存的结构示意图；

图4为本发明一种多核处理器系统中混合内存进行数据的迁移 方法的流程图；

图5A为本发明中利用一种多核处理器系统中混合内存进行数据 的迁移方法时多核处理器系统的使用状态图一；

图5B为本发明中利用一种多核处理器系统中混合内存进行数据 的迁移方法时多核处理器系统的使用状态图二；

图5C为本发明中利用一种多核处理器系统中混合内存进行数据 的迁移方法时多核处理器系统的使用状态图三；

图5D为本发明中利用一种多核处理器系统中混合内存进行数据 的迁移方法时多核处理器系统的使用状态图四。

具体实施方式

下面结合附图和具体实施例对本发明一种多核处理器系统中混 合内存进行数据的迁移方法进行详细说明。

动态电压频率调整(DynamicVoltageFrequencyScaling，DVFS) 是一种芯片节能技术，即根据芯片所运行的应用程序对计算能力的不 同需要，动态调节芯片的运行频率和电压，从而降低功耗。一般情况 下，对同一块芯片，频率越高，需要的电压也越高。降低频率可以降 低功耗，但是单纯的降低频率并不能节省功耗，因为对于一个给定的 任务，F*t(频率与时间的乘积)是一个常量，只有在降低频率的同 时降低电压，才能真正的的降低功耗。目前很多芯片都支持DVFS， 因为能够节省大量功耗，DVFS技术已经得到了广泛的应用，特别是 在便携式设备中。

本发明针对采用DVFS技术的多核处理器系统提出一种混合内 存上的数据迁移方法，假设系统中有n(n>1)个处理器核，分别为 P₀，P₁，……，P_n-1，如图3所示，每个核都有独立的工作电压和工作 频率。假设多核处理器的最高工作电压为V_max，最高工作频率为F_max。 混合内存由传统的动态随机存取存储器(DRAM)和新型非易失性存 储器构成。新型非易失性存储器可以是相变随机存取存储器 (PCRAM)，磁随机存取存储器(MRAM)，铁电随机存取存储器 (FeRAM)，可变电阻随机存取存储器(ReRAM)或闪存(Flash) 等。本发明针对采用DVFS技术的多核处理器系统中混合内存上的数 据迁移方法具体如下描述：

(1)当处理器核P_x(0≤x≤n-1)在工作电压V_work和工作频率 F_work下工作时，其中，处理器核 P_x所需处理的应用数据应当存储至混合内存中的DRAM区。这是因 为此时该处理器核在高速工作计算下对数据需求量大，因而数据存放 于DRAM中能获得更高的IO数据传输速率，满足该处理器核对所需 数据的处理速度要求。

(2)若一段时间后，处理器核P_x的工作电压小于或/和工作 频率小于时(p、q均为大于1的实数)，处理器核P_x所需处理的 数据应当从混合内存中的DRAM区迁移至NCM中。这是因为随着 工作电压和工作频率的下降，处理能力减小，对数据需求量减小，而 此时新型存储器的IO数据传输速率能够满足其数据处理要求。而原 先存储在DRAM中的数据无需再刷新，因而可以采用PASR技术来 降低功耗。所以此时进行数据迁移不仅能够大大节省DRAM的刷新 功耗，而且不会影响该处理器核的性能。其中，参数p和q由新型存 储器的IO数据传输速率以及特定条件的处理器核的数据处理能力等 因素决定。

(3)若一段时间后，系统关断处理器核P_x，那么处理器核P_x所 对应的应用数据依然存储在新型存储器内，不仅能够降低刷新功耗， 而且当系统唤醒处理器核P_x时，处理器核P_x能够立即启动，无需再 从外部存储器中导入数据，直接从新型存储器中读取数据，因而能够 快速启动。

(4)若一段时间后，系统重新将处理器核P_x的工作电压提升至 或/和工作频率提高至时，为了满足此时处理器核P_x的数据 处理要求，存储在新型存储器中的处理器核P_x的应用数据需重新迁 移回DRAM中。

具体来说，一种多核处理器系统中混合内存进行数据的迁移方 法，包括步骤：

S1：多核处理器系统上电后，判断所述处理器核P_x处理所需的 数据存在于NCM中还是在DRAM中，如果在NCM中，执行S2， 否则，执行S3；

S2：判断处理器核P_x的工作电压V_work是否位于和/或 工作频率F_work是否位于内，如果是，执行S21，否则，执 行S22；

S21：处理器核P_x处理所需的数据从混合内存的NCM迁移至 DRAM中；

S22：处理器核P_x处理所需的数据保持在NCM中；

S3：判断处理器核P_x的工作电压V_work是否满足和/或 工作频率F_work是否是否满足如果是，执行S31，否则， 执行S32；

S31：处理器核P_x处理所需的数据从混合内存的DRAM迁移至 NCM中；

S32：处理器核P_x处理所需的数据保持在DRAM中。

本发明针对采用DVFS技术的多核处理器系统中混合内存上的 数据迁移流程如图4所示，系统上电，并在某个时刻唤醒处理器核 P_x。若P_x处理的应用数据存储在混合内存中的DRAM区，那么当处 理器核P_x满足或/和时，可将处理器核P_x对应的 应用数据从DRAM迁移至NCM中，以降低混合内存的功耗；若P_x处理的应用数据存储在混合内存中的NCM区，那么当处理器核P_x满足或/和时，将处理器核P_x对应的应用数据从 NCM迁移至DRAM中，以满足处理器核P_x对混合内存的IO访问速 率的要求。

下面举一具体实施例作进一步阐述。

假设一个多核处理器芯片01中有4个核，分别为P₀、P₁、P₂和 P₄。传统情况下，即使该四个核都处在低速低压工作模式下，只要这 四个处理器核不间断的访问混合内存，那么就不能进行数据的迁移， 四个处理器核所对应的应用数据均存储在DRAM中，因而会造成功 耗的浪费。本发明针对采用DVFS技术的多核处理器系统中混合内存 上的数据迁移方法如下所述。假设四个处理器核均可以工作在3V、 1GHz，2.5V、0.8GHz以及2V、0.5GHz三种状态下。当处理器核在 3V、1GHz条件下工作时，其处理的应用数据需存储在DRAM区才 能满足处理器核对混合内存的IO访问速率要求；当处理器核降低工 作电压和频率至2.5V、0.8GHz或2V、0.5GHz时，数据存储在NCM 区就能够满足处理器核对混合内存的IO访问速率要求。在某个时刻， 四个处理器核均在最高电压和最高频率下工作，那么其对应的应用数 据D₀、D₁、D₂和D₃均位于混合内存中的DRAM区，如附图5A所 示。若D₀、D₁、D₂和D₃分别存储在DRAM中的不同区块中，那么 内存系统必须对DRAM的所有区块均要进行刷新操作，非常浪费功 耗。若一段时间后系统降低P₃的工作电压和频率至2.5V和0.8GHz， 那么此时可将P₃所对应的应用数据D₃由DRAM迁移至NCM中，而 DRAM中的区块3就无需再刷新，因而可以降低功耗，如附图5B所 示。若一段时间后，系统降低P₂的工作电压和频率至2V和0.5GHz， 同样，系统为了降低混合内存功耗，将其对应的应用数据D₂迁移至 NCM中，DRAM中的区块2也不必再刷新，如附图5C所示。若某 一时刻，系统重新将P₃的工作电压和频率提高至3V和1GHz以提高 计算能力，那么为了满足P₃对混合内存的IO访问速率，可重新将 D₃有NCM迁移回DRAM中的区块2中，从而满足系统性能的要求， 如附图5D所示。可见，本发明这种针对DVFS多核处理器混合内存 的数据迁移方法在不影响系统的整体性能前提下，能够有效的降低混 合内存的功耗。

本发明针对采用DVFS技术的多核处理器系统中混合内存上的 数据迁移方法，通过不同处理器核的动态电压和频率调整，从而决定 数据在混合内存中的DRAM区和NCM区之间进行迁移，不仅能够 有效的降低内存的功耗，而且不影响系统的整体性能。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正 无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真 实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等 价的范围与内容，都应认为仍属本发明的意图和范围内。