基于同步时钟双DDS的自动平衡桥及测量DUT阻抗的方法

摘要

本发明涉及一种基于同步时钟双DDS的自动平衡桥，以及一种测量被测元件阻抗的方法。本发明所述的自动平衡电桥，采用数字信号处理器DSP模块控制高频性能的高频DDS模块的输出信号的频率、相位及幅度特征，使电桥的不平衡电位点能够维持在零电位，保证电桥在高频条件下仍然能够正常工作，从而解决系统的局限性，并降低系统的复杂度。

说明书

技术领域

本发明涉及自动平衡电桥的技术领域，更具体地说，涉及一种基于同步时钟双DDS的自 动平衡桥，以及一种测量被测元件阻抗的方法。

背景技术

目前，普遍而公知的自动平衡电桥主要是以不平衡电压经过运算放大器，同时提供零电 位点，即自然平衡点给运算放大器，利用运算放大器的“虚短”的原理使得不平衡电压保持 在零电位，实现电桥的自动平衡。如图1所示，通过提供交流电源给DUT(被测元件)，根 据DUT及参考电阻两端的电压测量值计算出DUT的阻抗。

中国专利申请公开号CN102175921.A公开的技术方案中，其自平衡电桥模块连接FPGA (现场可编程门阵列)内部构件的SPWM(正弦脉宽调制)正弦信号发生器模块和相敏解调 模块。自平衡电桥模块由运算放大器和反馈电阻阵列组成，被测阻抗接在正弦激励信号与运 算放大器反相输入端之间，运算放大器正相接信号地，同时通过FPGA的相敏解调模块提取 平衡电桥输出的交流信号的幅值和相位信息，进而计算被测阻抗的复数参数。

中国专利申请公开号CN102175921.A公开的技术方案采用的自平衡电桥测量阻抗的方 式，其电路简单，集成度高，且运用FPGA内部的构建SPWM方法生成的正弦激励信号及正 交序列相敏解调方法提取测量信号信息，提高了系统数字化。但是由于运算放大器频率性能 的局限，其阻抗测试频率仅在100KHz以下，在高频测量下输出信号失真，无法达到电桥的 自动平衡，因而该平衡电桥在高频测量上受到限制，无法适应高频的需求。且用于产生其测 量需要的正弦激励信号采用FPGA芯片，加大了设计的成本。FPGA内部的相敏解调模块是 采用正交序列解调的方式，采用查表法查询FPGA内部预先计算的正余弦函数值，实现对正 弦信号幅度及相位的计算和获取，这不仅增加FPGA的计算负担，也相应的增加系统设计的 复杂度。此外，采用电子开关选取反馈电阻阵列结构测量不同阻抗范围，降低系统的运行速 度和灵活性。

发明内容

本发明的目的在于克服现有技术的不足，提供一种低成本、高效率、结构简单的基于同 步时钟双DDS的自动平衡桥，以及一种基于该自动平衡桥测量DUT阻抗的方法。

本发明的技术方案如下：

一种基于同步时钟双DDS的自动平衡桥，包括被测元件、参考电阻、两个低通滤波器、 两个高频DDS模块、DSP模块、模数转换器；

两个高频DDS模块分别与DSP模块连接，高频DDS模块的输出连接低通滤波器的输入， 参考电阻的一端连接其中一个低通滤波器的输出；被测元件的一端连接参考电阻的另一端， 被测元件的另一端与另一个低通滤波器的输出连接；模数转换器的输入连接于被测元件与参 考电阻的串联节点，模数转换器的输出与DPS模块连接。

作为优选，高频DDS模块包括时钟同步接口、频率控制字、相位控制字、最大幅度控制 接口、正弦查询表、数模转换器；频率控制字、相位控制字、最大幅度控制接口分别接到DSP 模块的I/O端口。

作为优选，低通滤波器的输入连接高频DDS模块的数模转换器的输出。

作为优选，DSP模块还包括时钟输出接口、CPU、数据存储器；输出时钟接口与高频DDS 模块的同步时钟接口连通，为高频DDS模块提供同步时钟。

作为优选，模数转换器的输出与DSP模块通过串行外围设备接口或串行通信接口进行通 讯。

作为优选，被测元件为电阻、电容或电感。

一种测量被测元件阻抗的方法，通过所述的基于同步时钟双DDS的自动平衡桥进行测 量，步骤如下：

1)通过DSP模块提供同步时钟给两个高频DDS模块，确保两个高频DDS模块输出波 形具有相同的时钟频率；DSP模块配置电流的流入端Hc端的高频DDS模块的输出，通过预 设的频率控制字、相位控制字、幅值A0，使高频DDS模块输出稳定的正弦波；同理，通过 预设的频率控制字、相位控制字、为零的幅值，将电流的流出端Lc端高频的DDS模块的输 出信号幅值配置为0；

2)利用模数转换器采样低电位端Lp端的幅值A1；

3)由两个高频DDS模块的幅值A0、为零的幅值0、幅值A1，以及参考电阻的已知阻 抗，计算出被测元件的阻抗有效值，以及步骤1)中高频DDS模块的信号输出条件下平衡低 电位端Lp端电位时，电流的流出端Lc端的所需的幅值A2，幅值A2与幅值A1成相反数；

4)调节电流的流出端Lc端高频DDS模块的输出相位，直至低电位端Lp端的电平为零；

5)DSP模块根据电流的流入端Hc端及电流的流出端Lc端的高频DDS模块输出的相位 配置，计算相位差，从而得到被测元件的阻抗角；完成被测元件阻抗的测量。

作为优选，步骤3)中，根据两个高频DDS模块的幅值A0、为零的幅值0、幅值A1， 以及参考电阻的已知阻抗，DSP模块利用I-V法计算出被测元件的阻抗有效值。

作为优选，在步骤3)至步骤4)之间，DSP模块控制电流的流入端Hc端按照步骤1) 中配置电流的流入端Hc端的高频DDS模块的输出的相同条件，输出稳定的正弦波；电流的 流出端Lc端的所需的幅值A2按照步骤3)输出稳定的正弦波。

作为优选，在步骤3)至步骤4)之间，电流的流入端Hc端的高频DDS模块的输出的 正弦波的频率与电流的流出端Lc端的高频DDS模块的输出的正弦波的频率相同。

本发明的有益效果如下：

本发明所述的自动平衡电桥，采用数字信号处理器DSP模块控制高频性能的高频DDS 模块的输出信号的频率、相位及幅度特征，使电桥的不平衡电位点能够维持在零电位，保证 电桥在高频条件下仍然能够正常工作，从而解决系统的局限性，并降低系统的复杂度。

本发明采用高速的模数转换器和高频DDS模块，可以实现使平衡电桥的测量频率达到百 兆，克服运算放大器的工作频率性能局限。

本发明采用高频DDS模块产生正弦信号，并通过DSP模块进行阻抗的计算，可提高系 统的运行速度，降低系统成本。同时，使用DDS固有的正弦向量表，以及可控的频率、相位 及幅度特性，可以用DSP模块配置任意频率进行测量，不需要电子开关，提高系统的灵活性， 同时高频DDS模块自带查询自身的正弦向量表减少了计算部分，且有DSP模块提供高频DDS 模块的同步时钟，降低了系统的复杂度。

附图说明

图1是现有技术的平衡电桥原理框图；

图2是本发明的双DDS的自动平衡电桥原理框图。

具体实施方式

以下结合附图及实施例对本发明进行进一步的详细说明。

本发明提供了一种基于同步时钟双DDS的自动平衡桥，如图2所示，包括被测元件(或 简称DUT)、参考电阻、两个低通滤波器、两个高频DDS模块、DSP模块、模数转换器。

两个高频DDS模块分别与DSP模块连接，高频DDS模块的输出连接低通滤波器的输入， 参考电阻的一端连接其中一个低通滤波器的输出；被测元件的一端连接参考电阻的另一端， 被测元件的另一端与另一个低通滤波器的输出连接；模数转换器的输入连接于被测元件与参 考电阻的串联节点，实时检测电桥的不平衡电压；该节点的电压经过模数转换器处理，使其 由模拟信号转化为数字信号；模数转换器的输出与DPS模块连接，用于信号处理。

高频DDS模块包括时钟同步接口、频率控制字、相位控制字、最大幅度控制接口、正弦 查询表、数模转换器；频率控制字、相位控制字、最大幅度控制接口分别接到DSP模块的I/O 端口(输入输出端口)。

低通滤波器的输入连接高频DDS模块的数模转换器的输出，数模转换器将数字信号转化 为模拟信号，输出正弦信号；低通滤波器用于滤除正弦信号中的谐波分量。

DSP模块还包括时钟输出接口、CPU、数据存储器；输出时钟接口与高频DDS模块的同 步时钟接口连通，为高频DDS模块提供同步时钟。

模数转换器的输出与DSP模块通过串行外围设备接口SPI或串行通信接口SCI进行通讯。

本发明所述的自动平衡桥的适应范围，被测元件可以为电阻、电容或电感。为了实现更 准确的测量效果，参考电阻可以采用精度较高且阻值确定的电阻。两个高频DDS模块可采用 相同型号的产品。

通过所述的基于同步时钟双DDS的自动平衡桥，本发明还提供一种测量被测元件阻抗的 方法，步骤如下：

1)通过DSP模块提供同步时钟给两个高频DDS模块，确保两个高频DDS模块输出波 形具有相同的时钟频率；DSP模块配置电流的流入端Hc端的高频DDS模块的输出，通过预 设的频率控制字、相位控制字、幅值A0，使高频DDS模块输出稳定的正弦波；同理，通过 预设的频率控制字、相位控制字、为零的幅值，将电流的流出端Lc端高频的DDS模块的输 出信号幅值配置为0；

2)利用模数转换器采样低电位端Lp端的幅值A1，DSP模块读取幅值A1并存储到数据 储存器中；

3)由两个高频DDS模块的幅值A0、为零的幅值0、幅值A1，以及参考电阻的已知阻 抗，DSP模块利用I-V法计算出被测元件的阻抗有效值，以及步骤1)中高频DDS模块的信 号输出条件下平衡低电位端Lp端电位时，电流的流出端Lc端的所需的幅值A2，幅值A2与 幅值A1成相反数；

4)调节电流的流出端Lc端高频DDS模块的输出相位，直至低电位端Lp端的电平为零， 本实施例中，电流的流出端Lc端高频DDS模块输出相位为-90°～90°；

5)DSP模块根据电流的流入端Hc端及电流的流出端Lc端的高频DDS模块输出的相位 配置，计算相位差，从而得到被测元件的阻抗角；完成被测元件阻抗的测量和存储。

为了实现更准确的测量效果，在步骤3)至步骤4)之间，DSP模块控制电流的流入端 Hc端按照步骤1)中配置电流的流入端Hc端的高频DDS模块的输出的相同条件，输出稳定 的正弦波；电流的流出端Lc端的所需的幅值A2按照步骤3)输出稳定的正弦波。在步骤3) 至步骤4)之间，电流的流入端Hc端的高频DDS模块的输出的正弦波的频率与电流的流出 端Lc端的高频DDS模块的输出的正弦波的频率相同。

上述实施例仅是用来说明本发明，而并非用作对本发明的限定。只要是依据本发明的技 术实质，对上述实施例进行变化、变型等都将落在本发明的权利要求的范围内。