一种可以产生多个频标的扫频信号发生器

摘要

本发明提供了一种可以产生多个频标的扫频信号发生器，包括控制单元、扫频信号产生单元和频标产生单元，扫频信号产生单元包括扫频状态控制单元、扫频时间累加器和扫频曲线存储器，控制单元用于设置扫频状态和扫频曲线，扫频状态控制单元根据扫频状态，产生时间控制字，扫频时间累加器根据时间控制字，产生读地址，扫频曲线存储器用于根据扫频曲线和读地址，产生扫频点，控制单元还用于接收频点使能信息，频标产生单元包括频点存储器和频标成形单元，频点存储器用于根据频点使能信息和读地址，产生频点标志信号，频标成形单元根据频点标志信号的有效状态，产生频标信号。本发明的扫频信号发生器，可以产生多个频标，并且可以区分频标所处扫频状态。

说明书

技术领域

本发明涉及一种扫频信号产生装置，特别涉及一种可以产生多个频率标记的扫频信号发生器。

背景技术

信号发生器是一种为电子测量和计量工作提供符合技术要求的电信号的测量设备，它能产生频率、幅度、波形等参数可调节的信号。信号发生器的应用非常广泛，种类也相当繁多，按输出信号可分为正弦信号发生器、脉冲信号发生器、函数发生器、任意波形发生器、噪声发生器、扫频信号发生器等。

扫频信号发生器输出的是频率随时间按一定规律、在一定范围内重复连续变化的扫频信号。扫频信号发生器主要用作测试电路网络幅频特性时的信号源等。

典型的扫频信号发生器不仅输出扫频信号，还产生频率标记。频率标记是扫频测量中的频率定度，即当扫频信号的频率变化到用户设置的“标记频率”处时输出一个标记信号。频率标记简称频标。现有技术中产生频标的基本方法是差频法。

如图1是现有技术中采用差频法实现的扫频信号发生器1的原理示意图，扫频信号发生器1包括扫频信号产生单元101和频标发生器102，频标发生器102包括谐波发生器111、混频器112和带通滤波器113，扫频信号发生单元101用于产生频率范围为f_min～f_max的扫频信号121，扫频信号121除了用于输出外，还送给混频器112，谐波发生器111用于产生频率为n*f_s（n=1、2、3……）的谐波信号123，其中f_s为基准频率，混频器112用于将扫频信号121与谐波信号123进行混频，产生频率为（f_min～f_max）-n*f_s的差频信号124，送给带通滤波器113，带通滤波器113用于对差频信号124进行滤波，产生频标122。差频法的工作原理为：谐波发生器111产生的谐波信号123，与扫频信号发生单元101输出的扫频信号121进行混频；在扫频信号121的频率变化过程中，当其频率变化到谐波信号123的频率处，零差频被带通滤波器113取出，形成频标122；改变谐波信号123的基准频率的成分，就可产生一个或多个频标。

差频法的缺点是（1）电路复杂、成本高，（2）由于谐波发生器111、混频器112和带通滤波器113都采用模拟器件，而模拟器件的非线性失真造成频标的稳定度和准确度都较差，（3）电路延时会造成频率定度误差，（4）频标所对应的标记频率只能是基准频率的整数倍，不够灵活。

随着微电子技术的发展，现场可编程门阵列（Field Programmable GateArray，FPGA）技术和直接数字频率合成（Direct Digital Synthesis，DDS）技术越来越多的被应用于信号发生器。FPGA技术的优势在于FPGA芯片的可编程性，可以创新的实现差异化的产品，并缩短产品开发周期。DDS技术是从相位概念出发直接合成所需波形的一种频率合成技术。基于DDS技术的信号发生器具有相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生多种调制信号、控制灵活方便等诸多优点。

结合参考附图2，专利申请号为201110431637.2，专利名称为“一种扫频信号发生器”的发明公开说明书中描述了一种基于FPGA技术和DDS技术的扫频信号发生器2。该专利申请采用可编程逻辑器件作为核心部件产生扫频信号，并提出一种不同于差频法的频标产生方法。扫频信号发生器2包括时钟模块201，为其它模块提供工作时钟221；

扫频状态机202、扫频时间累加器203、扫频曲线存储器204、偏移乘法器205、频率字加法器206、相位累加器207和载波存储器208，构成了基于DDS技术的扫频信号发生单元，用于产生扫频信号233；

扫频状态机202控制扫频的4个状态：起始保持、扫描、终止保持、回扫，并根据这4个状态的跳转情况，选择各状态对应的时间控制字223送给扫频时间累加器203；控制系统配置给扫频状态机202的内容211包括4个扫频状态的使能，以及每个状态持续时间所对应的时间控制字；

扫频时间累加器203对时间控制字223进行累加，并产生读地址224送给扫频曲线存储器204；

扫频曲线存储器204,决定了扫频方式。扫频信号开始输出前，控制系统将扫频方式的对应的扫频曲线212写入到扫频曲线存储器204中；扫频开始后，按照扫频时间累加器203提供的读地址224取出扫频曲线样点225；

偏移乘法器205，将扫频曲线样点225乘上一个扫频偏移系数213，乘积就是扫频频率字的增量部分226了；

频率字加法器206，将频率字的增量226与频率字的基本量214相加，二者之和作为载波的频率字227；

相位累加器207，对载波频率字227累加，累加结果作为载波存储器208的读地址228；

载波存储器208，在扫频信号开始输出前由系统写入载波的形状一个周期的样点214，例如正弦波、方波、锯齿波等。载波存储器208输出的结果就是频率按照扫频方式变化的扫频信号233。

频率标记比较器209，为频标产生电路，用于产生频标234。

该专利申请产生扫频信号的工作原理为：

扫频信号233的频率＝工作时钟221的频率×频率字228/2K

频率字228＝基本量214＋扫频曲线样点225×扫频偏移系数213

扫频曲线样点225的值是按照扫频曲线的规律在变化的，因此频率字228也在变化，由频率字228所决定的扫频信号233的频率也就按照扫描曲线的规律而变化。

该专利申请产生频标的工作原理为：

扫频信号发生器2的系统将用户设置的标记频率（在哪些频率产生频标）所对应的地址阈值216配置给频率标记比较器209，频率标记比较器209比较扫频时间累加器203输出的读地址224和地址阈值216，二者相等时，则产生一个正脉冲信号作为频标234。

与差频法相比，该专利申请的频标产生电路只需要一个比较器，非常简单；并且由于采用全数字方法，不仅频率稳定度和准确度高，而且没有电路延时，也就不会有频率定度误差。

但是，其缺点在于只能产生一个频标，而在测试电路网络的幅频特性时，通常希望产生一系列频标来组成频标尺度；另外，该专利申请实现的扫频信号有4个扫频状态，而频率标记比较器并没有区分扫频时间累加器203当前输出的读地址224处于哪个扫频状态，而是一直比较读地址224与地址阈值216，这样就无法区分频标所处的扫频状态。

发明内容

为了解决现有技术中存在的问题，本发明提出了一种可以产生多个频标的扫频信号发生器。

本发明提供了一种可以产生多个频标的扫频信号发生器，包括控制单元、用于产生扫频信号的扫频信号产生单元和用于产生频标信号的频标产生单元，所述的扫频信号产生单元包括扫频状态控制单元、扫频时间累加器和扫频曲线存储器，所述的控制单元用于接收扫频状态和扫频曲线，所述的扫频状态控制单元根据所述的扫频状态，产生时间控制字，所述的扫频时间累加器根据所述的时间控制字，产生读地址，所述的扫频曲线存储器用于根据所述的扫频曲线和所述的读地址，产生扫频点，所述的控制单元还用于产生频点使能信息，所述的频标产生单元包括频点存储器和频标成形单元，所述的频点存储器用于根据频点使能信息和所述的读地址，产生与所述的扫频点对应的频点标志信号，所述的频标成形单元根据所述的频点标志信号的有效状态，产生频标信号。

在本发明所述的扫频信号发生器中，所述的控制单元还可以用于产生状态使能信息，所述的频标产生单元还可以具有状态产生单元，所述的状态产生单元用于根据所述的状态使能信息和所述的扫频状态产生状态标志信号，所述的频标成形单元根据所述的频点标志信号的有效状态和所述的状态标志信号的有效状态，产生频标信号。

在本发明所述的扫频信号发生器中，所述的频标成形单元还可以用于根据所述的频点标志信号的无效状态，暂停产生频标信号。

在本发明所述的扫频信号发生器中，所述的频标成形单元还可以用于根据所述的频点标志信号的无效状态和/或所述的状态标志信号的无效状态，暂停产生频标信号。

在本发明所述的扫频信号发生器中，所述的频标产生单元还可以采用可编程逻辑器件构成。

在本发明所述的扫频信号发生器中，所述的扫频信号产生单元和所述的频标产生单元还可以由一片逻辑芯片构成。

在本发明所述的扫频信号发生器中，所述的频点存储器的数据位宽还可以为1比特。

在本发明所述的扫频信号发生器中，所述的控制单元还可以包括输入键盘，用于输入标记频率，所述的控制单元根据所述的标记频率产生频点使能信息。

在本发明所述的扫频信号发生器中，所述的控制单元还可以包括输入键盘，用于输入标记频率和标记状态，所述的控制单元根据所述的标记频率产生频点使能信息，所述的控制单元根据所述的标记状态产生状态使能信息。

在本发明所述的扫频信号发生器中，所述的扫频状态还可以包括起始保持、扫描、终止保持和回扫四种状态。

与现有技术相比，本发明所述的扫频信号发生器具有以下特点：

1、通过频点存储器存储与扫频点对应的频点标记信号，实现产生多个频标；

2、不仅可以产生多个频标，还通过判断扫频状态，能够区分频标所处的扫频状态；

3、采用全数字方法，不仅结构简单，容易实现，而且频率稳定度和准确度高，没有电路延时，不会产生频率定度误差；

4、频点存储器的数据位宽为1比特，不仅可以实现在每个扫频点都产生频标，而且占用系统资源较少。

附图说明

图1是现有技术中扫频信号发生器1的工作原理图。

图2是现有技术中扫频信号发生器2的结构示意图。

图3是本发明实施例中扫频信号发生器3的结构示意图。

图4是本发明实施例中频标成形单元303产生频标信号326的原理图。

图5是本发明实施例中扫频信号发生器3产生频标信号326的工作流程图。

具体实施方式

下面结合附图介绍本发明的一较佳实施例。

参考图3，是本发明实施中扫频信号发生器3的结构示意图。

在本实施例中，扫频信号发生器3包括控制单元301、扫频信号产生单元302和频标产生单元303。

控制单元301用于接收扫频状态314和扫频曲线315，其中扫频状态314是指起始保持、扫描、终止保持和回扫四种状态，扫频曲线315是指与扫频方式相对应的扫频曲线。

作为另外的举例说明，控制单元301包括，输入单元，用于接收用户设置的多种功能和参数；通信单元，用于实现扫频信号发生器内部各单元的相互通信和控制；时钟单元，用于为扫频信号发生器内部的各单元提供工作时钟等。

扫频信号产生单元302用于根据控制单元301接收的扫频状态314和扫频曲线315等扫频功能参数，产生扫频信号。

在本实施例中，扫频信号产生单元302包括扫频状态控制单元304、扫频时间累加器305、扫频曲线存储器306、偏移乘法器307、频率字加法器308、相位累加器309和载波存储器310。

控制单元301根据接收到的扫频状态314产生扫频状态的使能信号332，扫频状态控制单元304根据使能信号332，控制每个状态的跳转情况，并产生相应的时间控制字316，送给扫频时间累加器305；

扫频时间累加器305对时间控制字316进行累加，并产生读地址317送给扫频曲线存储器306，

在扫频开始前，控制单元301将接收到的扫频曲线315存储到扫频曲线存储器306中，扫频开始后，扫频曲线存储器306用扫频时间累加器305产生的读地址317取出扫频曲线315上的点318（简称扫频点）；

偏移乘法器307，将扫频点318乘上一个扫频偏移系数319，得到扫频频率字的增量部分320；

频率字加法器308，将频率字的增量部分320与频率字的基本量321相加，二者之和为载波频率字322；

相位累加器309，对载波频率字322进行累加，累加结果作为载波存储器的读地址323；

在扫频开始前，控制单元301接收用户设置的载波波形324（例如正弦波、方波、锯齿波等）存储到载波存储器310中，扫频开始后，载波存储器310用相位累加器309产生的读地址323取出波形点，最终输出的信号就是频率按照扫频曲线305变化的扫频信号325。

在本实施例中，扫频信号发生器3还包括一个用于产生频标信号326的频标产生单元303，频标产生单元303包括频点存储器311和频标成形单元312。

在本实施例中，控制单元301还用于产生频点使能信息327，这里的频点使能信息327是控制单元301根据其输入单元接收到的标记频率产生的，标记频率是指在某一频率处产生频率标记。

频点存储器311根据频点使能信息327和读地址317，产生与扫频点318对应的频点标志信号328。扫频信号的特点是其频率随时间按一定规律变化，从频域上看，扫频信号的频谱由一系列扫频点318构成，扫频点318的个数等于扫频曲线存储器306的存储深度，在本实施例中，频点存储器311的存储深度等于扫频曲线存储器306的存储深度，频点存储器311的每个地址单元根据控制单元301产生的频点使能信息327预存频点标志信号328，即扫频曲线存储器306所存储的扫频点318与频点存储器311所存储的频点标志信号328一一对应，扫频时间累加器305输出的读地址317与扫频曲线存储器306的地址单元一一对应，那么，把读地址317送给扫频曲线存储器306的同时也送给频点存储器311，这样扫频信号的扫频点318就与频点存储器311输出的频点标志信号328一一对应，并且频点标志信号328是在标记频率处为有效，非标记频率处为无效。

作为另外的举例说明，频标存储器311的存储深度也可以小于扫频曲线存储器306的存储深度，此时，也能产生多个频点标志信号328，但频点标志信号328的个数小于扫频点318的个数，一些扫频点318没有对应的频点标志信号。

频标成形单元312根据频点标志信号328的有效状态，即频点标志信号328有效时产生频标信号326。当频点标志信号328有效时，频标成形单元312产生一正脉冲信号作为频标信号326。在本实施例中，由于扫频信号的每个扫频点318都拥有自己的频点标志信号328，在扫频信号的频率变化过程中，根据用户标记频率的设置，频点标志信号328会一次有效或者多次有效，所以本发明可以产生多个频标。

在本实施例中，频标成形单元303在频点标志信号328为无效状态时，暂停产生频标信号326。

作为另外的举例说明，频标产生单元303还可以具有一个状态产生单元313。在本举例中，控制单元301还用于产生状态使能信息329，这里的状态使能信息329是控制单元301根据其输入单元接收到的标记状态产生的，标记状态是指频标所处的扫频状态。在本举例中，状态产生单元313用于根据状态使能信息329和扫频状态314产生状态标志信号331，状态产生单元313接收扫频状态控制单元304输出的扫频状态信息330，并根据状态使能信息329产生状态标志信号331，送给频标成形单元312，状态标志信号331在标记状态处有效，非标记状态处无效，频标成形单元312根据频点标志信号328的有效状态和状态标志信号331的有效状态，即频点标志信号328和状态标志信号331同时有效时，产生频标信号326。

在本举例中，频标成形单元312在频点标志信号328和/或状态标志信号331为无效状态时，暂停产生频标信号326，即频点标志信号328和状态标志信号331中只要有一个为无效状态，就暂停产生频标信号326。

下面结合图4，说明本发明产生频标信号326的原理。图中，401为读地址317,402为扫频点318,403为频点标志信号328,404为状态标志信号331,405为频标信号326。

1.读地址317为addr1时，从扫频曲线存储器306中读出地址单元addr1所存储的扫频点318，该扫频点所对应的输出扫频信号的频率为f1；

2.读地址317为addr1时，从频点存储器311读出地址单元addr1所存储的频点标志信号328，假设其值为‘1’，并且“1”代表有效状态，则表示要在输出扫频信号325的频率为f1时产生频标信号326；

3.频标成形单元312在状态标志信号331为‘1’，且频点标志信号328也为‘1’时，“1”代表有效状态，产生一个正脉冲信号作为频标信号326；

4.当读地址317为addr2时，此时扫频信号的频率为f2，频点标志信号328为‘0’，为无效状态，因此不产生频标信号；

5.当读地址317为addr3时，此时扫频信号的频率为f3，频点标志信号328和状态标志信号331都为为‘1’，均为有效状态，因此要产生频标信号326。

作为一种举例说明，频标产生单元303可以采用FPGA、CPLD等可编程逻辑器件构成。

作为一种举例说明，扫频信号产生单元302和频标产生单元303可以由一片数字逻辑芯片构成。

作为一种举例说明，频点存储器311的数据位宽可以为1比特。

图5是扫频信号发生器3产生频标信号326的工作流程图。

501、控制单元301配置扫频信号产生单元302，

具体配置内容包括：

给扫频状态控制单元的4个扫频状态的使能信号332，

给扫频曲线存储器306的扫频曲线315；

给偏移乘法器307的扫频偏移系数319；

给频率字加法器308的频率字基本量321；

给载波存储器310的一个周期的载波样点324。

502、控制单元301配置频标发生单元303，

具体配置内容包括：

给频点存储器311的频点使能信息327，频点使能信息327表示每个频点所对应的使能状态；

给状态产生单元313的状态标志信号329，状态标志信号329表示每个扫频状态所对应的使能状态；

503、扫频信号产生单元302产生扫频信号325，

处理流程为：

扫频状态控制单元304输出各扫频状态对应的时间控制字316，同时将扫频状态送给状态产生单元313；

扫频时间累加器305对时间控制字316进行累加，产生读地址317；

扫频曲线存储器306根据读地址317取出扫频点318；

偏移乘法器307将扫频点308乘上扫频偏移系数309，乘积为频率字增量320；

频率字加法器308将频率字增量320与频率字基本量321相加，二者之和作为载波的频率字322；

相位累加器309对载波频率字322累加，累加结果作为载波存储器310的读地址323；

载波存储器310根据读地址323输出扫频信号325。

504、频标产生单元303产生频标信号326，

处理流程为：

频点存储器311根据扫频时间累加器305输出的读地址317和频点使能信息327产生频点标志信号328；

状态产生单元313根据扫频状态控制单元304输出的扫频状态信息330和状态标志信号329产生状态标志信号331；

频标成形单元312根据频点标志信号328和状态标志信号331的有效状态，产生频标信号326。

本发明提供了一种可以产生多个频标的扫频信号发生器，其中频标产生单元由频点存储器、状态产生单元和频标成形单元组成，由于频点存储器可以存储与扫频点对应的频点标记信号，因此可以产生多个频标，由于状态产生单元接收了扫频状态信息，因此可以区分产生的频标处于哪个扫频状态。而且由于采用全数字方法实现，不仅频率稳定度和准确度高，而且没有电路延时，因此不会有频率定度误差；频点存储器的数据位宽为1比特，不仅可以实现在每个扫频点都产生频标，而且占用系统资源较少。