一种突发解调中基于多倍采样的并行突发信号检测系统

摘要

本发明公开了一种突发解调中基于多倍采样的并行突发信号检测系统包括I路和Q路缓存模块、N路样点数据复变换模块、N路复样点数据差分复乘模块、N路M位移位寄存器、N路相关累加模块及最佳判决模块；本发明对输入的I路采样信号和Q路采样信号各N路样点数据先进行存储，然后分别读取N路前后码元数据进行复差分相乘运算，将得到的N路复信号中的实部数据存入M位移位寄存器中，在每个时钟周期内将N路并行寄存器序列分别与已知M位突发前导头码元差分序列进行相关累加，得出N路相关值，通过最佳采样判别模块计算得出基于最佳采样点的捕获输出。本发明解决了对未精确符号同步且存在频偏的随机多路采样信号进行最佳采样点捕获问题。

说明书

技术领域

本发明公开了一种突发解调中基于多倍采样的并行突发信号检测系统， 在宽带卫星通信、深空通信、移动通信等通信系统中均有广泛应用，属于 MF-TDMA/TDM通信体制突发解调技术领域。

背景技术

随着卫星通信技术的发展，卫星通信系统向着大带宽、大容量、高速率、 星上灵活处理等方向发展。传统FDMA/TDM通信体制已经不能满足卫星通 信的发展需求，而MF-TDMA/TDM通信体制能够很好地适应这种发展趋势。 在MF-TDMA/TDM通信体制突发通信中，对突发前导头信号的检测是整个 星上突发接收机进行后续解调同步的基础，同时由于在低信噪比条件下，信 号和噪声的差别变得非常小，这给突发前导头信号的检测性能提出了较高的 要求。以往对于具有前导头捕获序列的突发前导头信号检测设计多采用对最 佳采样后的信号进行帧同步捕获，在最佳采样点下进行突发前导头信号检 测，具有最优的捕获性能。但是该情况下也存在一定问题，因为在突发通信 情况下，突发帧与突发帧之间是存在突发间隔时间，这样在进行符号同步误 差估计时有可能会将一部分噪声和有效数据一起进行误差估计运算，导致估 计出的符号同步误差不是最理想的估计值，因此也达不到最优的效果。目前 越来越多的研究主要利用突发前导头序列所具有较强的自相关性能，对前导 头在未精确符号同步进行突发信号检测，由于这些方法面临着如何在多倍符 号采样情况下寻找接近最佳采样点的捕获性能及解决系统残留频偏等问题， 将直接影响在低信噪比条件下的突发捕获性能。

针对突发前导头信号的检测多采用能量检测法、双滑动窗口法及基于 FFT相关检测等方法，文献[1]研究采用前导码进行信号检测方法，设计了 QPSK调制方式，其I/Q路前导码采用一定数量的“010101···”序列作为 前导码，在接收端首先对匹配滤波数据进行复共轭求模运算z^k，再对L段观 察符号数求平均功率，同时计算出z^k的二次功率谱，并与平均功率的比值与 门限值进行比较来判断是否捕获信号。文献[2]中研究了突发前导头采用256 个“0101”序列，其前导头检测方法同文献[1]类似，对匹配滤波后的信号 复共轭并求平均，并结合FFT相关运算进行门限比较的方法判断是否捕获 信号。文件[3]中研究利用滑动窗的方法求出前导头序列的最佳采样点，并结 合FFT相关能量计算与门限进行比较的方法判断是否捕获信号。文献[4]中 采用对接收信号进行求模平方，然后再进行双窗口滑动的方式计算峰值，并 与判别门限进行比较的方法判断是否捕获信号。文献[5]利用载波同步辅助 序列、位同步辅助序列及独特码相结合的突发信号捕获方法，它是以载波同 步序列及位同步序列完成突发信号的初始同步解调，通过独特码检测来完成 对突发信号的捕获。

参考文献:

[1]杜丹等，一种突发通信信号的检测及位定时估计算法，无线电通信 技术，2007，1期

[2]李明光，低信噪比突发通信调制解调器技术的实现，西安电子科技 大学学位论文，2011

[3]刘晓娟等，DVB—S突发通信快速定时同步的FPGA实现，遥测遥 控，2007.6期

[4]冯文江等，一种适合突发通信的信号检测改进算法，重庆大学学报， 2007,2期

[5]Fumihiro Yamashita，Masaaki Tabata等，Multi-Carrier Multi-Rate  Modem for Universal FDMA/TDMA system，第24届AIAA国际通信卫星 系统会议。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种突发解调中 基于多倍采样的并行突发信号检测系统，实现对未精确符号同步且存在频偏 的高速突发前导头多倍采样信号进行并行突发检测，在低信噪比环境下，具 有接近最佳采样点的捕获性能。

本发明的技术解决方案是：

一种突发解调中基于多倍采样的并行突发信号检测系统包括：I路和Q 路缓存模块、N路样点数据复变换模块、N路复样点数据差分复乘模块、N 路M位移位寄存器、N路相关累加模块及最佳判决模块：

首先根据设计需求确定系统采样率，在卫星高速突发解调系统中采样率 常设计为符号速率的2倍、4倍及以上，即每符号由2个、4个及以上个采 样点表示，在此称为N倍，N＝2ⁱ(i＝1,2...)，若系统中实际采用N倍符号采样 率，则该检测方法就需要N路并行处理。

将经过匹配滤波处理后的基带I路采样信号(同相支路)和Q路采样信 号(正交支路)各N路样点数据作为突发信号检测系统的输入，开始处理。

I路和Q路数据缓存模块，将实时输入的N路In和Qn样点数据并行依 次存入缓冲区中存储，当I路和Q路数据缓存模块检测达到一定的存储数据 量D时，I路和Q路数据缓存模块从起始地址依次输出样点数据；N路样点 数据复变换模块，实时将I路和Q路数据缓存模块第i地址输出的N路In和 Qn样点数据按照I+(-Q)×j方式进行复数样点变换，生成N路并行复信号样 点数据，并将其输出到N路样点数据差分复乘模块，其中地址i从零开始；

N路样点数据差分复乘模块，将前一时钟周期的N路第i-1地址并行复 信号样点数据与当前时钟周期的N路第i地址并行复信号样点数据进行N次 复乘运算，并输出N路复数据的实部的符号位到N路M位移位寄存器；

N路M位移位寄存模块，将N路实部数据分别移入N个M位移位寄 存器中，每次数据移位后的N路M位寄存器序列输出给N路相关累加模块；

N路相关累加模块，在每个采样周期内，将N路M位移位寄存器序列 值与已知M位突发前导头差分序列分别进行N次相关运算，并对N个相关 运算结果进行累加求和，输出N路相关值；

最佳采样判决输出模块，对输入的N路相关值进行最佳采样点选择： 首先根据每路相关值的符号位确定相关值的正负关系，然后比较选择最大正 值与门限值进行比较，若N路中的第L路为最大正值且大于规定的门限值， 则认为第L路为此时最佳采样点，并且得出在最佳采样点下的捕获输出，其 中L小于等于N。

D大于等于10。

N为系统实际的符号采样率，N＝2ⁱ(i＝1,2...)。

本发明与现有技术相比的优点在于：

(1)本发明适合低信噪比环境下对高速突发通信前导头信号捕获，能 够对未精确符号同步的多路采样信号进行突发检测，并且利用前后码元的差 分关系消除残留频偏对捕获性能的影响，通过对各样点的相关累加并进行最 佳采样点判决，得出在最佳采样点下的捕获输出，具有较好的前导头捕获性 能，准确性大大提高，同时本发明实现结构简单、通用，具有一定扩展性。

(2)本发明能够根据实际的N倍符号采样率确定处理并行度，进行最 佳采样点判决和最佳捕获输出，通用性大大增强，降低了设计成本和提高了 设计效率。

附图说明

图1本发明突发帧格式；

图2本发明结构示意图；

图3本发明实施例中基于4倍采样的4路并行突发前导头检测FPGA 实现结构；

具体实施方式

下面结合附图对本发明的具体实施方式进行进一步的详细描述。

如图1、2所示，本发明一种突发解调中基于多倍采样的并行突发信号 检测系统包括：I路和Q路缓存模块、N路样点数据复变换模块、N路复样 点数据差分复乘模块、N路M位移位寄存器、N路相关累加模块及最佳判 决模块：

将经过匹配滤波处理后的基带I路采样信号(同相支路)和Q路采样信 号(正交支路)各N路样点数据作为突发信号检测系统的输入；

I路和Q路数据缓存模块，将实时输入的N路In和Qn样点数据并行依 次存入缓冲区中存储，当I路和Q路数据缓存模块检测达到一定的存储数据 量D时，I路和Q路数据缓存模块从起始地址依次输出样点数据；D大于等 于10；N为系统实际的符号采样率，N＝2ⁱ(i＝1,2...)；N路样点数据复变换模 块，实时将I路和Q路数据缓存模块第i地址输出的N路In和Qn样点数据按 照I+(-Q)×j方式进行复数样点变换，生成N路并行复信号样点数据，并将其 输出到N路样点数据差分复乘模块，其中地址i从零开始；

N路样点数据差分复乘模块，将前一时钟周期的N路第i-1地址并行复 信号样点数据与当前时钟周期的N路第i地址并行复信号样点数据进行N次 复乘运算，并输出N路复数据的实部的符号位到N路M位移位寄存器；该 模块需要利用前后两个码元进行差分运算，形成前后码元之间的相对关系数 据；

N路M位移位寄存模块，将N路实部数据分别移入N个M位移位寄存 器中，每次数据移位后的N路M位寄存器序列输出给N路相关累加模块；

N路相关累加模块，在每个采样周期内，将N路M位移位寄存器序列 值与已知M位突发前导头差分序列分别进行N次相关运算，并对N个相关 运算结果进行累加求和，输出N路相关值；

最佳采样判决输出模块，对输入的N路相关值进行最佳采样点选择： 首先根据每路相关值的符号位确定相关值的正负关系，然后比较选择最大正 值与门限值进行比较，若N路中的第L路为最大正值且大于规定的门限值， 则认为第L路为此时最佳采样点，并且得出在最佳采样点下的捕获输出，其 中L小于等于N。

下面以一个具体实施例对本发明的具体工作过程和工作原理做进一步 说明：

如图3所示，假定某高速突发通信系统符号速率为150Mbps，系统采 样率为4倍符号速率，即150*4Mbps，M为128位。突发帧结构由128个 前导头符号、16个独特字和4032个有效信息组成，调制方式为QPSK，要 求工作信噪比Eb/No为2dB。如图3所示，本系统的输入为经过匹配滤波 后的4路并行基带采样信号，其中4路并行采样数据表示了1个码元的4 个样点同时输入，采用本发明进行突发前导头捕获的具体步骤如下：

(1)将匹配滤波后的I路和Q路各4路样点数据实时存入I路和Q路 缓存模块(缓存模块采用RAM)中，RAM的起始存储地址从零开始，当 RAM中的数据缓存量大于10时，开始输出RAM中的样点数据，输出数据 地址从零开始，在每个时钟触发下，地址加1，假如此时分别读取I路和Q 路RAM中第n次所存储的I1_n|Q1_n至I4_n|Q4_n各4路样点数据，同时还需要读 取RAM中第n-1次所存储的I1_n-1|Q1_n-1至I4_n-1|Q4_n-1各4路样点数据，将第n-1 次读出的样点数据作为前一码元的样点数据输出，将第n次读出的样点数据 作为当前码元的样点数据输出；

(2)将当前码元的I1_n|Q1_n至I4_n|Q4_n各4路样点数据按照I+(Q)×j形式 变换成复数，并将前一码元的I1_n-1|Q1_n-1至I4_n-1|Q4_n-1各4路样点数据按照 I+(-Q)×j形式变换成复数，将前后码元复数样点值分别作为4个复乘法器的 a和b输入端输入值，进行前后码元间的复乘运算，在此利用前后两个码元 的样点数据进行差分运算，形成前后码元之间的相对关系数据，在每个时钟 周期触发下将4路复乘结果的实部P1至P4输出，再取P1至P4的符号位S1至S4， 对应移入4个128位的移位寄存器中，每个移位寄存器再与本地已知的128 位差分序列进行同或运算，输出4路128位序列，将4路128位序列逐位 累加，输出4路相关累加结果Rela1至Rela4；

(3)选择4路相关累加值中最大正值的一路与门限值作比较，门限值 定为76，根据比较结果确定是否捕获，若捕获上，则认为该路为最佳采样 点，将捕获标志、初始地址及最佳采样点等信息输出；若未捕获上，则重新 开始下一周期的运算。

本发明未详细说明部分属本领域技术人员公知常识。