一种三层结构记忆层的磁电阻元件

摘要

本发明提供了一种三层结构记忆层的磁电阻元件，包括依次相邻的参考层、势垒层、记忆层、晶格优化层和基础层；所述参考层的磁化方向不变且磁各向异性垂直于层表面；所述记忆层的磁化方向可变且磁各向异性垂直于层表面，并且其由依次相邻设置的第一记忆子层、第二记忆子层以及介于所述第一记忆子层和所述第二记忆子层之间的插入层的三层膜组成；所述势垒层与所述第一记忆子层相邻；所述晶格优化层与所述第二记忆子层相邻，所述晶格优化层是具有NaCl晶格结构的材料层且其(100)晶面平行于基底平面，并且还包含至少一种掺杂元素，所述晶格优化层还可设置为双层结构；还包括磁性校正层和自旋极化稳定层，它们依次设置在所述基础层和所述晶格优化层之间。

说明书

技术领域

本发明涉及存储器件领域，具体而言，涉及一种垂直式磁电阻元件。

背景技术

磁性隧道结(MTJ，Magnetic Tunnel Junction)是由绝缘体或半导体构成的 磁性多层膜，它在横跨绝缘层的电压作用下,其隧道电流和隧道电阻依赖于两个铁 磁层磁化强度的相对取向，当此相对取向在外磁场的作用下发生改变时,可观测到 大的隧穿磁电阻(TMR)。人们利用MTJ的特性做成的磁性随机存取记忆体，即为非 挥发性的磁性随机存储器(MRAM，Magnetic Random Access Memory)。MRAM是一 种新型固态非易失性记忆体，它有着高速读写、大容量、低功耗的特性。

自旋转移力矩(STT，Spin Transfer Torque)可以用于磁电阻元件的写操作， 即自旋极化的电流通过磁电阻元件时，可以通过STT改变记忆层的磁化方向。当记 忆层的磁性物体体积变小时，所需的极化电流也会同样变小，这样就可以同时达到 小型化与低电流。

垂直式磁性隧道结(PMTJ，Perpendicular Magnetic Tunnel Junction)即磁 矩垂直于衬底表面的磁性隧道结，在这种结构中，由于两个磁性层的磁晶各向异性 比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面。在同样的条 件下，器件的尺寸可以做得比平面式磁性隧道结(即易磁化方向在面内的)器件更 小，易磁化方向的磁极化误差可以做的很小。因此，如果能够找到具体有更大的磁 晶各向异性的材料的话，可以在保持热稳定性的同时，满足使得器件小型化与低电 流要求。

现有技术得到高的磁电阻(MR)率的方法为：在非晶态磁性膜与其紧邻的晶态隧 道势垒层的界表面形成一层晶化加速膜。当此层膜形成后，晶化开始从隧道势垒层 一侧开始形成，这样使得隧道势垒层的表面与磁性表面形成匹配，这样就可以得到 高MR率。然而，这种技术和结构在后续的工艺中对非晶态的CoFeB进行退火时， 在磁性膜另一侧的基础层的晶格无法与晶化后得到CoFe的晶体形成良好的匹配， 使得CoFe晶体无法在垂直方向产生强调的磁各向异性，导致得到的MR率较低，并 且热稳定性较差。

中国专利200810215231.9(日本优先权)公开了一种磁阻元件，包含：基底 层,其由具有NaCl构造、并且取向于(001)面的氮化物构成；第一磁性层，其被设 置在上述基底层上,且具有垂直于膜面的方向的磁各向异性,并且由具有L10构造、 并且取向于(001)面的铁磁性合金构成；非磁性层，其被设置在上述第一磁性层上； 以及第二磁性层，其被设置在上述非磁性层(16)上，并且包含Pd或Pt、Au元素而 具有垂直于膜面的方向的磁各向异性。该技术方案利用L10构型和Pd等元素可以 实现较高的垂直磁各向异性和磁电阻率，但磁记录层的阻尼系数高，写入功耗高， 制造成本高，难以规模应用，且热稳定性也较差。

中国专利201210097760.X(日本优先权)公开一种磁阻元件和磁存储器，包 括：存储层，其具有垂直且可变的磁化；参考层，其具有垂直且恒定的磁化；偏移 调整层，其具有沿与所述参考层的磁化相反的方向的垂直且恒定的磁化；第一非磁 性层，其在所述存储层与所述参考层之间；以及第二非磁性层，其在所述参考层与 所述偏移调整层之间。该技术方案解决了存储层的磁滞曲线的偏移问题，但也未解 决MR率低，热稳定性差的问题。

发明内容

为克服上述现有技术中的问题，本发明提供了一种三层结构记忆层的磁电阻元 件，可以显著减小阻尼系数、增大电流自旋极化率、增强磁晶垂直各向异性，进而 减小写电流及得到更高的MR率。

本发明的一种三层结构记忆层的磁电阻元件，包括：

参考层，所述参考层的磁化方向不变且磁各向异性垂直于层表面；

记忆层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；

势垒层，所述势垒层位于所述参考层和所述记忆层之间且分别与所述参考层和 所述记忆层相邻(本文中的层与层的“相邻”是指层与层紧贴设置，其间未主动设 置其它层)；

晶格优化层，所述晶格优化层是具有NaCl晶格结构的材料层且其(100) 晶面平行于基底平面；所述晶格优化层还包含至少一种掺杂元素；以及

非磁性的基础层，所述基础层与所述晶格优化层相邻；

并且，所述记忆层由第一记忆子层、第二记忆子层以及介于所述第一记忆 子层和所述第二记忆子层之间的插入层的三层膜组成，其中所述第一记忆子层 和所述第二记忆子层是磁性材料层，所述插入层是非磁性材料层，所述第一记 忆子层与所述势垒层相邻，所述第二记忆子层与所述晶格优化层相邻。

进一步地，所述晶格优化层的NaCl晶格材料是金属氧化物、氮化物或氯 化物且其中的金属是Na、Li、Mg、Ca、Zn或Cd中的至少一种，所述掺杂元素 包括Cr、Al、B、Si、P、S、Cu、Zn、Cd、In、Sn、Ag、Be、Ca、Li、Na、Sc、 Ti、Rb、V、Mn、Ta、Hf、W、Nb和N。

进一步地，所述掺杂元素在所述晶格优化层中的含量小于或等于5％。

进一步地，所述第一记忆子层和所述第二记忆子层的材料是Co合金，优选 CoFeB或CoB；所述第一记忆子层也可以是CoFeB和CoB的复合层，即CoFeB/CoB、 CoB/CoFeB；所述插入层至少包括Ta、Hf、Zr、Ti、Mg、Nb、W、Mo、Ru、Al、 Cu和Si中的一种，并且所述插入层的厚度小于0.5nm，优选厚度是0.3～0.5nm。

进一步地，所述势垒层的材料是非磁性金属氧化物或氮化物，优选MgO、ZnO 或MgZnO。

进一步地，所述基础层是单层或多层结构，各层材料可以是非磁性金属，如 Ta、Ti、W、Nb、Mo、V、Ru、Cu、Al或Zr；也可以是非磁性氮化物，如AlN、NbN、 ZrN、IrN、TaN、TiN或SiN；还可以是非晶态合金，如CoFeB、CoB、FeB、CoNiFeB、 CoNiB、NiFeB或NiB，其中B含量优选大于20％。

进一步地，在所述晶格优化层和所述基础层之间增设磁性校正层，所述磁 性校正层分别与所述晶格优化层和所述基础层相邻；所述磁性校正层的磁化方 向不变且磁各向异性垂直于层表面；所述磁性校正层的磁化方向与所述参考层 的磁化方向相反，即两者反平行。

进一步地，所述磁性校正层具有与所述参考层相匹配或近似匹配的净磁矩；或 者所述磁性校正层的磁各向异性值至少1.2倍于所述参考层的磁各向异性值，或者 所述参考层的磁各向异性值至少1.2倍于所述磁性校正层的磁各向异性值。

进一步地，所述磁性校正层是多层结构，其中与所述晶格优化层距离最近的子 层的材料是CoB、CoFeB或FeB。

进一步地，在所述磁性校正层和所述晶格优化层之间增设自旋极化稳定层， 所述自旋极化稳定层分别与所述磁性校正层和所述晶格优化层相邻；所述自旋 极化稳定层的材料是过渡金属元素的非晶氧化物或非晶氮化物。

进一步地，所述自旋极化稳定层的材料具体可以是MnAs、CrAs、CrSb、CrO2、 NiMnSb、Co2MnSi、Co2FeSi、Cr2CoGa、CrCa7Se8、CoFeB、TaN、TaO、TiO或TiN。

进一步地，所述晶格优化层由相邻设置的第一优化子层和第二优化子层组 成，所述第一优化子层与所述第二记忆子层相邻，并且所述掺杂元素仅包含在 所述第二优化子层中。此时，所述第一晶格优化层的NaCl晶格材料是金属氧 化物、氮化物或氯化物且其中的金属是Na、Li、Mg、Ca、Zn和Cd中的至少一 种，优选材料是状态稳定的NaCl晶格结构的金属氧化物，如MgO、MgN、CaO、 CaN、MgZnO、CdO、CdN、MgCdO或CdZnO；所述第二晶格优化层的NaCl晶格材 料是金属氧化物、氮化物或氯化物且其中的金属是Mg、Ca、Zn和Cd中的至少 一种，所述掺杂元素包括Cr、Al、B、Si、P、S、Cu、Zn、Cd、In、Sn、Ag、 Be、Ca、Li、Na、Sc、Ti、Rb、V、Mn、Ta、Hf、W、Nb和N，优选MgXO或MgZnXO， 其中X为所述掺杂元素。

进一步地，所述掺杂元素在所述第二优化子层中的含量小于或等于5％。

进一步地，所述第一晶格优化层的厚度小于所述第二晶格优化层的厚度。

与现有技术相比，本发明能够显著减小阻尼系数、增大电流自旋极化率、增强 磁晶垂直各向异性，进而减小写电流及得到更高的MR率。

附图说明

图1是本发明实施例一的结构示意图；

图2是本发明实施例二的结构示意图，在图1的器件结构中增加了磁性校正层；

图3是本发明实施例三的结构示意图，在图2的器件结构中增加了自旋极化稳 定层；

图4是本发明实施例四的结构示意图，在图1的器件结构中将晶格优化层设置 为双层结构；

图5是本发明实施例五的结构示意图，在图4的器件结构中增加了磁性校正层；

图6是本发明实施例六的结构示意图，在图5的器件结构中增加了自旋极化稳 定层。

具体实施方式

以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描 述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例一

图1是基于本发明的一种MTJ元件的结构示意图，其中包括由下至上依次相邻 设置底电极11、参考层12、势垒层13、记忆层14、晶格优化层15和基础层18， 其中记忆层14由依次相邻的第一记忆子层14a、第二记忆子层14c以及介于第一 记忆子层14a和第二记忆子层14c之间的插入层14b组成。

参考层12是铁磁性材料，参考层12的磁化方向不变且磁各向异性垂直于层表 面；在记忆层14中，第一记忆子层14a和第二记忆子层14c是铁磁性材料，插入 层14b是非磁性材料，整体上记忆层14的磁化方向可变且磁各向异性垂直于层表 面。参考层12的磁垂直各向异性能量充分大于记忆层14的磁垂直各向异性能量， 这可以通过对参考层12的材料、结构以及膜厚的调整来实现，从而当自旋极化电 流通过MTJ时，只能改变能量壁垒较低的记忆层14的磁化方向，而参考层12的磁 化方向不受影响。

第一记忆子层14a和第二记忆子层14c的材料可以是Co合金，优选CoFeB或 CoB；第一记忆子层14a也可以是CoFeB和CoB的复合层，即CoFeB/CoB、CoB/CoFeB； 插入层14b的材料中至少包括Ta、Hf、Zr、Ti、Mg、Nb、W、Mo、Ru、Al、Cu 和Si中的一种，优选厚度是0.3～0.5nm。

本实施例中，第一记忆子层14a的材料为CoFeB(厚度约0.8nm)，其中B含量 为20％；第二记忆子层14c的材料为CoFeB(厚度约0.6nm)，该层中Fe的百分含 量要高于第一记忆子层14a中Fe的百分含量，这更有助于提高MR率；插入层14b 的材料为Ta(厚度约0.3nm)，在工艺制备的退火过程中，第一记忆子层14a和第 二记忆子层14c中的B原子会迁移到插入层14b的Ta中，这样有助于提高垂直磁 各向异性。参考层12的材料结构为CoFeB(厚度约2nm)/TbCoFe(厚度约10nm)。 其中“/”表示多层结构，左边的材料层设置在右边材料层之上。需要注意的是， 实施例中所指的关于“上”、“下”的位置描述，是依据附图内元件的显示状态确定 的，是为了更好地对附图进行说明，当观察元件的角度或位置发生变化时，各层间 的位置描述也可需要根据实际情况做相应变化。

势垒层13的材料是非磁性金属氧化层或氮化物，比如MgO、ZnO或MgZnO。 本实施例中，势垒层13为NaCl晶格结构的MgO(厚度约1nm)，且其(100)晶面 平行于基底。

晶格优化层15主要用于增强记忆层14的垂直磁各向异性。晶格优化层15选 择使用NaCl晶格材料，且其(100)晶面平行于基底平面，如单层的NaCl晶格结 构的Na、Li、Mg、Ca、Zn或Cd的氧化物、氮化物、或氯化物，更具体地，如MgO、 MgN、CaO、CaN、CdO、CdN等。这些材料具有稳定的NaCl晶格结构，其(100)面 平行于基底平面，特别适合用于与非晶态的CoFeB(即记忆层14)间的界面结合， 在增强记忆层14的垂直磁各向异性的同时，还可减小自旋泵效应。以MgO为例， 在NaCl晶格结构中，Mg与O各自形成一套fcc相子晶格，这两套子晶格在[100] 方向上的相对位移为此方向上晶格常数的一半(它在[110]方向的晶格常数在2.98 至3.02埃米之间，此值略大于bcc相CoFe在[100]晶向的晶格常数，两者之间产 生的晶格失配在4％至7％之间)。经过250摄氏度以上温度的退火处理，非晶态CoFeB 晶化成bcc相的CoFe晶体颗粒，它的(100)晶面平行于晶格优化层表面，并且有 面内膨胀，面外收缩的特性。当MgO厚度足够大时(大于1.2nm)，即可在CoFeB 记忆层中形成较强的垂直各向异性，从而在CoFeB记忆层中得到垂直方向的磁化矢 量。当MgO厚度太大，其电阻值也相应升高，从而导致通过器件的读电流减小。为 此本实施例中在MgO中掺杂3％的Cr，形成MgCrO(厚度约为1.2nm)作为晶格优化 层15，其在保持MgO材料优点的前提下，进一步减小了晶格优化层15的电阻值。 形成MgCrO晶格优化层15的方法包括：

方法一、沉积Mg-Cr膜，再使其暴露在氧气环境中(自然氧化)。

方法二、在共溅射Mg和Cr，或直接溅射MgCr合金后，使用氧(可为氧分子、 自由基氧、离子化氧)与氩气的混合气体进行氧化。

方法三、在氩气或氩气-氮气混合气体中，对MgCrO复合物靶材进行溅射可得。

但不限于以上方法。

在这样的MgCrO复合物中，因为大部分Cr原子位于Mg晶位，所以MgO膜中可 以掺杂的Cr最高可至5％，而不会破坏其NaCl晶格结构。此外，MgCrO中的Cr也 可替换为其它金属元素，如Al、B、Si、P、S、Cu、Zn、Cd、In、Sn、Ag、Be、 Ca、Li、Na、Sc、Ti、Rb、V、Mn、Ta、Hf、W、Nb和N。

基础层18是单层或多层结构，各层材料可以是非磁性金属，如Ta、Ti、W、 Nb、Mo、V、Ru、Cu、Al或Zr；也可以是非磁性氮化物，如AlN、NbN、ZrN、IrN、 TaN、TiN或SiN；还可以是非晶态合金，如CoFeB、CoB、FeB、CoNiFeB、CoNiB、 NiFeB或NiB，其中B含量优选大于20％。本实施例中，基础层18的材料结构为Ta (厚度约20nm)/Cu(厚度约20nm)/CoFeB(厚度约0.5nm)。

实施例二

图2是在图1中器件结构基础上进一步改进的一种MTJ元件的结构示意图，其 中包括由下至上依次相邻设置底电极11、参考层12、势垒层13、记忆层14、晶格 优化层15、磁性校正层17和基础层18，其中记忆层14由依次相邻的第一记忆子 层14a、第二记忆子层14c以及介于第一记忆子层14a和第二记忆子层14c之间 的插入层14b组成。与图1中器件结构的差异在于，在晶格优化层15和基础层18 间增设了磁性校正层17。

磁性校正层17的特征与参考层12类似，均为磁化方向不变且磁各向异性垂直 于层表面；磁性校正层17的磁化方向与参考层12的磁化方向相反，即两者反平行。 磁性校正层17和参考层12设置需满足：磁性校正层17具有与参考层12相匹配或 近似匹配的净磁矩；或者磁性校正层17的磁各向异性值至少1.2倍于参考层12 的磁各向异性值，或者参考层12的磁各向异性值至少1.2倍于磁性校正层17的磁 各向异性值。并且磁性校正层17也可以是多层结构，其中与第二优化子层15b相 邻子层的材料是CoB、CoFeB或FeB。

本实施例中，磁性校正层17的材料结构是TbCoFe(厚度约20nm)/CoFeB(厚 度约2nm)，参考层12的材料结构为CoFeB(厚度约1nm)/(Co/Pd)n。具有相反 方向磁化强度矢量的磁性校正层17与参考层12，使得作用在记忆层14上的杂散 场几乎为零，进一步提高了MTJ元件的热稳定性。

本实施例中，除磁性校正层17与参考层12以外的其余各层的设置，与实施例 一中相应各层的设置相同。

实施例三

图3是在图2中器件结构基础上进一步改进的一种MTJ元件的结构示意图，其 中包括由下至上依次相邻设置底电极11、参考层12、势垒层13、记忆层14、晶格 优化层15、自旋极化稳定层16、磁性校正层17和基础层18，其中记忆层14由依 次相邻的第一记忆子层14a、第二记忆子层14c以及介于第一记忆子层14a和第 二记忆子层14c之间的插入层14b组成。与图2中器件结构的差异在于，在磁性 校正层17和晶格优化层15间增设了自旋极化稳定层16。

自旋极化稳定层16具有较高的电子极化传导率，在费米能级上的电子自旋极 化损耗率接近零，自旋极化稳定层2起着稳定晶格优化层15的作用，其材料可以 选择MnAs、CrAs、CrSb、CrO2、CoFeB、TaN、TaO、TiO、TiN等轻原子量过渡金属 元素的非晶氧化物或非晶氮化物。本实施例中，自旋极化稳定层16的材料为TiN (厚度约10nm)。

本实施例中，除自旋极化稳定层16以外的其余各层的设置，与实施例二中相 应各层的设置相同。

实施例四

图4是在图1中器件结构基础上进一步改进的另一种MTJ元件的结构示意图， 其中包括由下至上依次相邻设置底电极11、参考层12、势垒层13、记忆层14、晶 格优化层15和基础层18，其中记忆层14由依次相邻的第一记忆子层14a、第二记 忆子层14c以及介于第一记忆子层14a和第二记忆子层14c之间的插入层14b 组成。与图1中器件结构的差异在于，晶格优化层15由依次相邻的第一优化子层 15a、第二优化子层15b组成。

虽然实施例一中晶格优化层15采用MgCrO能够有效降低该层的电阻，从而减 小读电流的损耗。但是当在工艺制造中进行250摄氏度以上温度的退火处理时， MgCrO中的Cr掺杂会趋向集中到晶格优化层和记忆层的交界面，导致邻接记忆层 的NaCl晶体结构受到破坏，从而减弱了其垂直各向异性。

为此本实施例中采用第一优化子层15a和第二优化子层15b两层结构，只在第 二优化子层15b中掺杂其它元素，所掺杂的元素可以是Cr、Al、B、Si、P、S、 Cu、Zn、Cd、In、Sn、Ag、Be、Ca、Li、Na、Sc、Ti、Rb、V、Mn、Ta、Hf、W、 Nb和N等，并且在第二优化子层15b中的含量小于或等于5％。这样的设置使得， 第一优化子层15a保证了其与记忆层14(具体是第二记忆子层14c)的界面的NaCl 晶体结构不会因为高温退火而被破坏(掺杂元素无法越过第一优化子层15a到达其 与记忆层14的界面)，确保了记忆层14中形成较强的垂直各向异性；而包含掺杂 元素的第二优化子层15b有效地降低了整个晶格优化层的电阻，减小了读电流的损 耗。基于这样的设置，第一优化子层15a的厚度应小于第二优化子层15b的厚 度。本实施例中第一优化子层15a采用MgO(厚度约为0.2nm)，第二优化子层15b 采用MgCrO(厚度约为1.0nm)，其中掺杂元素Cr的含量为2％。

从工艺制备上来看，第一优化子层15a为一层纯MgO层，第二优化子层15b 为掺杂了X元素(本实施例中为Cr)的掺杂复合物层MgXO。自然状态下，如果基 底面为立方晶格的(100)面，MgO易于在此基底上形成NaCl晶格结构的颗粒晶体。 独立状态下的MgXO基于X的种类和含量的选择，既可能形成NaCl晶体结构，也可 能形成其它晶体结构。但如果在NaCl晶体结构的MgO作为外延种子层，则第二晶 格优化层MgXO也易于形成NaCl晶体结构，这样可以在记忆层中得到较强的垂直各 向异性。为了减小MgXO/MgO的电阻和读电流的损耗，可以进行以下的处理：在比 较薄的第一优化子层15a的MgO的表面，进行Mg的沉积，然后暴露于氧(可为氧 分子、自由基氧、离子化氧)和氩气的混合气体中进行氧化，然后通过溅射MgX 靶材，在第一晶格优化层上再增加一层掺杂MgXO膜作为第二晶格优化层，根据需 要可进行一次可选的自然氧气氛围的氧化处理。另一种形成MgXO的方法：在共溅 射Mg和X金属，或直接溅射MgX合金后，使用氧(可为氧分子、自由基氧、离子 化氧)与氩气的混合气体进行氧化。其它形成MgXO的方法还包括：在氩气或氩气- 氮气混合气体中，对MgXO复合物靶材进行溅射获得。并不限于以上方法。

本实施例中，除晶格优化层15以外的其余各层的设置，与实施例一中相应各 层的设置相同。

实施例五

图5是在图4中器件结构基础上进一步改进的一种MTJ元件的结构示意图，其 中包括由下至上依次相邻设置底电极11、参考层12、势垒层13、记忆层14、晶格 优化层15、磁性校正层17和基础层18，其中记忆层14由依次相邻的第一记忆子 层14a、第二记忆子层14c以及介于第一记忆子层14a和第二记忆子层14c之间 的插入层14b组成，晶格优化层15由依次相邻的第一优化子层15a、第二优化子 层15b组成。与图4中器件结构的差异在于，在基础层18和晶格优化层15(具体 是第二优化子层15b)间增设了磁性校正层17。

磁性校正层17的特征与参考层12类似，均为磁化方向不变且磁各向异性垂直 于层表面；磁性校正层17的磁化方向与参考层12的磁化方向相反，即两者反平行。 磁性校正层17和参考层12设置需满足：磁性校正层17具有与参考层12相匹配或 近似匹配的净磁矩；或者磁性校正层17的磁各向异性值至少1.2倍于参考层12 的磁各向异性值，或者参考层12的磁各向异性值至少1.2倍于磁性校正层17的磁 各向异性值。并且磁性校正层17也可以是多层结构，其中与第二优化子层15b相 邻子层的材料是CoB、CoFeB或FeB。

本实施例中，磁性校正层17的材料结构是TbCoFe(厚度约20nm)/CoFeB(厚 度约2nm)，参考层12的材料结构为CoFeB(厚度约1nm)/(Co/Pd)n。具有相反 方向磁化强度矢量的磁性校正层17与参考层12，使得作用在记忆层14上的杂散 场几乎为零，进一步提高了MTJ元件的热稳定性。

本实施例中，除磁性校正层17与参考层12以外的其余各层的设置，与实施例 四中相应各层的设置相同。

实施例六

图6是在图5中器件结构基础上进一步改进的一种MTJ元件的结构示意图，其 中包括由下至上依次相邻设置底电极11、参考层12、势垒层13、记忆层14、晶格 优化层15、自旋极化稳定层16、磁性校正层17和基础层18，其中记忆层14由依 次相邻的第一记忆子层14a、第二记忆子层14c以及介于第一记忆子层14a和第 二记忆子层14c之间的插入层14b组成，晶格优化层15由依次相邻的第一优化 子层15a、第二优化子层15b组成。与图5中器件结构的差异在于，在磁性校正层 17和晶格优化层15(具体是第二优化子层15b)间增设了自旋极化稳定层16。

自旋极化稳定层16具有较高的电子极化传导率，在费米能级上的电子自旋极 化损耗率接近零，自旋极化稳定层2起着稳定晶格优化层15的作用，其材料可以 选择MnAs、CrAs、CrSb、CrO2、CoFeB、TaN、TaO、TiO、TiN等轻原子量过渡金属 元素的非晶氧化物或非晶氮化物。本实施例中，自旋极化稳定层16的材料为TiN (厚度约10nm)。

本实施例中，除自旋极化稳定层16以外的其余各层的设置，与实施例五中相 应各层的设置相同。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员 无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领 域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的 实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。