双沿超前校正增强比较器及其有源全桥整流器

摘要

本发明公开一种双沿超前校正增强比较器及其有源全桥整流器，该双沿超前校正增强比较器的预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路用于给共栅放大电路提供电流偏置；栅极放大电路用于将输入的电压进行放大，产生准数字输出；失调产生电路用于通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较；双边沿数字锁存器用于对比较器输出结果进行锁存；驱动级用于将双边沿数字锁存器的输出信号进行放大；反馈控制电路用于减小了直流偏置电流以提升整流器效率。本发明通过双边沿数字锁存和反馈控制的方法解决双沿校正比较器的稳定性问题，并对其静态功耗进行优化，达到提高有源整流器效率的目的。

说明书

【技术领域】

本发明属于生物医疗电子和低功耗集成电路设计领域，特别涉及一种比较器及其有源 全桥整流器。

【背景技术】

随着医学技术的飞速发展，满足各类以治疗和诊断为目的的可植入人体医用装置的种 类日益增多。电池供电的缺点导致了经皮传输的无线供电系统的出现，并可逐渐替代电池， 为复杂的植入式系统提供长期、稳定、高效的能源。随着植入式系统的不断发展和功能的 复杂化，对于无线供电系统也提出了小体积，低电压，高效率的要求。

当前应用的无线供电系统工作于较低的工作频率和较高的工作电压下，其较大的耦合 线圈占用了较大的体积，因而不能直接用于植入式系统。为了缩减耦合线圈尺寸，无线供 电系统需要工作于较高的频率(f>100kHz)。较低的输入电压使得传统二极管整流方案中， 由于二极管较大的正向导通电压而不适用。因而，使用有源整流器成为无线供电系统中整 流器单元的解决方案。

有源整流器结构包括一对交叉耦合的PMOS(NMOS)管和两个NMOS(PMOS)管 构造成的有源二极管。这种有源二极管由比较器和NMOS(PMOS)管组成，通过比较器 检测MOS管源、漏两端电压的大小从而导通和关断MOS管，实现类似于二极管的整流功 能。但是由于使用了比较器，整流器的导通与关断受限于比较器的比较速度。由于植入式 系统小型化的要求，整流器的输入信号一般是较高频率的载波信号(200kHz～20MHz)，在这 种高频输入情况下，慢的比较器速度会导致整流器不能及时关断，额外的反向泄漏电流会 严重地降低整流器的效率，而设计快比较器又会消耗较多的直流功耗，也会影响整流器的 效率。因此，设计低功耗、高速度的比较器是提高有源整流器效率的关键。

目前已有部分低功耗、高速比较器的设计与研究工作。例如文献“Analysis,design,and  implementation of a high-efficiency full-wave rectifier in standard CMOS technology，”(Gaurav  Bawa,Maysam Ghovanloo,Analog Integr Circ Sig Process(2009)60:71–81)使用了两级迟滞 比较器，实现了有源整流器在0.5MHz下的84.8％的转换效率。但是，其缺点是工作频率比 较低，不利于系统的小型化。文献“An efficiency-enhanced CMOS rectifier with  unbalanced-biased comparators for transcutaneous-powered high-current implants，”(S.Guo and  H.Lee,IEEE JOURNAL OF SOLID-STATE CIRCUITS,VOL.44,NO.6,JUNE 2009)通过非 平衡偏置电流的方法，在共栅极推挽输出比较器的输入端引入了一个固定的失调电压VOS， 实现了比较器下降沿的超前比较，从而在较低的功耗下实现了有源NMOS管的提前关断， 有效地减小了反向漏电流导致的额外功耗。这种比较器实现了速度的提升，但也只是提高 到了2MHz。而且，由于比较器的失调电压固定，比较器在实现关断沿提前的同时，滞后 了导通沿，减小了整流器的导通角，使得整流器的效率只获得了有限的提升。文献：“An  integrated power-efficient active rectifier with offset-controlled high speed comparators for  inductively-powered applications,”(H.Lee and M.Ghovanloo，IEEE TRANSACTIONS ON  CIRCUITS AND SYSTEMS—I:REGULAR PAPERS,VOL.58,NO.8,AUGUST 2011)则在 以上研究基础上，通过控制非平衡电流的导通与关断，通过失调控制的方式实现了比较器 的提前导通和关断，提升了有源整流器的效率，并且整流器的工作频率达到了13.56MHz， 处于工业、科研、医疗专用频率(ISM)规定的带宽内，可以实现植入式系统中的应用。 但是，由于这种双沿校正比较器具有两个不同的比较判别电平，其从本质上讲是不稳定的， 而比较器如果发生振荡，就会导致更大的整流器驱动损耗，整流器的效率降低。

【发明内容】

本发明的目的在于提供一种双沿超前校正增强比较器及其有源全桥整流器，通过双边 沿数字锁存和反馈控制的方法解决双沿校正比较器的稳定性问题，并对其静态功耗进行优 化，达到提高有源整流器效率的目的。

为了实现上述目的，本发明采用如下技术方案：

双沿超前校正增强比较器，包括预放大器、失调产生电路、双边沿数字锁存器、驱动 级和反馈控制电路；预放大器的输出端连接双边沿数字锁存器的输入端，双边沿数字锁存 器的输出端连接驱动级的输入端，驱动级的输出端连接有源全桥整流器的一个NMOS管 MN1的栅极V_GN1；反馈控制电路的两个输入端连接有源全桥整流器的一个NMOS管MN1 的栅极V_GN1和另一个NMOS管MN2的栅极V_GN2；反馈控制电路的两个输出端连接失调产 生电路的输入端，失调产生电路的输出端连接预放大器。

优选的，预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路包括电阻R_b、 NMOS管M_N1、NMOS管M_N2、NMOS管M_N3、PMOS管M_P1和PMOS管M_P2；共栅极放 大电路包括PMOS管M_P3、PMOS管M_P4、NMOS管M_N4和NMOS管M_N5；失调产生电路 包括PMOS管M_P5、PMOS管M_P6、NMOS管M_N6和NMOS管M_N7；电阻R_b一端、PMOS 管M_P1的源极、PMOS管M_P2的源极、PMOS管M_P3的源极、PMOS管M_P4的源极和PMOS 管M_P5的源极连接有源全桥整流器的输出端V_REC，电阻R_b另一端连接NMOS管M_N1的漏 极和栅极；NMOS管M_N1的栅极、NMOS管M_N2的栅极、NMOS管M_N3的栅极和NMOS 管M_N6的栅极共接，NMOS管M_N2的漏极连接PMOS管M_P1的漏极和栅极；PMOS管M_P1的栅极、PMOS管M_P2的栅极和PMOS管M_P5的栅极共接；PMOS管M_P2的漏极连接NMOS 管M_N4的漏极、NMOS管M_N4的栅极、NMOS管M_N5的栅极和PMOS管M_P6的漏极；NMOS 管M_N3的漏极连接PMOS管M_P3的漏极、PMOS管M_P3的栅极、PMOS管M_P4的栅极、NMOS 管M_N7的漏极；PMOS管M_P4的漏极和NMOS管M_N5的漏极共接作为失调产生电路的输出 端并连接双边沿数字锁存器的输入端IN；PMOS管M_P5的漏极连接PMOS管M_P6的源极， PMOS管M_P6的栅极接反馈控制电路的第一输出端PHL；NMOS管M_N6的漏极连接NMOS 管M_N7的源极，NMOS管M_N7的栅极接反馈控制电路的第二输出端PLH；NMOS管M_N1 的源极、NMOS管M_N2的源极、NMOS管M_N3的源极、NMOS管M_N4的源极和NMOS管 M_N6的源极接地；NMOS管M_N5的源极接比较器的电源输入端VIP/VIN。

优选的，双边沿数字锁存电路包括上升沿锁存电路、下降沿锁存电路、第一延迟控制 电路和第二延迟控制电路；上升沿锁存电路的输入端连接失调产生电路的输出端，上升沿 锁存电路的输出端连接下降沿锁存电路的输入端，下降沿锁存电路的输出端接驱动级的输 入端；第一延迟控制电路的输入端连接上升沿锁存电路的输出端，第一延迟控制电路的输 出端连接上升沿锁存电路的控制端；第二延迟控制电路的输入端连接下降沿锁存电路的输 出端，第二延迟控制电路的输出端连接下降沿锁存电路的控制端；第一延迟控制电路和第 二延迟控制电路的控制端连接控制端V_ctrl。

优选的，反馈控制电路包括PMOS管P1、NMOS管N1、电容C、两输入或门OR、 两输入与门AND和六个反向器INV1-INV6；PMOS管P1的源极连接电源VDD，PMOS 管P1的栅极接有源全桥整流器的一个NOMS管MN1的栅极V_GN1，PMOS管P1的漏极连 接NMOS管N1的漏极、电容C的一端和或门OR的第一输入端；NOMS管MN1的栅极 接有源全桥整流器的另一个NOMS管MN2的栅极V_GN2，NOMS管MN1的源极和电容C 的另一端接地。栅极V_GN2连接反向器INV1的输入端，反向器INV1的输出端连接反向器 INV2的输入端，反向器INV2的输出端连接或门OR的第二输入端，或门OR的输出端为 反馈控制电路的第二输出端PLH；第二输出端PLH连接反向器INV3的输入端，反向器INV3 的输出端连接反向器INV4的输入端，反向器INV4的输出端连接与门AND的第一输入端； 栅极V_GN1连接反向器INV5的输入端，反向器INV5的输出端连接反向器INV6的输入端， 反向器INV6的输出端连接与门AND的第二输入端，与门AND的输出端为反馈控制电路 的第一输出端PHL。

有源全桥整流器，包括双沿超前校正增强比较器、一对交叉耦合的PMOS管MP1和 PMOS管MP2、有源NMOS二极管MN1和有源NMOS二极管MN2；MP1的漏极连接 MP2的栅极、整流器输入端VIP、MN1的漏极和CMP1的负极；MP2的漏极连接MP1的 栅极、整流器输入端VIN、MN2的漏极和CMP2的负极；MN1的源极、CMP1的正极、 MN2的源极、CMP2的正极均接地；整流器输入端VIN和整流器输入端VIP接交流电源 V_IN；MP1的源极连接MP2的源极共接作为比较器的输出端V_REC。

双沿超前校正增强比较器，包括预放大器、失调产生电路、双边沿数字锁存器、驱动 级和反馈控制电路；预放大器包括偏置电流电路和共栅极放大电路；偏置电流电路用于给 共栅放大电路提供电流偏置；共栅极放大电路用于将输入的电压进行放大，产生准数字输 出；失调产生电路用于通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升 沿和下降沿进行超前比较；双边沿数字锁存器用于对比较器输出结果进行锁存；驱动级用 于将双边沿数字锁存器的输出信号进行放大；反馈控制电路用于减小了直流偏置电流以提 升整流器效率。

优选的，所述双沿超前校正增强比较器检测有源全桥整流器的输入端VIP、输入端 VIN的节点电压与地电平的大小关系，当输入端VIP/输入端VIN节点电压小于地电平时， 输出高电平控制对应的NMOS导通；当输入端VIP/输入端VIN节点电压大于地电平时， 输出低电平控制对应的NMOS关断。

优选的，通过锁存器的迟滞作用，预放大器超前比较所产生的数字输出由于锁存作用 而被保持一段时间，该时间长度由延迟控制电路中的控制端Vctrl进行控制；在这一段时间 内，预放大器所产生的任何输出都不会改变双边沿数字锁存的输出，在这一段时间结束后， 延迟控制电路复位锁存电路，预比较器的输出结果输出至比较器的输出端。

优选的，反馈控制电路通过对有源全桥整流器的两个NMOS栅信号的检测，及时地将 非平衡电流关断，有效地减小非平衡电流导致的额外功耗。

相对于现有技术，本发明具有以下有益效果：

1、本发明中的预放大器部分取消了双沿校正比较器中的推挽输出部分，减少了电流通 路，同时使用两个PMOS和NMOS电流源，实现失调电压的分别调整。偏置电流电路给放 大器提供电流偏置；共栅极放大则是将输入电压进行放大，产生准数字输出；边沿校正部 分通过非平衡电流的方式分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前 比较。

2、本发明通过加入双边沿数字锁存电路，对比较器输出结果进行锁存，增强了比较 器稳定性。双边沿数字锁存电路包括两个边沿锁存电路和延迟控制电路。通过锁存器的迟 滞作用，预比较器超前比较所产生的数字输出(IN)会由于锁存作用而被保持一段时间， 该时间长度由延迟控制电路中的控制端(Vctrl)进行控制。在这一段时间内，预比较器所 产生的任何输出都不会改变双边沿数字锁存的输出(OUT)，在这一段时间结束后，延迟控 制电路复位锁存电路，预比较器的输出结果才会输出至比较器的输出端。

3、本发明通过反馈控制，减小了直流偏置电流，有利于整流器效率的提升，该电路 实现的时序控制通过对整流器两个NMOS栅信号的检测，及时地将非平衡电流关断，可以 有效地减小非平衡电流导致的额外功耗。非平衡电流的注入时间从原来的2(1-D)T(一般 D<20％)减小为T，从而减小了比较器的功耗。

与现有的应用于有源二极管的比较器而言，本发明设计的比较器具有如下优点：首先， 由于使用了修正过的双沿校正技术，比较器一方面通过非平衡电流的方式实现超前比较， 加快了比较器的速度，另一方面通过减少推挽输出，降低了预比较的功耗；第二，通过引 入双边沿数字锁存电路，可以消除由于输入噪声所导致的输出电压的误动作，同时减小了 比较器振荡的风险；第三，优化了反馈控制电路，减小了非平衡电流的注入时间，降低了 比较器的功耗。从而实现了有源整流器效率的提升。

【附图说明】

图1为有源整流器结构示意图；

图2为本发明中比较器的结构示意图；

图3为本发明比较器中预放大器和失调产生电路的电路结构图；

图4为预比较器中不同的非平衡电流产生的判别电压仿真图；

图5为双边沿数字锁存模块的结构框图；

图6为双边沿数字锁存模块的电路仿真图；

图7为反馈控制的电路图；

图8为反馈控制的时序优化图。

【具体实施方式】

无线供电系统中最关键的性能参数就是效率。作为无线供电系统中的一部分，整流器 的效率自然也是关注的重点。

低功耗、高速比较器有利于有源整流器效率的提升，因而，目前的研究关键点在于提 升比较器的比较速度，同时降低功耗。传统的迟滞比较器可以提供较快的比较速度，但是 当整流器的频率大于1MHz后，迟滞比较器要想取得纳秒级甚至皮秒级的速度，则需要非 常大的直流偏置电流，不利于有源整流器整体效率的提升。为了减小由于比较器速度较低 所导致的反向泄漏电流所造成的效率下降，可以引入关断沿校正的方法，即采用固定失调 电压的方法实现对关断速度的提升，但是这种方法会导致整流器导通时刻的滞后，并导致 导通角的压缩，不利于整流器效率的提升。双沿校正比较器又存在不稳定的问题，也会导 致整流器效率的下降。

请参阅图1至图8所示，本发明针对已有的比较器存在的缺点和不足，提出了一种双 沿超前校正增强比较器。

本发明涉及的植入式无线供电系统有源全桥整流器结构如图1所示，包括一对交叉 耦合的PMOS(MP1和MP2)、两个有源NMOS二极管(MN1和MN2)，有源二极管中所 使用的比较器CMP1和CMP2即为发明的双沿超前校正增强比较器。比较器检测整流器输 入端VIP、VIN的节点电压与地电平的大小关系，当VIP(VIN)节点电压小于地电平时， 输出高电平控制NMOS导通；当VIP(VIN)节点电压大于地电平时，输出低电平控制NMOS 关断。有源全桥整流器中，MP1的漏极连接MP2的栅极、整流器输入端VIP、MN1的漏 极和CMP1的负极；MP2的漏极连接MP1的栅极、整流器输入端VIN、MN2的漏极和CMP2 的负极；MN1的源极、CMP1的正极、MN2的源极、CMP2的正极均接地；整流器输入端 VIN和整流器输入端VIP接交流电源V_IN；MP1的源极连接MP2的源极共接作为比较器的 输出端V_REC。R_load和C_load为等效负载和电容。

请参阅图2所示，本发明一种双沿超前校正增强比较器，包括预放大器、失调产生电 路、双边沿数字锁存器、驱动级和反馈控制电路。与最新的双沿校正比较器相比，本发明 一种双沿超前校正增强比较器简化了预放大器部分，加入了双边沿数字锁存电路，并采用 了时序优化的反馈控制电路，实现了有源整流器效率的提升。

本发明中的预放大器部分取消了双沿校正比较器中的推挽输出部分，减少了电流通 路，同时使用两个PMOS和NMOS电流源，实现失调电压的分别调整。预放大器部分和失 调产生电路的电路结构如图3所示，预放大器部分包括偏置电流电路和共栅极放大电路， 边沿校正电路即为失调产生电路。其中，偏置电流电路给共栅放大器提供电流偏置；共栅 极放大则是将输入电压进行放大，产生准数字输出；边沿校正部分通过非平衡电流的方式 分别产生不同的失调电压，对比较器的上升沿和下降沿进行超前比较。图4显示了两个不 同的非平衡电流注入时，所产生的不同的比较判别电平。

偏置电流部分包括电阻R_b、NMOS管M_N1、NMOS管M_N2、NMOS管M_N3、PMOS 管M_P1和PMOS管M_P2；共栅极放大部分包括PMOS管M_P3、PMOS管M_P4、NMOS管 M_N4和NMOS管M_N5；边沿校正部分包括PMOS管M_P5、PMOS管M_P6、NMOS管M_N6和 NMOS管M_N7。

电阻R_b一端、PMOS管M_P1的源极、PMOS管M_P2的源极、PMOS管M_P3的源极、 PMOS管M_P4的源极和PMOS管M_P5的源极连接有源全桥整流器的输出电压V_REC，电阻R_b 另一端连接NMOS管M_N1的漏极和栅极；NMOS管M_N1的栅极、NMOS管M_N2的栅极、 NMOS管M_N3的栅极和NMOS管M_N6的栅极共接，NMOS管M_N2的漏极连接PMOS管 M_P1的漏极和栅极；PMOS管M_P1的栅极、PMOS管M_P2的栅极和PMOS管M_P5的栅极共 接；PMOS管M_P2的漏极连接NMOS管M_N4的漏极、NMOS管M_N4的栅极、NMOS管M_N5的栅极和PMOS管M_P6的漏极；NMOS管M_N3的漏极连接PMOS管M_P3的漏极、PMOS 管M_P3的栅极、PMOS管M_P4的栅极、NMOS管M_N7的漏极；PMOS管M_P4的漏极和NMOS 管M_N5的漏极共接并连接双边沿数字锁存器的输入端IN；PMOS管M_P5的漏极连接PMOS 管M_P6的源极，PMOS管M_P6的栅极接反馈控制电路的第一输出端PHL；NMOS管M_N6的 漏极连接NMOS管M_N7的源极，NMOS管M_N7的栅极接反馈控制电路的第二输出端PLH； NMOS管M_N1的源极、NMOS管M_N2的源极、NMOS管M_N3的源极、NMOS管M_N4的源 极和NMOS管M_N6的源极接地；NMOS管M_N5的源极接比较器的一个输入端VIP/VIN。

本发明通过加入双边沿数字锁存电路，对比较器输出结果进行锁存，增强了比较器稳 定性。其电路结构如图5所示，包括上升沿锁存电路、下降沿锁存电路、第一延迟控制电 路和第二延迟控制电路；上升沿锁存电路的输入端连接失调产生电路的输出端，上升沿锁 存电路的输出端连接下降沿锁存电路的输入端，下降沿锁存电路的输出端接驱动级的输入 端；第一延迟控制电路的输入端连接上升沿锁存电路的输出端，第一延迟控制电路的输出 端连接上升沿锁存电路的控制端；第二延迟控制电路的输入端连接下降沿锁存电路的输出 端，第二延迟控制电路的输出端连接下降沿锁存电路的控制端；第一延迟控制电路和第二 延迟控制电路的控制端连接控制端V_ctrl。通过锁存器的迟滞作用，预比较器超前比较所产 生的数字输出(IN)会由于锁存作用而被保持一段时间，该时间长度由延迟控制电路中的 控制端(Vctrl)进行控制。在这一段时间内，预比较器所产生的任何输出都不会改变双边 沿数字锁存的输出(OUT)，在这一段时间结束后，延迟控制电路复位锁存电路，预比较器 的输出结果才会输出至比较器的输出端。时序仿真结果如图6所示。

本发明通过反馈控制电路，减小了直流偏置电流，有利于整流器效率的提升，其电路 结构如图7所示，包括PMOS管P1、NMOS管N1、电容C、两输入或门OR、两输入与 门AND和六个反向器INV1-INV6。PMOS管P1的源极连接电源VDD，PMOS管P1的栅 极接有源全桥整流器的一个NOMS管MN1的栅极V_GN1，PMOS管P1的漏极连接NMOS 管N1的漏极、电容C的一端和或门OR的第一输入端；NOMS管MN1的栅极接有源全桥 整流器的另一个NOMS管MN2的栅极V_GN2，NOMS管MN1的源极和电容C的另一端接 地。栅极V_GN2连接反向器INV1的输入端，反向器INV1的输出端连接反向器INV2的输 入端，反向器INV2的输出端连接或门OR的第二输入端，或门OR的输出端为反馈控制电 路的第二输出端PLH；第二输出端PLH连接反向器INV3的输入端，反向器INV3的输出 端连接反向器INV4的输入端，反向器INV4的输出端连接与门AND的第一输入端；栅极 V_GN1连接反向器INV5的输入端，反向器INV5的输出端连接反向器INV6的输入端，反向 器INV6的输出端连接与门AND的第二输入端，与门AND的输出端为反馈控制电路的第 一输出端PHL。

反馈控制电路实现的时序如图8所示。该时序控制通过对整流器两个NMOS栅信号的 检测，及时地将非平衡电流关断，可以有效地减小非平衡电流导致的额外功耗。非平衡电 流的注入时间从原来的2(1-D)T(一般D<20％)减小为T，从而减小了比较器的功耗。

对图1所示有源全桥整流器和双沿超前校正增强比较器进行仿真，具体性能参数结果 如表1所示：

表1