具有优化形状的CMOS成像设备,以及用于借助于光刻产生这样的设备的方法

摘要

本发明涉及数字成像设备领域，尤其是用于X射线医学成像的设备。本发明涉及一种包括通过寻址电路被独立寻址的像素的成像设备，并且涉及一种用于经由光刻来产生这样的成像设备的方法。所述成像设备包括传感器(61)，所述传感器(61)的表面积大于或等于10cm

说明书

技术领域

本发明涉及数字成像设备领域，尤其是用于X射线医学成像的设备。 其涉及包括由寻址电路独立寻址的像素的成像设备。本发明还涉及用于通 过光刻来产生这样的成像设备的方法。

背景技术

数字成像设备一般包括图像传感器和处理器件。当前的图像传感器能 够在通常基于微晶硅衬底的各种技术的帮助下来产生，即使用CCD(“电 荷耦合设备”)技术的传感器、MOS(“金属氧化物半导体”)和CMOS (“互补MOS”)传感器，但也用于涉及基于例如薄层非晶硅(a-Si:H) 或甚至其他材料或衬底的技术的特定更具体的应用。无关乎所使用的技术， 在每个种类中，图像传感器都包含按行和列组织的也被称作像素的光敏点， 从而形成矩阵。每个像素都能够将其被暴露于的电磁辐射转换成电荷，并 且都包括在入射光子辐射的作用下收集电荷的电荷收集器元件。电荷尤其 能够由与电荷收集元件相关联的光敏元件生成。传统上，像素包括一个或 多个光敏元件，光敏元件使得能够检测到具有在可见范围或接近可见范围 内的波长的电磁辐射。在医学领域并且在工业领域中(其中能够使用X射 线或γ射线辐射)，常常在辐射的源与图像传感器之间插设辐射转换器。这 样的转换器可以例如是闪烁体或光导体，分别将入射电磁辐射转换成更大 波长的辐射(通常是可见光的)，或转换成电荷。换句话说，闪烁体在入射 辐射的作用下发出光子，而光导体在入射辐射的作用下生成载荷子。由于 这些原因，通过闪烁体的转换常常被称作间接转换，并且通过光导体材料 的转换被称作直接转换(参考电输出信号)。

在CCD技术图像传感器中，通过像素到像素移动来读取电荷，直到被 置于矩阵末端的电荷读取电路。在MOS或CMOS技术路径的基础上产生 的图像传感器中，用于读取电荷的器件一般被部分集成到像素中。电荷到 电信号的转换实际上发生在像素内部。这些电信号在像素的列每端被逐行 读取。为此目的，每个像素都除了一个或多个光敏元件，或者除了电荷收 集元件以外，还包括至少一个具有控制或处理功能(例如断路器、重置、 放大)的元件。在除了CCD以外的其他设备中，像素一般被归类为2大类， 即，一方面，无源像素，其中电荷被传输到像素以外，而没有额外的处理； 以及另一方面，集成了处理功能的有源像素，其在像素的水平上局部略加 复杂(例如放大)。图像传感器还包括逐行链接像素的行导体，以及逐列链 接像素的列导体。行导体被连接到也被称作行寻址块的寻址电路，并且列 导体被连接到也被称作列读取块的读取电路。行寻址块和列读取块被布置 在矩阵的周边，两个垂直的边上。行寻址块使得能够逐行致动像素的断路 器元件，并且列读取块使得能够读取列导体上的电信号。成像设备的处理 器件使得能够处理在列读取块上恢复的原始信号。

在X射线成像领域，采用MOS或CMOS技术的图像传感器是已知的， 但在此时除了口内牙科领域以外几乎没有被使用，主要是由于该应用所要 求的有限尺寸。这源自于两个因素的接合。第一个因素在于X射线辐射不 能在与应用兼容的距离上(亦即通常为米的量级)被聚焦。因此，图像传 感器的尺寸必须至少等于要被成像的目标的尺寸。第二个因素在于MOS和 CMOS图像传感器被产生在硅晶片上，硅晶片的尺寸相对受限。这些晶片 大多具有在100毫米(mm)和300mm之间的直径。被产生在硅晶片上的 矩形形状的MOS或CMOS图像传感器因此呈现显著小于300mm的尺寸。 因此，人体的诸多器官不能被这样的传感器成像。使用较大直径的硅晶片 的图像传感器将具有高昂的成本。一个解决方案包括：邻接在一个或两个 方向相互并排的几个CMOS图像传感器，如利用采用非晶硅技术(a-Si:H) 的检测矩阵所完成的。然而，针对图像传感器，对第一传感器的像素与第 二传感器的那些像素的邻接是有严重缺陷的，或者确实在行和/或列寻址块 所位于其中的边上被防止，这是由于难以感测该区中的代表信号。此外， 利用另一个对各个传感器的驱动被复杂化。矩形几何结构MOS或CMOS 图像传感器在硅晶片上的产生的另一缺点在于，当接近晶片的外边缘时， 有缺陷区大体上更为密集。因此优选的是在硅晶片的周边制造禁区，由此 进一步限制了所使用的表面积。

发明内容

本发明的目的尤其是通过使用其几何结构关于传感器被产生在其上的 硅晶片的几何结构得到优化的制作概念，提供采用MOS或CMOS技术或 任何相关技术或被视为接近或衍生的技术(例如针对双极CMOS的 BiCMOS)的传感器，来弥补前面提到的缺陷中的全部或部分。为此目的， 本发明的主题是一种成像设备，包括表面积大于或等于10cm²的单片传感 器，所述传感器包括：

·图像区域，其被产生在单个衬底上并且包括呈行和列设置的一组像 素，每列的像素的数目针对像素的全部列不是均匀的，每个像素包括收集 电荷的电荷收集元件，所述电荷是根据由所述成像设备接收的光子辐射而 生成的，

·行导体，其逐行地链接所述像素，

·列导体，其逐列地链接所述像素，

·行寻址块，其被链接到所述行导体并使得能够独立地对每行像素进 行寻址，

·列读取块，其被链接到所述列导体并使得有可能能够读取由通过所 述行寻址块选择的像素的所述行收集的所述电荷，所述列读取块位于所述 图像区域的周边，

所述行寻址块和所述列读取块被产生在与所述图像区域相同的衬底 上。

根据特定形式的产生，至少两个列读取块与属于不同级的行的像素邻 接。换句话说，不是全部所述列读取块都沿平行于像素的所述行的单个行 相互对齐。

有利地，每列像素的数目被以一方式被调整使得所述图像区域的外周 像素基本上形成包括至少5个边的多边形。所述图像区域因此呈现非矩形 形状。所述多边形优选地包括小于20的数目个边，从而有利于所述传感器 的所述产生和对其的切割。在尤其有利的实施例中，所述图像区域的所述 外周像素基本上形成正八边形。针对多边形形状的图像区域，所述列读取 块能够被聚集在一起形成组，每个组均平行于所述多边形的所述边中的一 个。

尤其地，第一组的所述列读取能够位于所述正八边形的第一边上，第 二组的所述列读取块能够位于毗邻所述第一边的第二边上，并且第三组的 所述列读取块能够位于毗邻所述第二边的第三边上。

所述行寻址块能够位于所述图像区域的周边。尤其地，它们能够位于 所述正八边形的与所述第一边、所述第二边和所述第三边相对的边上，所 述行导体被形成在所述衬底的第一金属面或层上，所述传感器还包括被形 成在所述衬底的第二金属面或层上的控制总线和被形成在所述图像区域中 的金属化孔，所述控制总线被取向为平行于像素的所述列并且被链接到所 述行寻址块，并且所述金属化孔将每个行导体链接到所述控制总线中的一 个。在另一实施例中，所述行寻址块位于所述正八边形的与所述列读取块 相同的边上，所述行导体被形成在所述衬底的第一金属面或层上，所述传 感器还包括被形成在所述衬底的第二金属面或层上的控制总线和被形成在 所述图像区域中的金属化孔，所述控制总线被取向为平行于像素的所述列， 并且被链接到所述行寻址块，所述金属化孔将每个行导体链接到所述控制 总线中的一个。

根据另一实施例，所述列读取块位于所述正八边形的第一边的部分上， 毗邻所述第一边的第二边上，第三边的与所述第一边相对的部分上，以及 与所述第二边相对的第四边上，所述第一边与第三边的所述部分是互补的， 从而允许对所述图像区域的像素的所述列中的每个的所述读取，所述行寻 址块位于第五边的毗邻所述第二边的部分上，毗邻所述第三边和第五边的 第六边上，第七边的与所述第五边相对的部分上，以及与所述第六边相对 的第八边上，所述第五边和第七边的所述部分是互补的，从而允许对所述 图像区域的像素的所述行中的每个的所述寻址。

所述行寻址块也能够位于所述图像区域内部。尤其地，所述行寻址块 能够毗邻像素的所述列中包括最大数目的像素的一列。

根据另一实施例，所述行寻址块位于所述图像区域的周边，一些行寻 址块平行于像素的所述行，并且一些行寻址块关于像素的所述行和所述列 倾斜，所述行导体被形成在所述衬底的第一金属面或层上，所述传感器还 包括被形成在所述衬底的第二金属面或层上的控制总线和被形成在所述图 像区域中的金属化孔62，所述控制总线被取向为平行于像素的所述列并且 被链接到所述行寻址块，所述金属化孔将每个行导体链接到所述控制总线 中的一个。

根据另一实施例，所述列读取块和所述行寻址块位于所述图像区域的 所述周边，平行于像素的所述行，所述行导体被形成在所述衬底的第一金 属面或层上，所述传感器还包括被形成在所述衬底的第二金属面或层上的 控制总线和被形成在所述图像区域中的金属化孔，所述控制总线被取向为 平行于像素的所述列，并且被链接到所述行寻址块，所述金属化孔将每个 行导体链接到所述控制总线中的一个。

根据另一实施例，每个列读取块均平行于像素的所述行，所述列读取 块的部分位于像素的所述列的第一端，并且另一部分位于像素的所述列的 第二端，所述两个部分是互补的，从而允许对所述图像区域的像素的所述 列中的每个的所述读取，所述行寻址块位于所述图像区域的周边，平行于 像素的所述行，所述行寻址块的部分位于像素的所述行的第一端，并且另 一部分位于像素的所述行的第二端，所述两个部分是互补的，从而允许对 所述图像区域的像素的所述行中的每个的所述寻址。

所述图像区域的外周像素也能够基本上形成凸六边形，其第一边平行 于像素的所述行，其两者均毗邻所述第一边的第二边和第三边平行于像素 的所述列，其分别毗邻所述第二边和第三边的第四边和第五边关于像素的 所述行和所述列倾斜，并且其毗邻所述第四边并且毗邻所述第五边的第六 边平行于像素的所述行。

所述传感器的每个像素均包括，例如光敏元件，所述光敏元件根据由 所述成像设备接收的辐射生成电荷。

闪烁体能够被光学耦合到所述传感器，从而将X射线或伽马射线辐射 转换成所述光敏元件敏感的辐射。

代替光敏元件，每个像素均能够包括用于收集电荷的电极，所述电极 形成所述电荷收集器元件的至少部分。光导体能够然后被电气耦合到所述 电极，用于收集所述传感器的所述像素的电荷，所述光导体使得能够将X 射线或伽马射线辐射转换成电荷。所述光导体例如由碲化镉(CdTe)，包括 碲、镉和锌的化合物(Cd_xTe_yZn_z)，砷化镓(AsGa)，碘化汞(HgI₂)，氧化 铅(PbO)，碘化铅(PbI₂)，或者硒(Se)制成。

每个行寻址块和每个列读取块均能够包括连接垫，所述连接垫能够将 所述行导体和所述列的导体链接到外部电路，所述连接垫在一个或多个线 中的每个块中被对齐。每个块的所述连接垫均优选地被与所述衬底的边缘 对齐。

本发明还涉及一种用于在形成衬底的半导体晶片上通过光刻产生成像 设备的方法，传感器包括：

·图像区域，其被产生在所述衬底上并且包括呈行和列设置的一组像 素，每列像素的数目针对像素的全部列不是均匀的，每个像素均包括收集 电荷的电荷收集器元件，所述电荷是根据由所述成像设备接收的光子辐射 而生成的，

·行导体，其逐行地链接所述像素，

·列导体，其逐列地链接所述像素，

·行寻址块，其被链接到所述行导体并使得能够独立地对每行像素进 行寻址，以及

·列读取块，其被链接到所述并使得能够读取由通过所述行寻址块选 择的所述行的所述像素收集的所述电荷，所述列读取块位于所述图像区域 的周边，

·所述行寻址块和所述列读取块被产生在与所述图像区域相同的衬底 上；

所述方法的特征在于，其包括在其中所述半导体晶片的表面被逐区暴 露于通过至少一组掩模的辐射的步骤；所述至少一个掩模组被配置为能够 通过光刻在所述半导体晶片的所述表面上产生各种图案；所述图像区域是 通过在所述半导体晶片的所述表面上彼此相邻的图案的连续产生获得的； 这样获得的所述图像区域呈现大于或等于10cm²的表面积；

所述方法的特征还在于实施的图案的数目严格大于1且小于15。

有利地，实施的图案的数目小于8。这使得能够限制针对用于所述成像 设备的所述产生而需要的光刻方法的部分而实施的光重复 (photo-repetition)的操作。

有利地，实施的掩模的组的数目小于3。与每组掩模相关联的成本高， 限制实施的掩模的组的数目是恰当的。

有利地，掩模组中的每个掩模均包括n个不同区域，分别允许通过光 刻对n个图案的产生。n是整数，优选在1和15之间，并且优选在1和10 之间。

所述图像区域能够通过对借助于两组或三组掩模形成的图案的产生而 获得。该数目在同时足够低以限制工业化的总体成本，并且足够大以避免 在所述掩模中的每个上增加小表面积的区的数目，并且因此避免针对大尺 寸的传感器的产生所需要的光重复的数目。

因此，晶片被划分成小区域，所述方法包括：通过光刻在每个小区域 上构建图案，逐区域地这么做。被构建在相邻区域上的图案被互连，从而 构建所述图像区域。

换句话说，所述图像区域是通过(通过组合各个光刻操作的)照相排 版来产生的，从而构建各个毗邻图案。这些图案的结构允许它们的互连。

有利地，所述图像区域的外周像素基本上形成包括至少5个边的多边 形。

有利地，所述图像区域的外周像素基本上形成包括小于20的数目个边 的多边形。

在尤其有利的实施方式中，所述图像区域的外周像素基本上形成正八 边形。

所述传感器的每个行寻址块均能够通过包括对应于所述行寻址块的区 域的图案的所述产生来形成，所述图案中的至少一个形成行寻址块，其呈 现关于像素的所述行和所述列倾斜的形状。

类似地，所述传感器的每个列读取块均能够通过包括对应于所述块的 区域的图案的所述产生来形成，所述图案中的至少一个形成列读取块，其 呈现关于像素的所述行和所述列倾斜的形状。

有利地，所述一组或多组掩模是矩形形状的；要被产生在所述半导体 晶片上的每个图案均是由一个或多个密闭扁板选择的。

所述半导体晶片的所述表面能够通过一组掩模被暴露，其中的每个掩 模均包括使得能够形成围绕所述图像区域、所述行寻址块和所述列读取块 的切割线的区域；所述切割线有助于对所述半导体晶片的所述切割。所述 方法然后还能够包括沿所述切割线切割所述半导体晶片以形成所述传感器 的步骤。

本发明在通过电离辐射进行成像的领域中尤其感兴趣，其中目标呈现 基本上圆形或半圆的形状，例如心脏或乳房。本发明然后呈现更多地使用 所述传感器被产生在其上的硅晶片的表面的优点。

附图说明

在联系附图阅读以下描述时，本发明将得以更好地理解并且其优点也 将变得更为明显，其中：

图1以功能图的形式表示本发明所依赖的示范性CMOS图像传感器；

图2表示根据本发明的传感器的第一示范性实施例；

图3A和图3B示意性地表示使得能够产生图2的传感器的掩模的组的 第一范例；

图4表示使得能够产生图2的传感器的第二示范性掩模的组；

图5A和图5B表示使得能够产生图2的传感器的掩模的组的第三范例；

图6表示根据本发明的传感器的第二示范性实施例；

图7A和7B表示使得能够产生图6的传感器的掩模的组的第一范例；

图8A和8B表示使得能够产生图6的传感器的掩模的组的第二范例；

图9表示根据本发明的传感器的第三示范性实施例；

图10A和图10B表示使得能够产生图9的传感器的掩模的组的范例；

图11表示根据本发明的传感器的第四示范性实施例；

图12A、图12B和图12C表示使得能够产生图11的传感器的掩模的组 的范例；

图13表示根据本发明的传感器的第五示范性实施例；

图14A和图14B表示使得能够产生图13的传感器的掩模的组的范例；

图15表示根据本发明的传感器的第六示范性实施例；

图16表示使得能够产生图15的传感器的示范性掩模组。

具体实施方式

大体上，本发明涉及一种传感器，其被集成到数字成像设备中并且包 括呈行和/或列设置的一组像素、行寻址块、列读取块、将像素的所述行链 接到行寻址块的行导体、以及将像素的所述列链接到列读取块的列导体。 应注意，在本专利申请的框架内，行和列的概念仅是相对意义的，一行像 素和一列像素仅仅是通常垂直于彼此布置的像素线。行导体、列导体分别 被定义为被取向为分别平行于一行像素、一列像素。传感器的整组像素形 成图像区域。每个像素均包括电荷收集器元件，其使得能够收集在接收到 光子后在成像设备的辐射转换器上感生的电荷。光子到电荷的转换能够在 一个或多个光敏元件(例如光电二极管、光电MOS等)的帮助下被确保在 像素局部，或者远程位于例如被直接沉积在传感器上或者被通过任意连接 技术(例如凸点焊接等)被电气耦合的光导层。闪烁体类型的辐射转换器 可以或可以不被集成到传感器的像素中。当辐射转换器被集成时，传感器 被称为图像传感器，并且图像区域能够被称作光敏区。图像传感器的光敏 元件例如是光电二极管或光电晶体管。它们在接收到光子辐射(一般在可 见范围内)后生成电荷。在其中成像设备想要用于通过X射线或γ射线的 辐射成像的情况中，成像设备能够包括与图像传感器相关联的闪烁体，从 而将辐射转换成光敏元件敏感的辐射。本发明也应用于不包括任何光敏元 件的传感器。在这样的传感器中，辐射转换器能够包括被布置在传感器上 的光导体。每个像素均包括例如用于收集电荷的电极以及储能电容器。光 导体在名义上被连接到每个用于收集传感器的像素的电荷的电极，使得起 因于X射线或γ射线辐射的转换的电荷被局部收集在像素中。行寻址块使 得能够通过行导体的方式独立地对每行像素进行寻址。它们被调整尺寸为 使得每个行寻址块对一行或优选地几行像素进行寻址。对一行像素的寻址 包括控制所述行的像素中的每个中的一个或多个致动器。其包括例如所谓 的读取信号到行导体上的注射，从而控制对在该行的像素中收集到的电荷 的读取。对一行像素的寻址也能够包括所谓的重置为零信号到相同的行导 体上或到另一行导体上的注射，从而控制对该行像素的重置为零，也就是 说，对初始量的电荷的恢复。列读取块大体上使得能够在列导体上平行读 取由行寻址块选择的行的像素。它们也可以被调整尺寸为每个列读取块读 取一列或优选地几列像素。对位于列或由行寻址块选择的行的交叉处的像 素的读取包括在其被链接到的列导体上对表示该像素中存在的电荷的量的 信号的接收，信号自身与该像素的照度的水平成比例。目前，包括被行寻 址块和列读取块两者寻址的像素的传感器尤其是用CMOS技术在硅衬底上 产生的，一般为圆形晶片的形式。

根据本发明的第一方面，传感器包括每列非均匀数目的像素(要克服 的技术困难与像素是由块光刻技术“构建”的事实有关)。换句话说，像素 的列并不全都必须包括相同数目的像素。因此，针对全部的行，每行像素 的数目也不是均匀的。每列和每行像素的数目尤其能够以一方式被调整使 得传感器的外周像素的部分基本上形成诸如圆或半圆的锥形曲线。每列和 每行像素的数目也能够被以一方式调整使得传感器的图像区域形成除四边 形以外的其他多边形。尤其地，图像区域能够形成具有多于四个边的多边 形。优选地，所述多边形是凸形且正多边形。其优选地包括小于20的数目 个边，从而有助于根据被布置在衬底上的切割线，对传感器的切割。其例 如是八边形，所述八边形呈现在边的数目与在圆形面积上的填充因子之间 良好的折中。所述八边形还呈现以下优点：仅包括平行于像素的行的边， 平行于像素的列的边，以及关于像素的行和列倾斜45°的边。后一方面有 利于用于通过照相排版来制作传感器的过程。像素大体上具有正方形或至 少矩形的形状，以及相同的尺寸。因此，传感器的形状能够被确定为在像 素内，也就是说，通过布置像素，从而获得最接近期望形状的轮廓。在周 边的特定像素也能够具有不同的形状，从而更忠实地近似期望的传感器形 状。传感器的形状也能够被近似为在几行或几列像素内。换句话说，几个 相邻的像素行以及几个相邻的像素列能够包括同一数目的像素，从而在全 局上近似期望的传感器形状。尤其地，包括像素的同一数目的像素的行和 列的数目能够被调整为行寻址块以及列读取块的尺寸。然而，优选的是产 生其形状尽可能精确地近似期望形状的传感器。实际上，凹痕的存在涉及 列和列导体的长度中相当大的不连续，以及因此图像中伪影的存在。这表 现为黑色图像(也就是在没有任何入射光束时获得的图像)中的不连续， 这对噪声的空间均匀性是有害的。

根据本发明的第二方面，传感器呈现大的表面积，在实例中至少大于 或等于10cm²，但优选地大于或等于100cm²，或者实际上大于或等于200 cm²。目前的光刻方法中使用具有相对较小尺寸(约几平方厘米)的掩模或 标线的组，因此通过组合光刻的方法(在文献中也被称作照相排版或“缝 合”)，将传感器形成在半导体晶片上。换句话说，传感器是由半导体晶片 通过一个或多个掩模的几次曝光(每次曝光都包括传感器中的大量元素， 例如几十个、几百个，或在对矩阵区的照相排版的情况中实际上几千个像 素)，而形成的。该第二方面也能够由以下事实来表达，即根据本发明的传 感器呈现至少一个金属总线，例如行导体或列导体，其长度大于或等于50 mm，也就是说大于光刻方法中当前使用的掩模的最大尺寸。

组合本发明的第一和第二方面使得能够产生这样的CMOS传感器，其 具有大的表面积，并且呈现非常有吸引力的面积成本比率。尤其地，由正 方形(能够在其中刻写该尺寸的圆)CMOS传感器对直径9英寸(约230mm) 的放射图像增强管的代替需要几个电路的邻接，每个电路均被产生在直径 200或300mm的硅晶片上。另一方面，优选地能够在类似尺寸的单个晶片 上产生包括直径为230mm的圆的形状。因此，本发明尤其提出基于单个半 导体晶片来产生其形状近似圆的形状的CMOS传感器。

根据本发明的第三方面，行寻址块和列读取块被产生在与像素相同的 一个衬底上。实际上，针对像素而言必须的是，寻址块和读取块被产生在 相同衬底上，从而避免在采用两个衬底(一个承载像素，另一个承载读取 和/或寻址块)时连接的技术困难。

根据本发明的特定产生形式，设备包括被产生在衬底上的，想要用于 连接到外部电路的连接垫，外部电路例如专用于电力供应、对收集到的信 号的同步或处理。因此能够容易地实现传感器与外部电路(例如处理器件) 的连接。连接垫能够被产生在行寻址块和列读取块中。所述块然后被优选 地布置在衬底的周边。有利地，连接垫被布置在衬底的周边，距衬底的边 缘，或者距被布置在衬底中的切割线，小于5毫米的距离。通常，它们被 布置在10微米和500微米之间的距离处。当传感器呈现多边形形状时，连 接垫优选地与衬底的边缘对齐，呈一条或多条线。连接垫具有例如矩形形 状，边的长度在50微米(μm)和70μm之间，并且边的长度在150μm和 210μm之间。这些特性使得能够有助于与前面提到的外部电路的连接。

图1是本发明依赖于的示范性CMOS图像传感器的功能图。图像传感 器10包括两行L₁和L₂乘两列Cl₁和Cl₂像素P₁至P₄的矩阵11。在本示范 性传感器中，像素包括光敏元件，并且因此也被称作“光敏点”。矩阵11 能够包括任意数目的行和列，像素用通用形式P(i,j)来表示，其中i和j是分 别指代矩阵11中的行级和列级的自然整数。图像传感器10还包括行寻址 块12，列读取块13，行导体X_i、X_RAZi、X_Vdd和X_VRAZ，以及列导体Y_j。行 寻址块12最少包括针对像素P(i,j)的每行i两个连接点SX_i和S_RAZi。每个 连接点SX_i都被连接到对应的行导体X_i，并且每个连接点S_RAZi都被连接到 对应的行导体X_RAZi。像素P(i,j)包括光电二极管Dp(i,j)和三个晶体管T₁(i,j)、 T₂(i,j)和T₃(i,j)。光电二极管Dp(i,j)自然能够用任何能够在光子辐射下生成 电荷的光敏元件来代替。第一个晶体管T₁(i,j)被其栅极G₁链接到行i的行导 体X_RAZi，被其漏极D₁链接到行导体X_VRAZ，并且被其源极S₁链接到光电 二极管Dp(i,j)的正极。所有光电二极管Dp(i,j)的负极都被链接到共同电势， 例如接地。晶体管T₁(i,j)的源极S₁与光电二极管Dp(i,j)的正极之间的连接点 被称做浮点A。晶体管T₂(i,j)被其栅极G₂链接到浮点A，被其漏极链接 到行导体X_Vdd并且被其源极S₂链接到晶体管T₃(i,j)的源极S₃。晶体管T₃(i,j) 的栅极G₃被链接到行导体X_i，并且其漏极D₃被链接到列导体Y_j。全部行 导体X_VRAZ都经受同一个电势，被称作重置为零电势V_RAZ。该电势例如是 由电压源14提供的。以类似的方式，全部行导体X_Vdd都经受同一个电势， 被称作电源电势V_dd。该电势例如是由电压源15提供的。行寻址块12能够 还包括使得能够生成要被注射到行导体X_i和X_RAZi上的信号的元件。这使 得例如时钟和移位寄存器成为必须。列读取块13最少包括针对每个列导体 Y_j的连接点EY_j。其能够还包括使得能够处理在列导体Y_j上接收到的信号 的元件。尤其地，这能够使多路复用器、放大器和/或模数转换器成为必须。

晶体管T₁(i,j)使得能够重新初始化光电二极管Dp(i,j)的正极的电势至重 置为零电势V_RAZ。尤其地，当被注射到行i的行导体X_RAZi的信号为有源时， 行i的全部光电二极管Dp(i,j)的浮点A的电势都被重新初始化到电势V_RAZ。 晶体管T₂(i,j)以从动模式操作，并且晶体管T₃(i,j)使得能够选择像素P(i,j) 的行i，针对像素P(i,j)的行i，期望读取聚集在浮点A上的电荷的量。当被 注射到行i的行导体X_i上的信号为有源时，浮点A的电势被复制，到移位 电压内，到对应的列导体Y_j。图像传感器10以如下方式操作。在图像捕获 阶段期间，优选地发生在将浮点A的电势重置为零的操作之后，光电二极 管Dp(i,j)对辐射的暴露生成在浮点A的水平的电荷。在每个负电A的水平 的电荷的量大体上与由被考虑像素P(i,j)接收的辐射的强度成比例。图像捕 获阶段随后是逐行执行的读取阶段。被注射在各个行导体上的信号连续传 到有源状态，使得每个列导体Y_j的电势连续表示在列j的各个像素P(i,j)中 积累的电荷的量。

图2表示根据本发明的传感器的第一示范性实施例。该传感器21被产 生在形成衬底的圆形形状半导体晶片22上。传感器21包括由彼此邻接(如 此形成行和列)的一组像素24形成的光敏区23、行寻址块12以及列读取 块13。未示出的行导体将每行像素24链接到行寻址块12中的一个。未示 出的列导体将每列像素24链接到列读取块13中的一个。在该第一示范性 实施例中，光敏区23形成正八边形。八边形的边依次由23A至23H表示， 边23A是平行于像素24的行的边。光敏区23包括正方形形状的像素241， 以及三角形形状的像素242。注意，这里讲的三角形像素，知晓在实践中这 些所谓的三角形形状的像素242实际上是在其中每个像素都具有四边形形 状的像素的群集，但像素的群集具有基本上为三角形的形状，其一个边是 阶梯形的。名称三角形像素因此被理解为三角形像素群集。尤其地，像素 242具有等腰直角三角形状。在光敏区23周边的像素当它们位于平行于像 素24的行或平行于像素24的列的边(也就是说在边23A、23C、23E和23G) 上时，是正方形像素241，并且当它们位于关于像素24的行并且关于像素 24的列倾斜时(也就是说在边23B、23D、23F和23H上时)，是三角形像 素242。三角形像素242被取向为使得允许光敏区23最优地近似八边形的 形状。所有其他像素24都是正方形像素241。鉴于图2，显而易见的是， 行寻址块12和列读取块13不能被简单地布置在光敏区23的周边两个相互 垂直的行中。这样的布置将需要比光敏区23被刻写在其中的圆的直径大得 多的直径的晶片22。在该第一示范性实施例中，行寻址块12实际上位于光 敏区23内部。它们形成被布置在两列像素24之间并且在八边形的边23A 和23E之间延伸的列。该布置呈现以下优点：所有的块12都被相互对齐。 另一方面，光敏区23呈现在图像上容易被察觉的不连续。列读取块13位 于光敏区23的周边，在八边形的边23D、23E和23F上。在这些边的每个 上，块13都被相互对齐，从而遵循八边形形状。特定列读取块13因此关 于像素24的行并且关于像素24的列倾斜。块12和13最少包括使得能够 将行和列导体与外部电路连接的连接垫。行寻址块12的连接垫例如由金属 化孔(也被称作“通孔”)形成，允许通过半导体晶片22的与像素24被 形成在其上的面相对的面的连接。列读取块13能够包括，除连接垫以外， 用于处理在列导体上接收的信号的电路。这些电路能够被布置在半导体晶 片22的与像素24被形成在其上的面相同的面上，或者在相对的面上。以 任选的方式，围绕光敏区23和列读取块13的切割线25能够被形成在半导 体晶片22上。该切割线25(由表达“模具密封环”指代)能够通过一叠金 属层局部增强的半导体晶片来产生，并因此有利于对传感器21的切割。切 割线25因此形成传感器21的边缘。传感器21能够还包括在光敏区23的 边上的，被列读取块13留出的路由块26。在该实例中，这些路由块26能 够被布置在边23A、23B、23C、23G和23H上。路由块26尤其能够被用 于连接电源线，例如在图1中示出的图像传感器10的行导体X_VRAZ和X_Vdd。

应注意，在上文描述的示范性传感器21中，以及在后文描述的示范性 传感器中，像素24都是通过几何形状来表示的，即正方形或三角形。然而， 这仅是示意性表示。像素24例如对应于参考图1所描述的像素P(i,j)。因此， 即使像素的表面主要被其光敏元件占据，但其也被其他元件(在该实例中 为晶体管和导体的节段)占据。然而，每个像素能够被设计为使得被基本 上刻写在期望的形状内。此外，已考虑了每种几何形状均对应于单个像素。 然而，每个正方形和每个三角形能够包括多个像素。在该情况中，可以说 是像素的块。通过举例的方式，在图2中由附图标记241指代的每个元件 都能够包括两行乘两列像素的块，例如图1的矩阵11，或者64×64个像素 的块。由附图标记242指代的每个元件都能够包括被布置为形成三角形的 相同尺寸的像素的块。此外，在本专利申请中描述的传感器的各个范例中， 每个行寻址块12都被表示为寻址像素的单行，或者如果合适的话，像素块 的单行。然而，再一次，这是简单表示。同一个行寻址块12能够寻址像素 的几行或像素块的几行。在传感器21的特定情况中，相同的寻址块12能 够对光敏区23的像素的全部行进行寻址。类似地，列读取块13能够对像 素的几列，或者像素块的几列进行寻址。

针对后续描述，辐射能够以一方式穿过以复制半导体晶片的区上的图 案的设备被称为一组掩模或标线。通常，半导体晶片被涂覆以光敏树脂， 并且所使用的辐射拥有在紫外范围内的波长。所述一组掩模或标线具有矩 形形状，其尺寸例如约为26mm乘32mm。为了在半导体晶片上产生图案， 采用包括几个掩模的至少一组掩模。同一组掩模中的每个掩模都限定分割 的空间区，对应于辐射通过掩模并到光敏晶片上的投影的区。

辐射通过掩模的投影允许要被产生的图案的部分的产生。图案因此通 过光刻，借助于通过掩模组中的各个掩模的连续暴露，而得以产生。换句 话说，图案是通过连续暴露而被形成在半导体晶片上的，每次暴露都允许 技术水平的产生；这些技术水平能够对应于例如N或P植入水平，氧化物 或多晶硅的，或者金属氧化物的沉积。在通过所述一组掩模中的掩模的连 续暴露完成时获得的这些技术水平的堆积使得能够在半导体晶片的区上获 得操作图案。不用说在每次暴露之间，能够实施沉积、蚀刻、溶解等类型 的微技术方法。

事实上限定摄影传感器的表面的图像区域是通过在半导体晶片的表面 上复制彼此毗邻的一个或多个图案，而获得的。换句话说，图案想要是被 互连的，从而构成图像区域。图案之间的该互连构成了本发明解决的特定 困难，如后文描述的。

还要注意，在所实施的光刻方法中，同一组掩模中的掩模能够以相同 方式被密闭扁板部分密闭，从而为所述一组掩模的投影的区划界。通过对 所述一组掩模的该部分密闭的方式，设想同一组掩模能够被配置为使得能 够产生几个图案。

换句话说，为了产生图案，同一掩模组中的每个掩模都包括专用于该 图案的划界区域。在所述图案在晶片上的产生期间，以暴露所述区域的方 式密闭所述一组掩模中的每个掩模。因此，同一掩模组中的每个掩模都能 够包括几个区域，每个区域对应于特定图案。

该实施方式是尤其有利的，这是因为一组掩模或标线的高成本构成了 对大尺寸传感器的设计约束。限制传感器的产生所需要的掩模的组的数目 是合适的。本发明使得能够有利地优化掩模的组的该数目，同时提供针对 大尺寸且呈现复杂几何结构的传感器的高度的设计灵活性。

图3A和3B示意性地示出使得能够产生图2的传感器21的掩模的组 的第一范例。图3A对应于第一组掩模，并且图3B对应于第二组掩模。第 一组掩模31能够构成两个图案311和312。在后续描述中，图3A、图3B、 图4、图5A、图5B、图7A、图7B、图8A、图8B、图10A、图10B、图 12A、图12B、图12C、图14A、图14B、图16表示能够由掩模的组产生 的图案。要理解，这些图中的每个都表示能够通过实施一组掩模，通过光 刻被产生在晶片上的图案。图案311包括包括被切割线25节段分开的上面 部分和下面部分。上面部分对应于光敏区23的边23F。其包括使得能够形 成三角形像素块的区域，以及使得能够形成与该块的像素相关联的列读取 块13的区域。列读取块13包括在其外周边缘的邻域中对齐的连接垫131， 也就是说在切割线25节段附近，平行于切割线25节段。在该示范性实施 例中，连接垫131被沿单级对齐。然而，它们也能够被沿几级对齐，优选 地全部平行于切割线25节段。下面部分对应于光敏区23的边23B。其包 括使得能够形成三角形像素块的区域，以及使得能够形成路由块26的区域。 图案311的块13和26沿关于像素的行并且关于像素的列倾斜的轴延伸。 图案312意图形成光敏区23的边23D和23H。其呈现关于图案311的轴对 称性。

因此，一组掩模31中的每个掩模都包括分别允许通过光刻对图案311、 312的产生的两个不同区域。

对称的轴是平行于像素的列的轴。第二组掩模32能够构成五个图案 321至325。第一图案321意图形成正方形像素241，或者如果合适的话， 像素的正方形块。图案322包括被平行于像素的行的切割线25节段分开的 上面部分和下面部分。上面部分对应于光敏区23的边23E。其包括使得能 够形成列读取块13的区域，以及尤其与切割线25节段对齐的连接垫131。 下面部分对应于边23A并且包括使得能够形成路由块26的部分。图案322 的块13和26平行于像素的行延伸。图案323包括使得能够在切割线25的 节段的任一边上形成路由块26的区域。其使得能够形成光敏区23的边23C 和23G。图案324意图在多边形的各个边之间形成切割线25的交叉点。图 案325包括使得能够形成像素的正方形块的区域，以及使得能够形成行寻 址块12的区域，行寻址块12毗连像素241的边中平行于像素的列的一个。 掩模的组31和32的特定特征之一在于，它们适于对呈现关于光敏区23的 像素的行和列倾斜的形状的图案的产生。因此，能够产生其轮廓关于一组 矩形形状的掩模倾斜的光敏区。该优点特别重要，因为当前的光刻方法没 有使得能够使掩模关于半导体晶片22取向。

注意，掩模的组32中的每个掩模都包括五个不同区域，分别允许通过 光刻对五个图案321、322、323、324、325的产生。

图4示出使得有能够产生图2的传感器的第二组示范性的掩模。该组 掩模41与图3A的掩模组31一起使用。其能够产生六个图案411至416。 第一图案411使得能够形成像素241的两个正方形块。第二图案412与对 应于掩模组32的图案322相同。图案413和414具有与图案323和324相 同的结构，但呈现较小的宽度。图案415对应于行寻址块12。图案416拥 有与图案322和412相同的结构，但呈现较小的宽度。使用对应于图案411 至416的掩模组，而非掩模组32的优点在于，由于包括使得能够在标线的 同一次暴露期间形成正方形像素的两个块的区域411的图案的存在，因此 所需要的光重复的数目得以显著减少。注意，掩模组41中的每个掩模都包 括六个不同区域，分别允许通过光刻对六个图案411、412、413、414和415 的产生。

图5A和图5B示出使得能够产生图2的传感器21的掩模的组的第三 范例。图5A示出第一组掩模51，允许对十个图案510至519的产生，并 且图5B示出第二组掩模52，允许对一个或多个的产生。第一组掩模51包 括十个图案510至519。图案510、511和512分别与掩模组31和32的图 案311、312和321相同。图案513包括使得能够形成列读取块13的区域， 其中连接垫131和切割线25节段平行于像素的行。其也包括使得能够形成 路由块26以及平行于像素的行的切割线节段25的区域。图案514、515和 517每个使得能够形成被取向为平行于像素的列的两个路由块26和切割线 片段25。图案516使得能够打印平行于像素的列的行寻址块12。图案518 基本上与图案513相同。其差异在于较小的宽度。第二组掩模52包括使得 能够形成像素241的四个正方形块的单个图案521。第一组掩模51能够被 单独用于形成整个传感器21。该组掩模的缺点在于表示像素的正方形块的 图案512的尺寸相对有限。因此，第二组掩模52能够被用于，作为补充， 使光重复的数目最小化。

注意，掩模组51中的每个掩模均包括十个不同区域，分别允许通过光 刻对十个图案510、511、512、513、514、515、516、517、518的产生。 掩模组52中的每个掩模都包括允许图案521的产生的区域，图案521对应 于四个毗邻图案241。

图6示出根据本发明的传感器的第二示范性实施例。该传感器61主要 在行寻址块12的布置上不同于图2的传感器21。传感器61也包括正方形 或三角形形状的像素24的块，其形成八边形的光敏区23。列读取块13也 位于三个毗邻的边上，在该实例中为边23D至23F。行寻址块12位于八边 形的相对的边上，即分别在边23H、23A和23B上。在这些边中的每个上， 块12被相互对齐。为了使得能够对每行像素进行寻址，传感器61还包括 被产生在光敏区23内的控制总线和金属化孔62。尤其地，金属化孔存在于 特定像素24中，被称作通孔像素243。第一系列的金属化孔被产生在边23G 的中间与边23A的中间之间，并且第二系列的金属化孔被产生在边23E的 中间与边23C的中间之间。像素24和行导体被形成在半导体晶片22的第 一金属化层上，在该实例中为其外周面中的一个。控制总线被形成在半导 体晶片22的另一金属化层上，例如在相对的外周面上。它们被取向为平行 于像素的列，并且被链接到行寻址块12。每个金属化孔62将行导体中的一 个连接到控制总线中的一个。第一系列的金属化孔62使得能够寻址传感器 61的上半部分的像素的行，并且第二系列的金属化孔使得能够寻址下半部 分的像素的行。在图6中，为了清楚，示出每个通孔像素242仅一个金属 化孔。然而，通孔像素243包括与行导体一样多的金属化孔。针对包括如 在图1中示出的那些的像素的传感器，每个通孔像素243包括两个金属化 孔，第一个用于连接导体X_i，并且第二个用于连接导体X_RAZi。此外，在其 中附图标记24指代像素的块而非单独像素的情况中，每个金属化孔62表 示必须被解读为对应于一组金属化孔。大体上，传感器62包括许多金属化 孔，其数目等于行导体的总数目。

图7A和图7B表示使得能够生成图6的传感器61的掩模的组的第一 范例。图7A中示出的掩模组71允许两个图案711和712的产生。图案711 基本上与图3A的图案311相同，除了其包括使得能够形成行寻址块12的 区域，代替使得能够形成路由块26的区域。因此，上面部分使得能够形成 三角形像素242和倾斜的列读取块13，并且下面部分使得能够形成倾斜的 行寻址块12和像素242的三角形块。行寻址块12包括与切割线25节段对 齐的连接垫121。图案712呈现沿平行于像素的列的轴关于图案711的轴对 称性。图7B中示出的掩模组72允许四个图案721至724的产生。第一图 案721对应于正方形像素241的两个块。图案722和723分别对应于图案 323和324，图案323和324对应于掩模组32。图案724包括使得能够形成 列读取块13的区域，使得能够形成切割线25节段的区域，以及使得能够 能形成行寻址块12的区域。

注意掩模组71中的每个掩模都包括两个不同区域，分别允许通过光刻 对图案711和712的产生。掩模组72中的每个掩模都包括十个不同区域， 分别允许通过光刻对四个图案721、722、723和724的产生。

图8A和图8B示出使得能够产生图6的传感器61的掩模组的第二范 例。图8A中示出的掩模组81使得能够产生六个图案811至816。图案811 和812基本上与掩模组71的图案711和712相同，但具有略小的尺寸，从 而为针对其他图案的掩模组留有空间。图案813使得能够形成正方形图案 241。图案814包括使得能够形成平行于像素的行的列读取块13和线节段 25的上面部分，以及使得能够形成平行于像素的行的行寻址块12和线节段 25的下面部分。图案815包括使得能够形成路由块26的端部的四个区域。 图案816包括平行于像素的列的两个路由块26和两个线节段25。图8B中 示出的掩模组82包括使得能够形成四个正方形像素241的单个图案。掩模 组81能够被单独用于形成整个传感器61。

图9示出根据本发明的传感器的第三示范性实施例。该传感器91与图 6的传感器61的不同主要在于行寻址块12位于与列读取块13相同的边上， 在该实例中在边23D至23F上。换句话说，块12和13被合并在共同的块 内，被称作共同寻址块92。该传感器91相对于传感器61的第一个优点在 于，其留下更多自由的边用于布置路由块26。第二个优点在于，全部的连 接能够被产生在八边形传感器的三个边上。

图10A和图10B表示使得能够产生图9的传感器91的掩模组的范例。 图10A中示出的掩模组101使得能够产生两个图案1011和1012。这些图 案分别与掩模组31的图案311和312相同，除了使得能够形成列读取块13 的区域被使得能够形成共同寻址块92的区域代替。这些块92包括例如允 许行导体的连接的第一线的连接垫921，以及允许列导体的连接的第二线的 连接垫922。图10B中示出的掩模组102使得能够产生四个图案1021至 1024。图案1021由使得能够形成两个正方形像素241的区域形成。图案1022 和1023分别与掩模组32的图案323和324相同。图案1024与图案322相 同，除了使得能够形成列读取块13的区域被使得能够形成与连接垫921和 922共享的共同寻址块92的区域代替。

图11示出根据本发明的传感器的第四示范性实施例。该传感器111能 够被链接到图6的传感器。其主要不同在于光敏区23不是八边形的，并且 在于其是由矩形形状的像素的块单独形成的。尤其地，光敏区23是通过通 孔像素243以及通过被称作半像素244的非正方形的矩形像素，由正方形 像素241的块形成的。这些像素241、243和244被设置为尽可能接近地遵 循圆形112的形状。要提到，附图标记241、243和244也能够指代像素的 块。行寻址块12被布置在光敏区23的周边，基本上形成半圆形。列读取 块13被布置在光敏区23的周边，基本上形成半圆形，与由行寻址块12形 成的半圆形相对。特定块12和13被取向为平行于像素24的行，并且其他 块关于像素24的行并且关于像素24的列倾斜。块12和13尤其能够针对 这样的列倾斜，所述列的像素数目不同于毗邻的列的像素数目。

图12A、图12B和图12C表示使得能够产生图11的传感器111的掩模 组的范例。图12A中示出的掩模组121使得能够产生三个图案1211至1213。 第一图案1211包括使得能够形成倾斜的列读取块13的区域以及使得能够 形成毗邻块13的连接线113的区域。其也包括使得能够形成倾斜的行寻址 块12的区域和使得能够形成毗邻块12的连接线113的区域。连接线113 使得能够在每列像素的数目的不连续时，确保块12之间的或块13之间的 连续性。图案1212通过沿平行于像素的列取向的轴的对称性，与图案1211 对称。图案1213包括使得能够形成两个正方形像素241的区域。掩模组122 使得能够产生七个图案1221至1227。图案1221使得能够形成正方形像素 241。图案1222使得能够形成在像素的行的方向拉长的半像素244，列读取 块13毗邻半像素244，并且连接线113毗邻块13。图案1223使得能够形 成在像素的行的方向拉长的半像素244，行寻址块12毗邻半像素244，并 且连接线113毗邻块12。图案1224至1227使得能够形成各个连接线，每 个连接线都包括平行于像素的列对齐的部分，和关于像素的行且关于像素 的列倾斜的部分。掩模组123使得能够产生与图案1221至1223相同的三 个图案1231至1233，除了正方形像素241被通孔像素243代替，并且除了 每个半像素244都被通孔半像素245代替，也就是说，半像素包括金属化 孔62。

图13示出根据本发明的传感器的第五示范性实施例。该传感器191包 括由正方形像素241和三角形像素242形成的八边形光敏区23。行寻址块 12位于光敏区23的周边，在八边形的边23D上，在边23C毗邻边23D的 那一半上，在边23H上，以及在边23G毗邻边23H的那一半上。以更普遍 的方式，行寻址块12位于八边形的第一边和第二边(它们相互相对)上， 在第三边毗邻第一边的部分上，以及在第四边与第三边相对的部分上，这 两个部分是彼此互补的，从而允许像素24的全部行的寻址。尤其能够的是 所述部分中的一个占据整个边，块12则位于八边形的仅三个边上。以类似 方式，列读取块13位于第五边和第六边(它们相互相对)上，在第七边毗 邻第五边的部分上，以及在第八边的互补部分上。在该实例中，块13位于 边23B和23F上，在边23A的毗邻边23B的一半上，以及在边23E的毗邻 边23F的一半上。切割线25(未示出)也能够被形成在半导体晶片22上， 从而围绕光敏区以及块12和13。

图14A和或图14B示出使得能够产生图13的传感器191的掩模组的 范例。示于图14A中的组掩模201使得能够产生四个图案2011至2014。 图案2011包括被切割线25节段分开的上面部分和下面部分，切割线25节 段关于像素的行和列倾斜。每个部分包括使得能够形成倾斜的列读取块13 和像素242的三角形块的区域。图案2012包括被取向为平行于像素的列并 且被切割线25节段分开的两个行寻址块12。图案2013包括使得能够形成 被取向为平行于列的切割线25节段的区域。图案2014包括被取向为平行 于像素的行并且被切割线25节段分开的两个列读取块13。图14B中示出 的掩模组202包括五个图案2021至2025。图案2021包括被关于像素的行 和列倾斜的切割线25节段分开的左边部分和右边部分。每个部分包括使得 能够形成倾斜的行寻址块12和三角形像素242的区域。图案2022和2023 使得能够形成倾斜的切割线节段25。图案2024包括正方形像素241的两个 块，并且图案2025使得能够形成被取向为平行于像素的行的切割线25节 段。

图15表示根据本发明的传感器的第六个示范性实施例。该传感器211 包括由正方形像素241的块单独形成的光敏区23。行寻址块12的部分位于 像素的行的一端，并且行寻址块12的剩余部分位于像素的行的相对一端。 更精确地，在该示范性实施例中，行寻址块12位于传感器211的上半部分 上的像素的行的左端，以及下半部分上的右端。以类似方式，列读取块13 的部分位于像素的列的第一端，并且列寻址块13的剩余部分位于像素的列 的第二端。在该实例中，列寻址块13位于传感器211的左边部分上的像素 的列的下端，以及右边部分上的上端。行寻址块12因此被与像素的列对齐， 并且块13被与像素的行对齐。

图16表示使得能够产生图15的传感器211的示范性掩模组。掩模组 221使得能够产生八个图案图案2211至2218。图案2211使得能够形成针 对传感器211的左边部分的列读取块13。该块13的连接垫131位于其下面 部分附近。图案2212使得能够形成针对传感器211的右边部分的列读取块 13。该块的连接垫131位于其上面部分附近。图案2213和2214使得能够 形成分别针对传感器211的下面和上面部分的行寻址块12。由图案2213形 成的块12的连接垫121位于其右边部分附近，并且由图案2214形成的块 12的连接垫121位于其左边部分附近。图案2215使得能够形成被取向为平 行于像素的列的切割线25节段。图案2217和2218使得能够形成被取向为 平行于像素的行的切割线节段25。并且图案2216使得能够形成两个正方形 像素241。