PTP引擎广播时戳的方法、芯片处理时戳的方法及装置

摘要

本发明揭示了一种PTP引擎广播时戳的方法，PTP引擎减少广播时戳的比特数，将低位的纳秒时戳信息广播给所有报文接收方向的MAC和报文发送方向的MAC，同时将完整的时戳信息传送给入方向处理模块和出方向处理模块。基于该PTP引擎广播时戳的方法，本发明还提出了一种芯片处理时戳的方法，在入方向处理模块内推算出报文进入接收方向的MAC时的时戳信息，在出方向处理模块内计算出报文从接收方向的MAC接收到出方向处理模块的延迟时戳信息，最后在报文发送方向的MAC推算出报文从MAC接收到MAC发送出的延迟时戳信息。本发明大大减少了广播时戳信息在芯片内的走线，降低了芯片后端布线的拥塞以及逻辑资源。

说明书

技术领域

本发明涉及网络通信技术领域，尤其是涉及一种减少MAC广播时戳 的比特数的PTP引擎广播时戳的方法，以及基于该方法实现的芯片处理时 戳的方法及装置。

背景技术

IEEE 1588是网络测量和控制系统的精密时钟同步协议标准，采用精确 时间同步协议(Precision Time Synchronization Protocol，PTP)，精度可以达 到微秒级，目前在以太网的时间同步方案中被大量采用。

PTP协议实现分为一步模式和两步模式，两步模式主要通过软件辅助 实现本地时间与远端主时钟的同步，依赖于硬件记录当前PTP事件消息的 时戳，软件读取时戳，并把这个时戳放到下一个PTP事件消息中传递给对 方。PTP一步模式不需要软件的参与，可以直接把PTP事件消息发送时刻 的时戳插入到当前的PTP事件消息中合适的位置，并更新报文的校验值， 可以不需要发送follow_up消息。

如图1所示，在以太网交换芯片中由于包含多个媒体访问控制器 (MAC)，例如目前应用于数据中心的主流以太网交换芯片往往包含96或 者128个以上的MAC。通过集中的PTP引擎来实现本地时间与远端时钟 的同步，为了降低芯片后端布线的拥塞，采用逐级广播的方式，第一级广 播到所有的MAC汇聚单元，第二级再从每个MAC汇聚单元广播到下面的 16个MAC中，来实现一步模式的时戳插入和纠正域的计算。

由于时戳信息包括一共62比特纳秒信息数据。因此在由集中的PTP 引擎将62比特时戳信息广播到分布在芯片四周96个或者128个以上的 MAC中时，会占用大量的走线资源以及MAC中存储时戳信息的资源，从 而增加芯片布局布线的难度以及芯片最终的面积与功耗。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种PTP引擎广播时戳 的方法，通过改进集中PTP引擎广播时戳给MAC的方式，以减少广播时 戳信息在芯片内的走线。

为实现上述目的，本发明提出如下技术方案：一种PTP引擎广播时戳 的方法，包括：PTP引擎将调整后的低位的纳秒时戳信息广播给所有报文 接收方向的MAC和报文发送方向的MAC，同时将完整的时戳信息传送给 入方向处理模块和出方向处理模块，所述完整的时戳信息包括完整的纳秒 时戳信息和调整后的秒加纳秒时戳信息。

优选地，所述PTP引擎将调整后的低位的16比特纳秒时戳信息广播给 所有报文接收方向的MAC和报文发送方向的MAC，所述完整的时戳信息 包括62比特纳秒时戳信息和调整后的62比特秒加纳秒时戳信息。

优选地，从所述接收方向的MAC接收到报文，到报文传到所述入方 向处理模块的延迟不超过2¹⁶纳秒，以及从所述出方向处理模块发出报文， 到报文到达所述发送方向的MAC的延迟同样不超过2¹⁶纳秒。

本发明还提出一种芯片处理时戳的方法，包括以下步骤：

S1，报文接收方向的MAC收到PTP报文时，将捕捉的由PTP引擎广 播的低位的纳秒时戳信息记录下来，和所述PTP报文汇聚后传送给入方向 处理模块；

S2，在所述入方向处理模块内，根据所述低位的纳秒时戳信息和自身 收到的所述完整的纳秒时戳信息，推算出报文进入所述报文接收方向的 MAC时完整的时戳信息；

S3，在所述出方向处理模块内，记录其接收到报文时的纳秒时戳信息， 再根据步骤S2中推算的报文进入接收方向的MAC时完整的时戳信息，计 算出报文从接收方向的MAC接收到出方向处理模块的延迟时戳信息，所 述延迟时戳信息的报文头随着所述PTP报文传送给所述报文发送方向的任 意一MAC；

S4，所述报文发送方向的MAC记录接收所述延迟时戳信息的报文头 时的纳秒时戳信息，再根据步骤3计算出的所述延迟时戳信息，推算出所 述PTP报文从MAC接收到MAC发送出的完整的延迟时戳信息。

优选地，所述S2中，推算出报文进入所述报文接收方向的MAC时完 整的时戳信息的过程为：对应的逻辑推算公式为：

FTS_1[61：16]＝(FTS_2[15：0]≤FTS_1[15：0])？FTS_2[61：16]-1： FTS_2[61：16]，其中，FTS_1[61：16]表示推算出的报文进入接收方向的MAC 时的高比特时戳，FTS_1[15：0]表示报文进入接收方向MAC时，PTP引擎 广播的低16位纳秒时戳，FTS_2[61：0]表示报文进入入方向处理模块时，接 收到的完整的62比特纳秒时戳信息。

优选地，所述S3中，计算所述报文经接收方向的MAC接收到出方向 处理模块的延迟时戳信息的公式为：

FTS_4[47：0]＝FTS_3[61：0]-FTS_1[61：0]；

其中，FTS_4[47：0]表示报文经接收方向的MAC接收到出方向处理模 块的延迟时戳；FTS_3[61：0]表示出方向处理模块接收到PTP报文时的纳秒 时戳信息；FTS_1[61：0]表示报文进入接收方向的MAC时完整的时戳信息。

优选地，所述S4中，推算出报文从MAC接收到MAC发送出的完整 的延迟时戳信息的逻辑推算公式为：

FTS_7[15：0]＝FTS_5[15：0]-FTS_3[15：0]；

FTS_6[47：0]＝FTS_7[15：0]+FTS_4[47：0]；

其中，FTS_7[15：0]表示报文从出方向处理模块到发送方向MAC的纳 秒延迟时间，FTS_5[15：0]表示报文进入发送方向MAC时广播的低16比特 纳秒时戳信息，FTS_3[15：0]表示出方向处理模块接收到PTP报文时的低16 比特纳秒时戳，FTS_6[47：0]为报文从MAC接收到MAC发送的纳秒延迟 时间，FTS_4[47：0]为报文经接收方向的MAC接收到出方向处理模块的纳 秒延迟时间。

本发明还提出一种芯片处理时戳的装置，包括PTP引擎、复数个接收 方向的MAC、入方向处理模块、流量控制(TM)模块、出方向处理模块 和复数个发送方向的MAC，

所述PTP引擎用于发送低位的16比特纳秒时戳信息给所有所述接收方 向的MAC和发送方向的MAC，同时将完整的时戳信息传送给所述入方向 处理模块和出方向处理模块；

所述入方向处理模块用于根据所述低位的16比特纳秒时戳信息和自 身收到的所述完整的时戳信息，推算出所述PTP报文进入所述报文接收方 向的MAC时完整的时戳信息；

所述TM模块用于将所述入方向处理模块发出的报文转发给所述出方 向处理模块；

所述出方向处理模块用于记录其接收到所述PTP报文时的纳秒时间戳 信息，再根据所述入方向处理模块推算的报文进入接收方向的MAC时完 整的时戳信息，计算出报文经接收方向的MAC接收到出方向处理模块的 延迟时戳信息，且将所述延迟时戳信息的报文头随着所述PTP报文传送给 所述报文发送方向的任意一MAC；

所述发送方向的MAC用于记录接收所述延迟时戳信息的报文头时的 纳秒时戳信息，再根据所述出方向处理模块推算出的所述延迟时戳信息， 计算出所述PTP报文从MAC接收到MAC发送出的完整的延迟时戳信息。

优选地，所述装置还包括报文汇聚模块和报文分发模块，所述报文汇 聚模块用于将复数个所述接收方向的MAC接收的报文汇聚后发送给所述 入方向处理模块；所述报文分发模块用于将所述出方向处理模块处理后的 报文分发给所述发送方向的MAC。

优选地，所述入方向处理模块推算出报文进入所述报文接收方向的 MAC时完整的时戳信息的逻辑公式为：

FTS_1[61：16]＝(FTS_2[15：0]≤FTS_1[15：0])？FTS_2[61：16]-1： FTS_2[61：16]，其中，FTS_1[61：16]表示推算出的报文进入接收方向的MAC 时的高比特时戳，FTS_1[15：0]表示报文进入接收方向MAC时，PTP引擎 广播的低16位纳秒时戳，FTS_2[61：0]表示报文进入入方向处理模块时，接 收到的完整的62比特纳秒时戳信息；

所述出方向处理模块计算报文经接收方向的MAC接收到出方向处理 模块的延迟时戳信息的公式为：

FTS_4[47：0]＝FTS_3[61：0]-FTS_1[61：0]，

其中，FTS_4[47：0]表示报文经接收方向的MAC接收到出方向处理模 块的延迟时戳；FTS_3[61：0]表示出方向处理模块接收到PTP报文时的纳秒 时戳信息；FTS_1[61：0]表示报文进入接收方向的MAC时完整的时戳信息；

所述发送方向的MAC计算出报文从MAC接收到MAC发送出的完整 的延迟时戳信息的逻辑公式为：

FTS_7[15：0]＝FTS_5[15：0]-FTS_3[15：0]；

FTS_6[47：0]＝FTS_7[15：0]+FTS_4[47：0]；

其中，FTS_7[15：0]表示报文从出方向处理模块到发送方向MAC的纳 秒延迟时间，FTS_5[15：0]表示报文进入发送方向MAC时广播的低16比特 纳秒时戳信息，FTS_3[15：0]表示出方向处理模块接收到PTP报文时的低16 比特纳秒时戳，FTS_6[47：0]为报文从MAC接收到MAC发送的纳秒延迟 时间，FTS_4[47：0]为报文经接收方向的MAC接收到出方向处理模块的纳 秒延迟时间。

本发明的有益效果是：本发明通过减少MAC广播时戳的比特数，大 大减少了广播时戳信息在芯片内的走线，降低了芯片后端布线的拥塞以及 逻辑资源。

附图说明

图1是现有集中PTP引擎广播时戳的原理示意图；

图2是本发明集中PTP引擎广播时戳的原理示意图；

图3是本发明芯片处理时戳的原理示意图。

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完 整的描述。

本发明对集中PTP引擎广播时戳的方式做了改进以及优化，减少PTP 引擎广播给MAC的时戳比特数，从而大大减少广播时戳信息在芯片内的 走线。

如图2所示，为本发明PTP引擎广播时戳的方法示意图，以以太网芯 片为例来描述本发明具体实施方案。图中所示的以太网芯片包括有128个 MAC(媒体访问控制器)、一个集中的PTP引擎、一个入方向处理(IPE) 引擎和一个出方向处理(EPE)引擎，PTP引擎主要实现两个功能：1、本 地时间的调整，2、发送时刻时戳的记录。PTP引擎中包括自由计数器 (FRC)、漂移调整(Drift Adjust)和时间差调整(Offset Adjust)，FRC用 于根据输入的参考时钟频率进行自由计数，Drift Adjust用于纠正本地参考 晶振的频偏，OffsetAdjust用于补偿本地时间和远端标准时间的差值，最后 得到调整后的时间值应用于接收和发送时刻时戳。

本发明实施例中，PTP引擎将广播时戳由62比特信息减少到16比特 信息。具体地，原先由自由计数器得到的62比特纳秒时间戳在PTP引擎内 进行漂移调整和时间差调整后，得到调整后的完整的秒加纳秒格式的时间 戳，即32比特秒+30比特纳秒时间戳。PTP引擎将调整后的低位的16比 特纳秒时戳信息广播给报文接收方向的128个MAC和发送方向的128个 MAC，同时将完整的时间戳信息，包括62比特FRC的纳秒时戳信息以及 经过调整后的62比特的秒加纳秒时戳信息传给IPE模块与EPE模块，而 每个MAC接收或者发送方向的报文完整的时戳信息由上层模块推导计算 出来，这里的上层模块指的是IPE引擎和EPE引擎，时间戳的具体处理流 程在下面有具体描述。

但是，从接收方向的MAC接收到报文，到报文传到入方向处理模块 的延迟不超过2¹⁶纳秒(即65536ns)，同理从出方向处理模块发出报文，到 报文到达发送方向的MAC的延迟同样不超过2¹⁶纳秒，否则报文到达入方 向处理模块或者从出方向处理模块到达MAC时16比特的纳秒信息会翻 转，无法恢复出完整时间戳信息。

如图3所示，为本发明实施例芯片处理时戳的原理示意图，本发明所 揭示一种芯片处理时戳的方法，包括以下步骤：

S1，报文接收方向的MAC收到PTP报文时，将捕捉的由PTP引擎广 播的低位的16比特纳秒时戳信息记录下来，和PTP报文经汇聚后传送给入 方向处理模块；

S2，在入方向处理模块内，根据PTP引擎广播的低位的纳秒时戳信息 和自身收到的完整的纳秒时戳信息，推算出报文进入报文接收方向的MAC 时完整的时戳信息；

具体地推算过程为：比较报文进入入方向处理模块时，接收到的完整 的62比特纳秒时戳信息的低16位纳秒时戳与报文进入接收方向MAC时， PTP引擎广播的低16位纳秒时戳大小，若小于等于，则将报文进入入方向 处理模块时，接收到的完整的62比特纳秒时戳信息的高46位纳秒时戳减 去1得到报文进入接收方向的MAC时的高比特时戳；若大于等于，则报 文进入接收方向的MAC时的高比特时戳直接等于报文进入入方向处理模 块时，接收到的完整的62比特纳秒时戳信息的高46位纳秒时戳。

对应的逻辑推算公式为：

FTS_1[61：16]＝(FTS_2[15：0]≤FTS_1[15：0])？FTS_2[61：16]-1： FTS_2[61：16]，其中，FTS_1[61：16]表示推算出的报文进入接收方向的MAC 时的高比特时戳，FTS_1[15：0]表示报文进入接收方向MAC时，PTP引擎 广播的低16位纳秒时戳，FTS_2[61：0]表示报文进入入方向处理模块时，接 收到的完整的62比特纳秒时戳信息。

步骤S3，在出方向处理模块内，记录其接收到报文时的纳秒时戳信息， 再根据步骤S2中推算的报文进入接收方向的MAC时完整的时戳信息，计 算出报文从接收方向的MAC接收到出方向处理模块的延迟时戳信息，延 迟时戳信息的报文头随着PTP报文传送给报文发送方向的任意一MAC；

具体的计算过程为：将出方向处理模块接收到PTP报文时的纳秒时戳 信息减去报文进入接收方向的MAC时完整的时戳信息，计算得到报文经 接收方向的MAC接收到出方向处理模块的延迟时戳信息。

对应的计算公式为：

FTS_4[47：0]＝FTS_3[61：0]-FTS_1[61：0]；

其中，FTS_4[47：0]表示报文经接收方向的MAC接收到出方向处理模 块的延迟时戳；FTS_3[61：0]表示出方向处理模块接收到PTP报文时的纳秒 时戳信息；FTS_1[61：0]表示报文进入接收方向的MAC时完整的时戳信息。

步骤S4，报文发送方向的MAC记录接收延迟时戳信息的报文头时的 纳秒时戳信息，再根据步骤S3计算出的延迟时戳信息，推算出PTP报文 从MAC接收到MAC发送出的完整的延迟时戳信息。

具体的推算过程为：

将报文进入发送方向MAC时广播的低16比特纳秒时戳信息加上出方 向处理模块接收到PTP报文时的低16比特纳秒时戳，得出报文从出方向处 理模块到发送方向MAC的纳秒延迟时间；再将得出的报文从出方向处理 模块到发送方向MAC的纳秒延迟时间加上步骤S3中推算出的报文经接收 方向的MAC接收到出方向处理模块的纳秒延迟时间，即可得到报文从 MAC接收到MAC发送的纳秒延迟时间。

对应的推算公式为：

FTS_7[15：0]＝FTS_5[15：0]-FTS_3[15：0]；

FTS_6[47：0]＝FTS_7[15：0]+FTS_4[47：0]；

其中，FTS_7[15：0]表示报文从出方向处理模块到发送方向MAC的纳 秒延迟时间，FTS_5[15：0]表示报文进入发送方向MAC时广播的低16比特 纳秒时戳信息，FTS_3[15：0]表示出方向处理模块接收到PTP报文时的低16 比特纳秒时戳，FTS_6[47：0]为报文从MAC接收到MAC发送的纳秒延迟 时间，FTS_4[47：0]为报文经接收方向的MAC接收到出方向处理模块的纳 秒延迟时间。

如图3所示，本发明实施例还揭示了一种芯片处理时戳的装置，图中 包括PTP引擎、128个报文接收方向的MAC、报文汇聚模块、入方向处理 模块、TM模块、出方向处理模块、报文分发模块和128个发送方向的MAC， PTP引擎用于发送低位的16比特纳秒时戳信息给所有接收方向的MAC和 发送方向的MAC，同时将完整的时戳信息传送给入方向处理模块和出方向 处理模块，具体过程上面有介绍，这里便不再赘述。

报文汇聚模块用于将128个接收方向的MAC接收的报文汇聚后发送 给入方向处理模块。

入方向处理模块用于根据低位的16比特纳秒时戳信息和自身收到的 完整的时戳信息，推算出PTP报文进入报文接收方向的MAC时完整的时 戳信息。

TM模块用于将入方向处理模块发出的报文转发给出方向处理模块。

出方向处理模块用于记录其接收到PTP报文时的纳秒时间戳信息，再 根据入方向处理模块推算的报文进入接收方向的MAC时完整的时戳信息， 计算出报文经接收方向的MAC接收到出方向处理模块的延迟时戳信息， 且将延迟时戳信息的报文头随着PTP报文传送给报文发送方向的任意一 MAC。

报文分发模块用于将出方向处理模块处理后的报文分发给发送方向的 任意一个MAC。

发送方向的MAC用于记录接收延迟时戳信息的报文头时的纳秒时戳 信息，再根据出方向处理模块推算出的延迟时戳信息，计算出PTP报文从 MAC接收到MAC发送出的完整的延迟时戳信息。

入方向处理模块、出方向处理模块和发送方向的MAC中进行的具体 的推算过程及相应的计算公式上面有具体介绍，这里便不再赘述。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人 员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修 饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种 不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。