在退出低功率部分宽度高速链路状态时的快速抗扭斜

摘要

描述了与在退出低功率部分宽度高速链路状态时的快速抗扭斜有关的方法和装置。在一个实施例中，可以在第一时间点，在活动通道上传输退出微片和/或在空闲通道上传输唤醒信号/序列，以使得链路的一个或多个空闲通道进入活动状态。在第二时间点(紧跟第一时间点或在第一时间点之后)，在所述链路的所述一个或多个空闲通道上传输训练序列。并且，在第三时间点(紧跟第二时间点或在第二时间点之后)之前并响应于所述训练序列，对所述一个或多个空闲通道进行抗扭斜。还公开并要求保护其它实施例。

说明书

技术领域

本公开总体上涉及电子领域。更具体地，一些实施例涉及在退出低功 率、部分宽度高速链路状态时的快速抗扭斜。

背景技术

计算机系统总体上由为了各种目的而相互通信的组件组成。将计算机 组件进行互连的链路提供用于传送数据的机制并且每条链路包括多个“通 道(lane)”，其中每条通道在给定周期内传送一些数据。在通信期间所要使 用的通道的数量总体上限定了链路宽度，链路宽度进而有效地控制该链路 的带宽。由此，较宽的链路比较窄的链路提供更大的带宽。另一方面，较 宽的链路倾向于消耗更多功率，这是由于支持额外通道的额外电路。另外， 在决定链路宽度时，功率消耗、服务质量、或性能可以成为问题。

附图说明

本详细描述提供有对附图的参照。在图中，附图标记最左边数字标识 该附图标记首次出现的附图。在不同的附图中使用相同的附图标记以指示 类似或相同的部件。

图1示出了计算系统的实施例的框图，该计算系统可用于实现本文所 讨论的各个实施例。

图2示出了计算系统的实施例的框图，该计算系统可用于实现本文所 讨论的各个实施例。

图3示出了根据实施例的链路对的框图。

图4示出了根据实施例的用于提供快速抗扭斜的流程图。

图5示出了根据实施例的时序图。

图6示出了计算系统的实施例的框图，该计算系统可用于实现本文所 讨论的各个实施例。

图7示出了计算系统的实施例的框图，该计算系统可用于实现本文所 讨论的各个实施例。

图8A示出了根据实施例的时序图。

图8B示出了根据实施例的时序图。

具体实施方式

在以下描述中，阐述了许多具体细节以便提供对各个实施例的透彻理 解。然而，一些实施例也可以被实践而无需这些具体细节。在其它实例中， 为了不模糊这些特定实施例而未详细详述公知的方法、过程、组件和电路。 本发明实施例的各个方面采用各种手段来执行，例如集成半导体电路(“硬 件”)、被组织成一个或多个程序的计算机可读指令(“软件”)或硬件和软 件的一些组合。为了本公开的目的，对“逻辑”的提及可意味着硬件、软 件或其一些组合。

在诸如QPI(快速路径互连)或Keizer技术互连(KTI)的串行链路上， 存在跨链路的宽度(例如，20条通道)的数据微片(data flit)的连续流— —该状态被称为L0。在低利用率的时段期间，为了节省功率，将微片集中 于部分宽度(例如，8条通道)——该状态被称为L0p。随着利用率增加， 空闲通道需要被带回、训练(例如，以确保比特锁维持(bit lock  maintenance))、重新抗扭斜、并且与活动通道无缝地合并从而使得该链路 可以回到完全运行状态(例如，L0)。这种从低功率、降低宽度状态的退出 (例如，从L0p到L0)需要非常迅速，从而使得性能不受不利影响。然而， 一些实施方式限制低功率状态的驻留以消除扭斜漂移(其过度消耗功率) 或中断数据流以执行抗扭斜以及空闲通道与活动通道的合并(其降低链路 性能和/或服务质量)。

本文所讨论的实施例中的一些支持在退出低功率部分宽度高速链路状 态时的快速抗扭斜。实施例操作而无需转发时钟(forwarded clock)。由此， 在没有转发时钟的情况下，一些实施例需要在进入L0(例如，从L0p)时 使通道重新抗扭斜。

如在本文所讨论的，“L0”一般是指在一个方向上以全部宽度(例如， 所有通道)运行的链路，而“L0p”一般是指在一个方向上以部分宽度(例 如，减少数量的通道)运行的链路。另外，在链路上传送的基本单元在本 文中被称为“微片(flit)”(其在实施例中为80比特，例如，8比特用于错 误检测、8比特用于链路层头、以及64比特用于数据，尽管也可以使用其 它配置)。

本文所讨论的各个实施例参照计算系统组件，例如本文例如参照图1-2 和图6-7所讨论的组件。更具体地，图1示出了根据本发明的实施例的计算 系统100的框图。该系统100包括一个或多个代理102-1至102-M(本文中 统称为“多个代理102”或更一般地“代理102”)。在实施例中，代理102 为计算系统(例如，参照图2和图6-7所讨论的计算系统)的组件。

如图1所示，代理102经由网络结构104进行通信。在实施例中，网 络结构104包括经由串行(例如，点对点)链路和/或共享通信网络进行通 信的一个或多个互连(或互连网络)。例如，一些实施例促成对允许与全缓 冲双列直插存储器模块(FBD)进行通信的链路的组件调试或验证，例如， 其中FBD链路是用于将存储器模块耦合到主机控制设备(例如，处理器或 存储器集线器)的串行链路。调试信息可从FBD信道主机发送，从而使得 通过信道业务追踪捕捉工具(例如，一个或多个逻辑分析器)沿着信道观 察调试信息。

在一个实施例中，系统100支持分层协议方案，其包括物理层、链路 层、路由层、传输层、和/或协议层。结构104还可促成点对点网络中数据 (例如，以分组的形式)从一个协议(例如，高速缓存处理器或高速缓存 感知存储器控制器)传输到另一协议。另外，在一些实施例中，网络结构 104提供遵循一个或多个高速缓存一致性协议的通信。

此外，如图1中箭头的方向所示，代理102经由网络结构104发送和/ 或接收数据。因此，一些代理利用单向链路而其它代理利用双向链路以进 行通信。例如，一个或多个代理(例如，代理102-M)发送数据(例如， 经由单向链路106)，其它代理(例如，代理102-2)接收数据(例如，经由 单向链路108)，而一些代理(例如，代理102-1)可发送和接收数据(例如， 经由双向链路110)。

另外，根据实施例，代理102中的一个或多个包括链路宽度调制(LWM) 逻辑120。例如，如将参照图2进一步讨论的，存在于计算系统中的每个 CPU插座包括LWM 120逻辑。另外，例如，如将在本文中讨论的，代理 102中的一个或多个可包括用于促成在状态从L0p变为L0时的快速抗扭斜 的快速抗扭斜逻辑122。如图1所示，逻辑122被包括在逻辑120中；然而， 本发明的实施例并不限于该实施方式并且可将逻辑122提供在系统中的其 它位置。

更具体地，图2是根据实施例的计算系统200的框图。系统200包括 多个插座202-208(示出了4个，但在一些实施例中具有更多或更少的插座)。 插座中的一个或多个包括处理器、LWM逻辑120、以及快速抗扭斜逻辑122。 另外，每个插座经由点对点(PtP)链路，或差分互连(例如，快速路径互 连(QPI)、MIPI(移动行业处理器接口)等)而耦合到其它插座。如关于 图1的网络结构104所讨论的，每个插座耦合到系统存储器的本地部分， 例如由包括动态随机存取存储器(DRAM)的多个双列直插存储器模块 (DIMMs)构成的系统存储器。

在另一实施例中，网络结构可用于任何片上系统(SoC)应用，利用定 制或标准接口，例如用于AMBA(高级微控制器总线架构)、OCP(开放式 内核协议)、MIPI(移动行业处理器接口)、PCI(外围组件互连)或PCIe (快速外围组件互连)的ARM兼容接口。

一些实施例使用使能使用基于PC(个人计算机)的系统(例如，基于 PCI的系统)中的异构资源而不对IP资源本身做任何改变的技术(例如， AXI/OCP技术)。实施例提供了两个非常薄的硬件块，其在本文中被称为Y 单元(Yunit)和垫片(shim)，其可用于将AXI/OCP IP插入到自动生成的 互连结构中以创建PCI兼容系统。Y单元的第一(例如，北)接口连接到 与PCI兼容总线(例如，直接媒体接口(DMI)总线、PCI总线、或快速外 围组件互连(PCIe)总线)接合的适配器块。第二(例如，南)接口直接 连接到非PC互连，例如AXI/OCP互连。在各个实施方式中，该总线可以 是OCP总线。

在一些实施例中，Y单元通过将PCI配置周期转换成目标IP能够理解 的事物来实现PCI列举。该单元还执行从可重新定位的PCI地址到固定 AXI/OCP地址的转换，反之亦然。Y单元还可以执行排序机制，以满足生 产者-消费者模型(例如，PCI生产者-消费者模型)。进而，个人IP经由专 用的PCI垫片而连接到互连。每个垫片可以实现针对对应IP的整个PCI头。 所述Y单元将对PCI头的访问以及设备存储空间路由到垫片。该垫片消耗 所有头读/写事物，并将其它事物传递到IP。在一些实施例中，该垫片还实 现IP的与功率管理相关的所有功能。

因此，实现Y单元的实施例采取了分布式的方法，而不是作为一个单 片兼容块。所有IP中常见的功能(例如，地址转换及排序)在Y单元中实 现，而IP特定的功能(例如，功率管理、错误处理等)在为该IP定制的垫 片中实现。

以这种方式，可以以对Y单元最小的改变而添加新的IP。例如，在一 种实施方式中，可以通过在地址重定向表中添加的新条目而发生改变。虽 然垫片为IP特定的，但是在一些实施方式中，大量的功能(例如，90％以 上)是所有IP中常见的。这使得能够为新的IP快速重新配置现有的垫片。 因此，一些实施例还使得能够使用自动生成的互连结构而无需修改。在点 对点总线架构中，设计互连结构可能是挑战性的任务。上述Y单元方法以 最小的努力将产业生态系统利用到PCI系统中，并且无需对行业标准工具 的任何修改。

如图2所示，每个插座耦合到存储器控制器(MC)/本地代理(HA) (例如，MC0/HA0至MC3/HA3)。所述存储器控制器耦合到对应的可作 为系统存储器(例如，图6中的存储器612)的一部分的本地存储器(被标 记为MEM0至MEM3)。在一些实施例中，存储器控制器(MC)/本地代理 (HA)(例如，MC0/HA0至MC3/HA3)与图1中的代理102-1相同或相 似，并且被标记为MEM0至MEM3的存储器与参照本文任一附图所讨论的 存储相同或相似。一般地，处理/高速缓存代理向本地节点发送请求以访问 与对应的“本地代理”相关联的存储器地址。另外，在一个实施例中，MEM0 至MEM3被配置为例如作为主和从的镜像数据。另外，在一些实施例中， 系统200的一个或多个组件被包括在同一集成电路管芯上。诸如图2所示 的实施例用于具有镜像的插座无缝配置。例如，被分配给存储器控制器(例 如，MC0/HA0)的数据通过PtP链路被镜像到另一存储器控制器(例如MC3/ HA3)。

在一些遗留系统中，可以关闭完整链路以在空闲时段节省功率。然而， 在低利用率时段期间，链路以较低宽度运行而非关闭整个链路(例如，以 减少与重新启动链路相关联的延迟)可以更有效率。为了这个目的，LWM 逻辑120允许链路例如在改变链路宽度时在更长的时间段内可用。例如， 链路响应于功率管理微片(其在一些实施例中可以不是完整的微片)而从 第一宽度转换为第二宽度。另外，在传输功率管理微片之后，非空闲微片 可以继续在该链路上传输。

另外，将计算机组件进行互连的链路提供用于传送数据的机制并且每 条链路包括多个“通道(lane)”，其中每条通道在给定周期内传送一些数据。 在通信期间所要使用的通道的数量总体上限定了链路宽度，链路宽度进而 有效地控制该链路的带宽。在实施例中，每条链路是点对点链路。

更具体地，图3示出了根据实施例的链路对(例如，在代理X和Y(例 如，参照图1所讨论的代理102)之间的具有端口A-D的链路对)的框图， 其中一个方向处于L0p而另一方向处于L0。图4示出了根据实施例的提供 快速抗扭斜的流程图。图5示出了根据实施例的时序图(其中通道0-7是活 动的而通道8-23是空闲的)。时序图中的“d”是指数据而EIEOS是指电空 闲退出有序集。

参照图3-5，为了退出L0p，A在A0时发送退出微片(如图4中的 PMexitL0p所示)，该退出微片例如作为唤醒信号以使得链路的一个或多个 空闲通道进入活动状态并退出L0p状态。或者，A0可以由空闲通道上的特 殊信令(例如，EIEOS)标识，该特殊信令被对齐到活动通道上的微片边界 (flit boundary)。另外，A在A1时在活动通道上发送数据或特殊微片。如 本文所讨论的，“特殊”微片一般是指不可重试的(non-retry-able)微片， 例如“空(null)”微片。另外，可以在所示的起始点(例如，A1等)之前 开始空微片并且可以在该起始点之后延伸。在预先确定的点(在A2时)之 后，A开始在空闲通道上发送训练序列(TS)。在A3时，假定已完成了训 练并且Tx(发射器)(A)在所有通道上(例如，经由快速抗扭斜逻辑122) 发送开始数据序列(SDS)。这进而完成了通道的抗扭斜并且将通道合并， 从而使得在A4时在所有通道上发送数据。在实施例中，端口A耦合到快 速抗扭斜逻辑122以在退出L0p时引发快速抗扭斜，这包括参照图3-5讨 论的一个或多个操作。

一些实施方式减少了SDS时段(A3-A4)，这是由于该链路在那时完全 不可用，这降低了性能。在一个实施例中，与时间A1一致而开始空闲通道 上的TS(或者在多个TS长度之后，例如由快速抗扭斜逻辑122)。另外， 可与时间A1在相同时间(same time)、同时(simultaneous)、同时期 (contemporaneous)、和/或关于时间A1或至少部分地与在A1时在活动通 道上的数据传送并行而开始空闲通道上的TS。接着，在时间A3之前，使 用TS(例如，由快速抗扭斜逻辑122)在空闲通道之间对这些空闲通道进 行抗扭斜。在A3之前(例如，由快速抗扭斜逻辑122)确定通道的空闲组 和活动组之间的扭斜(其在通道之间被抗扭斜)。在A3时，将活动通道组 和空闲通道组合并。该合并可以非常迅速地完成(即，使用很短的SDS)， 这是由于已经知道了抗扭斜。在实施例中，活动通道上不需要SDS而使用 了特殊(或数据)微片。

图8A和图8B示出了根据一些实施例的时序图。活动组和空闲组之间 的相关扭斜可以是图8A和图8B的左边所示的两种情况的任何一种。在图 8A中，空闲组比活动组慢，而在图8B中，空闲组比活动组快。在前者的 情况下，在各个实施例中，可以通过将延迟添加到活动组中或者通过从空 闲组的管线中移除一些时延，以实现抗扭斜。第二种方法可以更加复杂， 这是因为该方法涉及重新布置流水线中的对齐和时延缓冲，但是该方法避 免了需要在活动组中插入任何延迟或甚至插入SDS。在图8B中，在实施例 中，可以通过仅将延迟添加到空闲组而实现抗扭斜。

图6示出了根据本发明的实施例的计算系统600的框图。计算系统600 包括经由互连网络(或总线)604进行通信的一个或多个中央处理单元 (CPU)602-1到602-N或处理器(本文中统称为“多个处理器602”或更 一般地“处理器602”)。处理器602包括通用处理器、网络处理器(其处 理通过计算机网络603传送的数据)、或其它类型的处理器(包括精简指令 集计算机(RISC)处理器或复杂指令集计算机(CTSC))。

另外，处理器602具有单个或多个内核设计。具有多核设计的处理器 602将不同类型的处理器内核集成在同一集成电路(IC)管芯上。另外，具 有多核设计的处理器602可以被实现为对称或非对称多处理器。另外，参 照图1-5所讨论的操作由系统600的一个或多个组件执行。在一些实施例中， 处理器602与图2中的处理器202-208相同或相似。此外，在一些实施例中， 处理器602包括LWM逻辑120和/或快速抗扭斜逻辑122。

芯片组606还与互连网络604进行通信。在实施例中，芯片组606包 括LWM逻辑120和/或逻辑122。芯片组606包括存储器控制器集线器 (MCH)608。MCH 608包括与存储器612通信的存储器控制器610。存储 器612存储数据，该数据包括由CPU 602或计算系统600中包括的任何其 它设备执行的指令序列。例如，存储器612存储与操作系统(OS)对应的 数据。在本发明的一个实施例中，存储器612包括一个或多个易失性存储 (或存储器)设备，例如随机存取存储器(RAM)、动态RAM(DRAM)、 同步DRAM(SDRAM)、静态RAM(SRAM)、或其它类型的存储设备。 也可使用非易失性存储器，例如硬盘。额外的设备，例如多个CPU和/或多 个系统存储器也可以经由互连网络604进行通信。

另外，在一些实施例中，处理器602中的一个或多个可以访问一个或 多个高速缓存(其包括私有和/或共享高速缓存)并且可以访问相关联的高 速缓存控制器(未示出)。该高速缓存可遵循一个或多个高速缓存一致性协 议。该高速缓存可存储由系统600的一个或多个组件所利用的数据(例如， 包括指令)。

例如，高速缓存在本地缓存存储在存储器612中的数据，以供由处理 器602的组件更快地访问。在实施例中，所述高速缓存(共享的)包括中 间级高速缓存和/或末级高速缓存(LLC)。另外，处理器602的各个组件可 以通过总线或互连网络、和/或存储器控制器或集线器而与高速缓存直接通 信。另外，在一些实施例中，处理器602中的每个(或处理器602中出现 的每个内核)包括LWM逻辑120和/或逻辑122。

MCH 608还包括例如经由图形加速器而与显示设备616进行通信的图 形接口614。在本发明的一个实施例中，图形接口614经由加速图形端口 (AGP)而与图形加速器进行通信。显示设备616(例如，平板显示器)通 过例如信号转换器与图形接口614进行通信，所述信号转换器将在例如视 频存储器或系统存储器这样的存储设备中存储的图像的数字表示成转换由 显示设备616解释和显示的显示信号。在被显示设备616解释并随后在其 上显示之前，由显示设备产生的显示信号通过各个控制设备。

集线器接口618允许MCH 608和输入/输出控制集线器(ICH)620进 行通信。ICH 620提供到与计算系统600进行通信的I/O设备的接口。ICH  620通过外围桥(或控制器)624(例如，外围组件互连(PCI)桥、通用串 行总线(USB)控制器、或其它类型的外围桥或控制器)与总线622进行 通信。

桥624在CPU 602与外围设备之间提供数据通路。也可以利用其它类 型的拓扑。另外，多条总线通过例如多个桥或控制器与ICH 620进行通信。 另外，在本发明的各个实施例中，与ICH 620通信的其它外围设备包括各 种集成驱动电子设备(IDE)或小型计算机系统接口(SCSI)硬盘驱动器、 USB端口、键盘、鼠标、并行端口、串行端口、软盘驱动器、数字输出支 持(例如，数字视频接口(DVI))、或其它设备。

总线622与音频设备626、一个或多个盘驱动器628、和/或网络接口设 备630(其与计算机网络603通信)进行通信。在其它实施例中，其它设备 经由总线622进行通信。另外，在本发明的一些实施例中，各个组件(例 如，网络接口设备630)与MCH 608进行通信。另外，MCH 608中的一个 和多个组件与处理器602组合以形成单个芯片。

此外，计算系统600包括易失性和/或非易失性存储器(或存储设备)。 例如，非易失性存储器包括以下中的一个或多个：只读存储器(ROM)、可 编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、 盘驱动器(例如，628)、软盘、光盘ROM(CD-ROM)、数字多功能盘(DVD)、 闪速存储器、磁光盘，或能够存储电子数据(例如，包括指令)的其它类 型的非易失性机器可读介质。

图7示出了根据本发明的实施例的布置在点对点(PtP)配置中的计算 系统700。特别地，图7示出了在其中处理器、存储器和输入/输出设备通 过多个点对点接口进行互连的系统。参照图1-6所讨论的操作中的一个或多 个由系统700中的一个或多个组件执行。

如图7所示，系统700包括多个处理器，为清楚起见，仅示出其中的 两个处理器702和704。处理器702和704每个均包括本地存储器控制器集 线器(MCH)706和708，以使能与存储器710和712的通信。存储器710 和/或712存储各种数据，例如参照图6中的存储器612所讨论的那些数据。 处理器702和704还可包括参照图6所讨论的高速缓存。

在实施例中，处理器702和704是参照图6所讨论的处理器602中的 一个。处理器702和704分别经由点对点(PtP)接口714使用PtP接口电 路716和718而交换数据。另外，处理器702和704每个均经由单个的PtP 接口722和724使用点对点接口电路726、728、730、和732而与芯片组 720交换数据。芯片组720经由高性能图形接口736例如使用PtP接口电路 737而与高性能图形电路734交换数据。

本发明的至少一个实施例被提供在处理器702和704或芯片组720内。 LWM逻辑120和快速抗扭斜逻辑122被提供在处理器702和704内(或在 处理器702和/或704中的每个内核内)。然而，本发明的其它实施例存在于 图7的系统700内的其它电路、逻辑单元或设备中。此外，本发明的其它 实施例可分布遍及图7所示的几个电路、逻辑单元或设备。

芯片组720使用PtP接口电路741而与总线740进行通信。总线740 与诸如总线桥742和/或I/O设备743这样的一个或多个设备进行通信。总 线桥742可经由总线744而与其它设备例如键盘/鼠标745、通信设备746 (例如，调制解调器、网络接口设备或与计算机网络603通信的其它通信 设备)、音频I/O设备、和/或数据存储设备748进行通信。数据存储设备748 存储由处理器702和/或704执行的代码749。

在本发明的各个实施例中，本文例如参照图1-7所讨论的操作可被实现 为硬件(例如，电路)、软件、固件、微代码或它们的组合，其可被提供为 计算机程序产品，例如包括(例如，非瞬时性)机器可读或(例如，非瞬 时性)计算机可读介质，其上存储有用于对计算机进行编程以执行本文所 讨论的过程的指令(或软件程序)。

另外，术语“逻辑”可包括，以示例的方式，软件、硬件、或软件和 硬件的组合。机器可读介质可包括存储设备，例如参照图1-7所讨论的那些 设备。此外，这种计算机可读介质可被下载作为计算机程序产品，其中， 通过经由载波传输的数据信号的方式或通过经由通信链路(例如，总线、 调制解调器、或网络连接)的其它传播介质的方式而将所述程序以从远程 计算机(例如，服务器)传送到请求计算机(例如，客户端)。

说明书中提及的“一个实施例”或“实施例”是指与结合该实施例描 述的特定特征、结构或特性可被包含在至少一个实施方式中。在说明书中 各处出现的短语“在一个实施例中”可以或可以不全部指代同一实施例。

另外，在说明书和权利要求中，也可以使用术语“耦合”和“连接” 及其派生词。在本发明的一些实施例中，“连接”可指示两个或更多元件彼 此直接物理或电接触。“耦合”可指示两个或更多元件直接物理或电接触。 然而，“耦合”也可指示两个或更多元件彼此并不直接接触，但仍彼此协作 或交互。

因此，虽然以特定于结构特征和/或方法动作的语言描述了本发明实施 例，但应理解的是，所要求保护的主题可不限于所描述的具体特征或动作。 相反，这些具体特征和动作被公开为实现所要求保护的主题的示例形式。