电池组监控系统和用于在电池组监控系统中将二进制ID指配给微处理器的方法

摘要

提供了一种电池组监控系统。该系统包括主微处理器和第一微处理器。主微处理器从其输出端口输出第一信号以引起第一微处理器的输入端口具有第一低逻辑电压。在输出第一信号之后，主微处理器通过通信总线发送来自于其通信总线端口的具有第一二进制ID的消息。当第一微处理器的输入端口具有第一低逻辑电压时，第一微处理器在其通信总线端口处接收第一二进制ID并且将该第一二进制ID存储在第一微处理器的非易失性存储器中。

说明书

技术领域

本申请涉及一种电池组监控系统和用于在电池组监控系统中将二 进制id指配给微处理器的方法。

背景技术

相关申请的交叉引用

本申请要求于2012年8月23日在美国提交的美国专利申请No. 13/592,980的优先权，其整个内容通过引用被合并在此。

在此发明人已经认识到对于被改良的电池组监控系统和用于在电 池组监控系统中将二进制ID指配给微处理器的方法的需求。

发明内容

提供一种根据示例性实施例的电池组监控系统。该电池组监控系 统包括：主微处理器，具有输入端口、输出端口、以及通信总线端口。 主微处理器的通信总线端口可操作地耦合到通信总线。电池组监控系 统进一步包括第一微处理器，其具有输入端口、输出端口、以及通信 总线端口。第一微处理器的通信总线端口可操作地耦合到通信总线。 电池组监控系统进一步包括第二微处理器，其具有输入端口、输出端 口、以及通信总线端口。该第二微处理器的通信总线端口可操作地耦 合到通信总线。电池组监控系统进一步包括第一过电压保护电路，其 被电气地耦合在主微处理器的输出端口和第一微处理器的输入端口之 间。电池组监控系统进一步包括第二过电压保护电路，其被电气地耦 合在第一微处理器的输出端口和第二微处理器的输入端口之间。主微 处理器被配置成，从其输出端口输出第一信号以引起第一微处理器的 输入端口具有第一低逻辑电压。主微处理器被进一步配置成，在输出 第一信号之后，通过通信总线发送来自于其通信总线端口的具有第一 二进制ID的消息。第一微处理器被配置成，当第一微处理器的输入端 口具有第一低逻辑电压时，在其通信总线端口处接收第一二进制ID， 并且将该第一二进制ID存储在第一微处理器的非易失性存储器中。

一种根据另一示例性实施例的用于在电池组监控系统中将二进制 ID指配给微处理器的方法。该电池组监控系统包括：主微处理器，其 具有输入端口、输出端口、以及通信总线端口。主微处理器的通信总 线端口可操作地耦合到通信总线。电池组监控系统进一步包括第一微 处理器，其具有输入端口、输出端口、以及通信总线端口。第一微处 理器的通信总线端口可操作地耦合到通信总线。电池组监控系统进一 步包括第二微处理器，其具有输入端口、输出端口、以及通信总线端 口。该第二微处理器的通信总线端口可操作地耦合到通信总线。电池 组监控系统进一步包括第一过电压保护电路，其被电气地耦合在主微 处理器的输出端口和第一微处理器的输入端口之间。电池组监控系统 进一步包括第二过电压保护电路，其被电气地耦合在第一微处理器的 输出端口和第二微处理器的输入端口之间。该方法包括：从主微处理 器的输出端口输出第一信号以引起第一微处理器的输入端口具有第一 低逻辑电压。该方法进一步包括，在生成第一信号之后通过通信总线 发送来自于主微处理器的通信总线端口的具有第一二进制ID的消息。 该方法进一步包括在第一微处理器的通信总线端口处接收第一二进制 ID。该方法进一步包括，当第一微处理器的输入端口具有第一低逻辑 电压时将该第一二进制ID存储在第一微处理器的非易失性存储器中。

附图说明

图1是根据示例性实施例的电池组监控系统的示意图；和

图2至图5是根据另一示例性实施例的用于在图1的电池组监控 系统中将二进制ID指配给的微处理器的方法的流程图。

具体实施方式

参考图1，图示根据示例性实施例的用于监控电池组12的操作参 数的电池组监控系统10。电池组监控系统10包括电池模块14、16、 18。电池组监控系统10包括主微处理器20；第一微处理器30；第二 微处理器40；第三微处理器50；晶体管60；电阻器62、64；第一过 电压保护电路80；温度传感器90；电压传感器92；晶体管160；电阻 器162、164；第二过电压保护电路180；温度传感器190；电压传感器 192；晶体管260；电阻器262、264；第三过电压保护电路280；温度 传感器290；电压传感器292；晶体管360；电阻器362、364；以及第 四过电压保护电路380。电池组监控系统10的优点在于，系统10利用 从系统10中的各个微处理器输出的信号和来自于主微处理器20的各 自的二进制ID以通过各自的二进制ID对后续的微处理器进行编程。

主微处理器20具有输入端口IN1、输出端口OUT1、通信总线端 口COM1、以及非易失性存储器22。通信总线端口COM1被可操作地 耦合到通信总线52。主微处理器20被配置成通过通信总线52将来自 于通信总线端口COM1的消息发送到第一、第二、以及第三微处理器 30、40、50，用于分别地将第一、第二、以及第三二进制ID指配到其。 主微处理器20分别利用用于与第一、第二、以及第三微处理器30、40、 50的进一步通信的第一、第二、以及第三二进制ID。

晶体管60具有栅极G1、源极S1、以及漏极D1，和被电气地耦合 在漏极D1和源极S1之间的二极管。栅极G1被电气地耦合到主微处 理器20的输出端口OUT1。源极S1被电气地耦合到电气接地。漏极 D1被电气地耦合到电阻器62的第一端。电阻器62被串联地电气地耦 合在漏极D1和结点63之间。电阻器64被电气地耦合在电压源Vcc 和结点63之间。第一过电压保护电路80被电气地耦合在结点63和第 一微处理器30的输入端口IN2之间。

当主微处理器20没有从输出端口OUT1输出高逻辑电压时，晶体 管60被切断并且输入端口IN2具有来自于电压源Vcc的被施加到其的 高逻辑电压。第一过电压保护电路80限制被施加到输入端口IN2的高 逻辑电压的振幅以使其小于预定的电压水平。第一过电压保护电路80 包括电阻器400、电容器402以及齐纳二极管404。电阻器400被电气 地耦合在结点63和第一微处理器30的输入端口IN2之间。电容器402 被电气地耦合在输入端口IN2和电气接地之间。齐纳二极管404具有 被电气地耦合到输入端口IN2的阴极和被电气地耦合到电气接地的阳 极电极使得齐纳二极管404限制被施加到输入端口IN2的电压振幅以 小于预定的电压水平。

当主微处理器20从输出端口OUT1输出高逻辑电压(例如，5Vdc) 时，晶体管60被接通并且输入端口IN2具有被施加到其的低逻辑电压 (例如，<0.5Vdc)。当输入端口IN2具有被施加到其的低逻辑电压 时，第一微处理器30进入将会接受并且存储来自于在通信总线端口 COM2处接收到的消息的二进制ID的编程模式。

第一微处理器30具有输入端口IN2、输出端口OUT2、通信总线 端口COM2、以及非易失性存储器32。通信总线端口COM2被可操作 地耦合到通信总线52。第一微处理器30被配置成从主微处理器20接 收第一二进制ID并且将第一二进制ID存储在如下面将会更加详细地 解释的非易失性存储器32中。第一微处理器30进一步被电气地耦合 到温度传感器90和电压传感器92。温度传感器90生成指示通过第一 微处理器30接收到的电池模块14的温度水平的温度信号。电压传感 器92生成第一微处理器30接收到的通过电池模块14输出的电压电平 的电压信号。

晶体管160具有栅极G2、源极S2、以及漏极D2，和被电气地耦 合在漏极D2和源极S2之间的二极管。栅极G2被电气地耦合到第一 微处理器30的输出端口OUT2。源极S2被电气地耦合到电气接地。漏 极D2被电气地耦合到电阻器162的第一端。电阻器162被串联地电气 地耦合在漏极D2和结点163之间。电阻器164被电气地耦合在电压源 Vcc和结点163之间。第二过电压保护电路180被电气地耦合在结点 163和第二微处理器40的输入端口IN3之间。

当第一微处理器30没有从输出端口OUT2输出高逻辑电压时，晶 体管160被切断并且输入端口IN3具有来自于电压源Vcc的被施加到 其的高逻辑电压。第二过电压保护电路180限制被施加到输入端口IN3 的高逻辑电压的振幅以使其小于预定的电压水平。第二过电压保护电 路180包括电阻器420、电容器422以及齐纳二极管424。电阻器420 被电气地耦合在结点163和第二微处理器40的输入端口IN3之间。电 容器422被电气地耦合在输入端口IN3和电气接地之间。齐纳二极管 424具有被电气地耦合到输入端口IN3的阴极和被电气地耦合到电气接 地的阳极电极使得齐纳二极管424限制被施加到输入端口IN3的电压 振幅以小于预定的电压水平。

当第一微处理器30从输出端口OUT2输出高逻辑电压时，晶体管 160被接通并且输入端口IN3具有被施加到其的低逻辑电压。当输入端 口IN3具有被施加到其的低逻辑电压时，第二微处理器40进入将会接 受并且存储来自于在通信总线端口COM3处接收到的消息的二进制ID 的编程模式。

第二微处理器40具有输入端口IN3、输出端口OUT3、通信总线 端口COM3、以及非易失性存储器42。通信总线端口COM3被可操作 地耦合到通信总线52。第二微处理器40被配置成从主微处理器20接 收第二二进制ID并且将第二二进制ID存储在如下面将会更加详细地 解释的非易失性存储器42中。第二微处理器40进一步被电气地耦合 到温度传感器190和电压传感器192。温度传感器190生成指示通过第 二微处理器40接收到的电池模块16的温度水平的温度信号。电压传 感器192生成指示第二微处理器40接收到的通过电池模块16输出的 电压电平的电压信号。

晶体管260具有栅极G3、源极S3、以及漏极D3，和被电气地耦 合在漏极D3和源极S3之间的二极管。栅极G3被电气地耦合到第二 微处理器40的输出端口OUT3。源极S3被电气地耦合到电气接地。漏 极D3被电气地耦合到电阻器262的第一端。电阻器262被串联地电气 地耦合在漏极D3和结点263之间。电阻器264被电气地耦合在电压源 Vcc和结点263之间。第三过电压保护电路280被电气地耦合在结点 263和第三微处理器50的输入端口IN4之间。

当第二微处理器40没有从输出端口OUT3输出高逻辑电压时，晶 体管260被切断并且输入端口IN4具有来自于电压源Vcc的被施加到 其的高逻辑电压。第三过电压保护电路280限制被施加到输入端口IN4 的高逻辑电压的振幅以使其小于预定的电压水平。第三过电压保护电 路280包括电阻器440、电容器442以及齐纳二极管444。电阻器440 被电气地耦合在结点263和第三微处理器50的输入端口IN4之间。电 容器442被电气地耦合在输入端口IN4和电气接地之间。齐纳二极管 444具有被电气地耦合到输入端口IN4的阴极和被电气地耦合到电气接 地的阳极电极使得齐纳二极管444限制被施加到输入端口IN4的电压 振幅以小于预定的电压水平。

当第二微处理器40从输出端口OUT3输出高逻辑电压时，晶体管 260被接通并且输入端口IN4具有被施加到其的低逻辑电压。当输入端 口IN4具有被施加到其的低逻辑电压时，第三微处理器50进入将会接 受并且存储来自于在通信总线端口COM4处接收到的消息的二进制ID 的编程模式。

第三微处理器50具有输入端口IN4、输出端口OUT4、通信总线 端口COM4、以及非易失性存储器51。通信总线端口COM4被可操作 地耦合到通信总线52。第三微处理器50被配置成从主微处理器20接 收第三二进制ID并且将第三二进制ID存储在如下面将会更加详细地 解释的非易失性存储器51中。第三微处理器50进一步被电气地耦合 到温度传感器290和电压传感器292。温度传感器290生成指示通过第 三微处理器50接收到的电池模块18的温度水平的温度信号。电压传 感器292生成指示第三微处理器50接收到的通过电池模块18输出的 电压电平的电压信号。

晶体管360具有栅极G4、源极S4、以及漏极D4，和被电气地耦 合在漏极D4和源极S4之间的二极管。栅极G4被电气地耦合到第三 微处理器50的输出端口OUT4。源极S4被电气地耦合到电气接地。漏 极D4被电气地耦合到电阻器362的第一端。电阻器362被串联地电气 地耦合在漏极D4和结点363之间。电阻器364被电气地耦合在电压源 Vcc和结点263之间。第四过电压保护电路380被电气地耦合在结点 363和主微处理器20的输入端口IN1之间。

当第三微处理器50没有从输出端口OUT4输出高逻辑电压时，晶 体管360被切断并且输入端口IN1具有来自于电压源Vcc的被施加到 其的高逻辑电压。第四过电压保护电路380限制被施加到输入端口IN1 的高逻辑电压的振幅以使其小于预定的电压水平。第四过电压保护电 路380包括电阻器460、电容器462以及齐纳二极管464。电阻器460 被电气地耦合在结点363和主微处理器20的输入端口IN1之间。电容 器462被电气地耦合在输入端口IN1和电气接地之间。齐纳二极管464 具有被电气地耦合到输入端口IN1的阴极和被电气地耦合到电气接地 的阳极电极使得齐纳二极管464限制被施加到输入端口IN1的电压振 幅以小于预定的电压水平。

当第三微处理器50从输出端口OUT4输出高逻辑电压时，晶体管 360被接通并且输入端口IN1具有被施加到其的低逻辑电压。当输入端 口IN1具有被施加到其的低逻辑电压时，主微处理器20停止通过通信 总线52发送二进制ID。

参考图1-图5，现在将会描述根据另一示例性实施例的用于在电 池组监控系统10中将二进制ID指配给微处理器的方法的流程图。

在步骤S600处，用户提供电池组监控系统10，其包括：(i)主 微处理器20，具有输入端口IN1、输出端口OUT1、以及通信总线端口 COM1，主微处理器20的通信总线端口COM1可操作地耦合到通信总 线52；(ii)第一微处理器30，具有输入端口IN2、输出端口OUT2、 以及通信总线端口COM2，该第一微处理器30的通信总线端口COM2 可操作地耦合到通信总线52；(iii)第二微处理器40，具有输入端口 IN3、输出端口OUT3、以及通信总线端口COM3，该第二微处理器40 的通信总线端口COM3可操作地耦合到通信总线52；(iv)第三微处 理器50，具有输入端口IN4、输出端口OUT4、以及通信总线端口COM4， 该第三微处理器50的通信总线端口COM4可操作地耦合到通信总线 52；(v)第一过电压保护电路80，其被电气地耦合在主微处理器20 的输出端口OUT1和第一微处理器30的输入端口IN2之间；(vi)第 二过电压保护电路180，其被电气地耦合在第一微处理器30的输出端 口OUT2和第二微处理器40的输入端口IN3之间；(vii)第三过电压 保护电路280，其被电气地耦合在第二微处理器40的输出端口OUT3 和第三微处理器50的输入端口IN4之间；以及(viii)第四过电压保护 电路380，其被电气地耦合到第三微处理器50的输出端口OUT4和主 微处理器20的输入端口IN1之间。

在步骤602处，主微处理器20从其输出端口OUT1输出第一信号 以引起第一微处理器30的输入端口IN2具有第一低逻辑电压。

在步骤604处，在输出第一信号之后主微处理器20通过通信总线 52发送来自于通信总线端口COM1的具有第一二进制ID的第一消息。

在步骤606处，当第一微处理器30的输入端口IN2具有第一低逻 辑电压时，第一微处理器30在其通信总线COM2处接收第一二进制ID 并且将第一二进制ID存储在第一微处理器30的非易失性存储器32中。

在步骤620处，在将第一二进制ID存储在第一微处理器30的非 易失性存储器32中之后第一微处理器30通过通信总线52将来自于其 通信总线端口COM2的第一确认消息发送到主微处理器20的通信总线 端口COM1。

在步骤622处，响应于从第一微处理器30接收第一确认消息主微 处理器20将网络ID表中的第一二进制ID存储在主微处理器20的非 易失性存储器22中。

在步骤624处，在第一微处理器30的输入端口IN2具有第一低逻 辑电压之后，第一微处理器30从其输出端口OUT2输出第二信号以引 起第二微处理器40的输入端口IN3具有第二低逻辑电压。

在步骤626处，在从第一微处理器30接收第一确认消息之后主微 处理器20通过通信总线52发送来自于通信总线端口COM1的具有第 二二进制ID的第二消息。

在步骤628处，当第二微处理器40的输入端口IN3具有第二低逻 辑电压时第二微处理器40在其通信总线端口COM3处接收第二二进制 ID并且将该第二二进制ID存储在第二微处理器40的非易失性存储器 42中。

在步骤630处，在将第二二进制ID存储在第二微处理器40的非 易失性存储器42之后第二微处理器40通过通信总线52将来自于通信 总线端口COM3的第二确认消息发送到主微处理器20的通信总线端口 COM1。

在步骤640处，响应于接收来自于第二微处理器40的第二确认消 息主微处理器20将网络ID表中的第二二进制ID存储在主微处理器20 的非易失性存储器22中。

在步骤642处，在第二微处理器40的输入端口IN3具有第二低逻 辑电压之后第二微处理器40从其输出端口OUT3输出第三信号以引起 第三微处理器50的输入端口IN4具有第三低逻辑电压。

在步骤644处，在从第二微处理器40接收第二确认消息之后主微 处理器20通过通信总线52发送来自于其通信总线端口COM1的具有 第三二进制ID的第三消息。

在步骤646处，当第三微处理器50的输入端口IN4具有第三低逻 辑电压时第三微处理器50在其通信总线端口COM4处接收第三二进制 ID并且将该第三二进制ID存储在第三微处理器50的非易失性存储器 51中。

在步骤648处，在将第三二进制ID存储在第三微处理器50的非 易失性存储器51之后第三微处理器50通过通信总线52将来自于其通 信总线端口COM4的第三确认消息发送到主微处理器20的通信总线端 口COM1。

在步骤650处，响应于接收来自于第三微处理器50的第三确认消 息主微处理器20将网络ID表中的第三二进制ID存储在主微处理器20 的非易失性存储器22中。

在步骤660处，在将第三二进制ID存储在第三微处理器50的非 易失性存储器51之后第三微处理器50从其输出端口OUT4输出第四 信号以引起主微处理器20的输入端口IN1具有第四低逻辑电压。

在步骤662处，主微处理器20从主微处理器20的非易失性存储 器22中的网络ID表中检索第一二进制ID。

在步骤664处，主微处理器20通过通信总线52将来自于其通信 总线端口COM1的具有测量命令和第一二进制ID的命令消息发送到第 一微处理器30的通信总线端口COM2。

在步骤666处，第一微处理器30进行关于是否命令消息中的第一 二进制ID等于被存储在第一微处理器30的非易失性存储器32中的二 进制ID的确定。如果步骤666的值等于是，则方法前进到步骤668。 否则，方法被退出。

在步骤668处，响应于接收命令消息，第一微处理器30通过通信 总线52将来自于通信总线端口COM2的具有与电池模块14相关联的 至少一个测量值的测量消息发送到主微处理器20的通信总线端口 COM1。

在步骤670处，主微处理器20将与电池模块14相关联的至少一 个测量值存储在主微处理器20的非易失性存储器22中。在步骤670 之后，方法被退出。

电池组监控系统10和在系统中将二进制ID指配给微处理器的方 法提供优于其它系统和方法的实质性优点。特别地，电池组监控系统 10和方法提供利用在系统中从各个微处理器输出的信号和来自于主微 处理器20的各自的二进制ID以通过各自的二进制ID对后续的微处理 器进行编程的技术效果。

能够以具有用于实践方法的计算机可执行的指令的一个或者多个 计算机可读介质的形式至少部分地实现上述方法。计算机可读介质能 够包括下述中的一个或者多个：硬盘驱动器、RAM存储器、闪存、以 及本领域的技术人员公知的其它计算机可读介质；其中，当计算机可 读指令被加载到一个或者多个计算机或者微处理器中并且通过一个或 者多个计算机或者微处理器执行时，一个或者多个计算机或者微处理 器变成用于实践方法的设备。

虽然已经仅结合有限数目的实施例详细描述了要求保护的本发 明，但是应容易理解，本发明不受到这样公开的实施例的限制。而是， 要求保护的本发明能够被改进以包括迄今为止没有描述的任何数目的 变体、变型、替代或者等价装置，但是其与本发明的精神和范围相当。 另外，虽然已经描述了要求保护的本发明的各个实施例，但是要理解 的是，本发明的各方面可以仅包括所描述的实施例中的一些。相应地， 要求保护的本发明不应被看作通过前述的描述加以限制。