一种三维声波测井仪近探头测量模块的远程升级方法

摘要

本发明公开了一种三维声波测井仪近探头测量模块的远程升级方法，在网络连接成功后，含有格式转换软件的上位机通过维护装置先后向近探头测量模块发送远程DSP升级文件和FPGA升级文件，近探头测量模块接收到后按照DSP升级文件和FPGA升级文件对内部的DSP和FPGA进行升级。在具体的升级过程中，上位机能够向近探头测量模块发送仪器回状态字命令，判断DSP和FPGA是否升级成功，近探头测量模块能将升级成功的DSP升级文件进行备份，对DSP升级失败的，可以通过片外SPI设备启动方式，恢复到原因的DSP运行状态。这样不仅大幅度缩短升级时间，还能提高测井效率。

说明书

技术领域

本发明属于远程升级技术领域，更为具体地讲，涉及一种三维声波测井仪 近探头测量模块的远程升级方法。

背景技术

由于三维声波测井工程工作环境特殊，三维声波测井仪近探头测量模块采 用小型化、柔性电路设计，位置上尽量靠近声波接收换能器，就近数字化模拟 声波信号，尽最大可能缩短模拟信号的传输路径，最小化噪声干扰，所以近探 头测量模块需要跟声波接收换能器一起浸泡在硅油里面；另外，在机械外壳的 覆盖下，电路板上的JTAG接口也需要做处理。综上条件这就使得此模块电路的 软件和固件程序不能按照常规方法升级，远程升级方式成为必须。

三维声波测井仪井下电子线路部分由近探头测量模块和发射驱动模块组 成，近探头测量模块的功能较为灵活，其他模块功能相对固定，在实际测井中， 经常需要对近探头测量模块进行功能调整和程序优化。传统的升级办法是将测 井仪从几千米的井下提上来，再把仪器拆卸开，通过仿真器将程序烧写进DSP 和FPGA的Flash内，这样会浪费大量的时间和精力，并且在拆卸和组装仪器过 程中可能对仪器造成损害，从而导致仪器不能正常工作。

发明内容

本发明的目的在于克服现有技术的不足，提供一种三维声波测井仪近探头 测量模块的远程升级方法，通过对近探头测量模块中的DSP和FPGA进行远程 升级，从而使升级时间大幅度缩短，测井效率得以提高。

为实现上述发明目的，本发明一种三维声波测井仪近探头测量模块的远程 升级方法，其特征在于，包括以下步骤：

(1)、含有格式转换软件的上位机将DSP工程文件分别转换为DSP升级文 件和DSP升级文件对应的SPI引导文件；将FPGA工程文件转换为FPGA升级 文件；

(2)、将上位机和维护装置通过以太网接口远程连接，将维护装置和近探 头测量模块通过MCBSP差分总线连接；上位机通过维护装置向近探头测量模块 发送远程升级DSP命令和远程升级FPGA命令，维护装置收到命令后下发给近 探头测量模块，近探头测量模块接收到维护装置转发的远程升级DSP命令、远 程升级FPGA命令后，又通过维护装置返回给上位机一个应答信号；

(3)、对近探头测量模块中的DSP进行升级

(3.1)、上位机收到应答信号后，通过以太网接口将DSP升级文件发送至 维护装置；

(3.2)、维护装置接收到DSP升级文件后，通过MCBSP差分总线将DSP 升级文件发送至近探头测量模块；

(3.3)、对近探头测量模块中的DSP进行升级

近探头测量模块上的FPGA接收DSP升级文件后生成中断信号，再发送至 DSP，DSP在接收到FPGA发送的中断信号后，读取中断信号中的DSP升级文 件并进行校验，待校验成功后，再调用底层Flash_API函数将DSP升级文件写 至片上Flash；

(3.4)、判断DSP升级是否成功，并将升级成功的DSP升级文件对应的SPI 引导文件进行备份

上位机向近探头测量模块发送仪器回状态字命令，并等待DSP上传仪器的 当前工作状态；

(a)、如果上位机接收不到DSP上传的仪器当前工作状态，则远程升级失 败；

上位机通过维护装置向近探头测量模块发送切换DSP启动模式的命令， FPGA接收到该命令后改变DSP启动引脚电平，将DSP启动模式切换到片外SPI 设备启动，DSP从片外SPI EEPROM上读取原有的SPI引导文件，执行远程升 级失败之前的程序；

(b)、如果上位机能接收到DSP上传的仪器当前工作状态，则远程升级成 功；

上位机通过以太网接口将SPI引导文件下传至近探头测量模块，DSP从 FPGA中读取SPI引导文件，并将SPI引导文件写至片外SPI EEPROM的0x0000 起始处，完成DSP升级文件的备份；

(4)、对近探头测量模块中的FPGA进行升级

(4.1)、上位机通过以太网接口将FPGA升级文件发送至维护装置；

(4.2)、维护装置接收到FPGA升级文件后，通过MCBSP差分总线将FPGA 升级文件发送至近探头测量模块；

(4.3)、对近探头测量模块中的FPGA进行升级

近探头测量模块上的FPGA接收FPGA升级文件后生成外部中断信号，再 发送至DSP，DSP在接收到FPGA发送的外部中断信号后，读取外部中断信号 中的FPGA升级文件并进行校验，待校验成功后，DSP将其写至片外SPI  EEPROM的SPI引导文件后面，即EEPROM的下部分，然后DSP向FPGA的 PROG_A引脚发送低脉冲，FPGA开始重新配置，再通过SPI接口将外部配置数 据读取到片内完成配置；

(4.4)、判断FPGA升级是否成功

上位机向近探头测量模块发送仪器回状态字命令，并等待DSP上传仪器的 当前工作状态；

如果上位机能接收到FPGA上传的仪器当前工作状态，则表明FPGA远程 升级成功；如果上位机没收到FPGA上传的仪器当前工作状态，则表明FPGA 远程升级失败，再返回步骤(4.1)进行FPGA远程升级直至升级成功。

本发明的发明目的是这样实现的：

本发明三维声波测井仪近探头测量模块的远程升级方法，在网络连接成功 后，含有格式转换软件的上位机通过维护装置先后向近探头测量模块发送远程 DSP升级文件和FPGA升级文件，近探头测量模块接收到后按照DSP升级文件 和FPGA升级文件对内部的DSP和FPGA进行升级。在具体的升级过程中，上 位机能够向近探头测量模块发送仪器回状态字命令，判断DSP和FPGA是否升 级成功，近探头测量模块能将升级成功的DSP升级文件进行备份，对DSP升级 失败的，可以通过片外SPI设备启动方式，恢复到原因的DSP运行状态。这样 不仅大幅度缩短升级时间，还能提高测井效率。

同时，本发明三维声波测井仪近探头测量模块的远程升级方法还具有以下 有益效果：

(1)、维护装置通过以太网接口接收上位机下发的远程升级DSP命令、远 程升级FPGA命令和十六进制升级文件，通过预加重芯片MAX3292差分输出下 传到近探头测量模块，接收近探头测量模块上传的应答信号，然后通过以太网 接口上传给上位机。维护装置与近探头测量模块采用MCBSP接口传输， MAX3292能延长数据的传输距离以及提高传输的可靠性，在1Mbps传输速率 下，稳定传输距离最高可达500米；

(2)、完成DSP和FPGA的远程升级并将升级后DSP升级文件对应的SPI 引导文件备份至片外SPI EEPROM；EEPROM被分成上下两部分，上部分存 FPGA升级文件，下部分存DSP升级文件，这样在DSP升级失败时及时恢复到 以前的工作状态。

附图说明

图1是本发明三维声波测井仪近探头测量模块的远程升级结构示意图；

图2是DSP升级文件的转换流程图；

图3是DSP升级文件的格式转换流程图；

图4是DSP升级文件所对应的SPI引导文件的转换流程图；

图5是FPGA升级文件的转换流程图；

图6是Spartan-3E FPGA与AT25256之间的连接示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更 好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设 计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

为了方便描述，先对具体实施方式中出现的相关专业术语进行说明：

图1是本发明三维声波测井仪近探头测量模块的远程升级结构示意图。

本实施例中，如图1所示，三维声波测井仪近探头测量模块的远程升级结构 主要包括：含有格式转换软件的上位机、接收命令和数据并转发的维护装置以 及实现远程升级功能的近探头测量模块。

上位机能同时实现DSP的可执行目标文件向16位并行接口引导方式的Intel  Hex格式文件、SPI 8位引导方式的ASCII格式文件的转换；而近探头测量模块 能将DSP的SPI 8位引导方式的ASCII格式文件和FPGA的远程升级文件存储 在同一片EEPROM当中；其中，EEPROM被分成上下两部分，上部分存FPGA 程序，下部分存DSP程序，并成功实现对DSP当前运行程序对应的SPI 8位引 导方式的SPI引导文件的备份和FPGA的远程升级。

下面对三维声波测井仪近探头测量模块的远程升级流程作详细说明，如下：

S1、含有格式转换软件的上位机将DSP工程文件分别转换为DSP升级文件 和DSP升级文件对应的SPI引导文件；将FPGA工程文件转换为FPGA升级文 件；

本实施例中，如图2所示，DSP工程文件转换为DSP升级文件的方法为：

在CCS开发环境中，将DSP工程文件编译链接生成可执行目标文件，然后 将可执行目标文件转换为Intel HEX文件，因此，需要新建两个文件，一个为“.bat” 的批处理文件，一个为“.cmd”的链接文件。在“.cmd”文件中加入以下代码：

cd debug

C:\ti\C2000\cgtools\bin\hex2000.exe test.cmd

第一行代码的意义是进入DSP开发工程的默认输出目录即“debug”文件夹， 第二号代码是指定HEX工具的路径并按照“test.cmd”文件中的命令执行转换。在 CCS开发环境中，需要在当前工程的“Build Options”选项中加入“.cmd”文件，并 设置运行方式为“Always”。

新建一个“test.bat”的文件，并加入以下代码：

File_name.out

-gpio8

-map test.map

-o test.hex

-d

-b

“File_name.out”，是当前DSP开发工程生成的可执行目标文件名，也是 HEX2000工具的输入文件；“-gpio8”是8位并行接口的引导方式；“-map test.map” 是输出一个名为“test.map”的map表；“-o test.hex”是输出HEX文件名，即 “test.hex”；“-d”表示输出格式为Intel HEX格式；“-b”表示加入程序的入口地址。 通过以上设置，双击“.cmd”文件后便得到一个名为“test.hex”的HEX文件。

利用HEX2000转换工具能够提取可执行目标文件中有效加载段信息，但由 于HEX文件以ASCII编码方式保存，而且存在大量冗余信息，比如每行的起始 字节以及每行结束的校验字节。格式转换软件以HEX文件为输入文件，以二进 制BIN文件作为最终的输出文件，即得到DSP升级文件，这样去除了HEX文 件中的冗余信息并将各下载段按照新的格式组合为二进制文件。

其中，DSP升级文件的格式转换具体流程如图3所示。

格式转换程序以行为单位处理HEX文件。首先，格式转换程序程序对HEX 文件的每个字节进行扫描，如果检测到冒号，说明已经开始了新的行，否则提 取段数据缓存在一个数组中；其次，判断每行的记录类型以及地址是否连续， 如果地址没有连续则开始了新的段，这时记录新的段首信息，否则更新段数据； 最后，在所有行处理完毕后，按照BIN文件的格式合并段首和段数据，并添加 文件信息。

本实施例中，如图4所示，DSP工程文件分别转换为DSP升级文件对应的 SPI引导文件的方法为：

在CCS开发环境中，将DSP工程文件编译链接生成可执行目标文件，然后 利用HEX2000转换工具将可执行目标文件生成SPI引导文件格式的BootLoader 数据流文件(以“hex”为后缀)。构SPI建引导文件的具体实现办法如下：新建一 个批处理文件test.bat和链接命令文件test.cmd(文件名称任取)，将test.bat、 test.cmd、HEX2000.exe以及需要进行转换的可执行目标文件比如CpuTimer0.out 放在同一个文件夹。在批处理文件test.cmd里添加如下代码：

cd debug

C:\CCStudio_v3.3\C2000\cgtools\bin\hex2000.exe test.cmd

第一行代码表示进入DSP开发工程的默认输出目录即“debug”文件夹，第二 行代码是指定HEX工具的路径并按照“test.cmd”文件中的命令执行转换。在链接 命令文件test.cmd中添加如下代码：

CpuTimer0.out

-spi8

-map CpuTimer0.map

-o CpuTimer0.hex

-all

-b

-lopcp 0x5

-spilid 0x5F

-d 0x3A8000

“CpuTimer0.out”是当前工程生成的COFF文件名，也是HEX2000工具的输 入文件；“-spi8”是SPI 8位引导方式；“-map CpuTimer0.map”是输出一个名为 “CpuTimer0.map”的map表；“-o CpuTimer0.hex”是输出HEX文件名，即 “CpuTimer0.hex”；“-all”是将所有输入段作为引导段；“-b”表示输出格式为ASCII 格式；“-lopcp 0x5”设置寄存器LOSPCP的初始值为0x5；“-spibrr 0x7F”设置 寄存器SPILID的初始值为0x5F；“-d 0x3A8000”设定程序的入口地址为 0x3A8000。双击“test.bat”文件，便会按照“test.cmd”中的要求生成 “CpuTimer0.map”和“CpuTimer0.hex”两个文件。利用格式转换软件读入 “CpuTimer0.hex”文件中相邻的两个8位二进制数据合并输出一个4位十六进制 数据，直至读到文件结尾为止，便得到“CpuTimer0.dat”文件，即SPI引导文件。

本实施例中，如图5所示，FPGA工程文件转换为FPGA升级文件的方法为：

在ISE工程下Generate Programming File处单击右键，接着点击Process  Properties，在弹出的对话框里面选择General Options，在Create Binary  Configuration File后面打勾并点击OK，双击Generate Programming File，在ISE 工程路径下产生工程对应的二进制配置文件，该二进制配置文件以.bin为后缀； 再利用格式转换软件读入二进制配置文件，将相邻两个8位数据合并成一个16 位数据，再以16进制格式输出得到Hex文件，即FPGA升级文件。

S2、测试网络链路是否通畅

将上位机和维护装置通过以太网接口远程连接，将维护装置和近探头测量 模块通过MCBSP差分总线连接；上位机通过维护装置向近探头测量模块发送远 程升级DSP命令和远程升级FPGA命令，维护装置收到命令后下发给近探头测 量模块，近探头测量模块接收到维护装置转发的远程升级DSP命令、远程升级 FPGA命令后，又通过维护装置返回给上位机一个应答信号；

S3、对近探头测量模块中的DSP进行升级

S3.1、上位机收到应答信号后，通过以太网接口将DSP升级文件发送至维 护装置；

S3.2、维护装置接收到DSP升级文件后，通过MCBSP差分总线将DSP升 级文件发送至近探头测量模块；

S3.3、对近探头测量模块中的DSP进行升级

近探头测量模块上的FPGA接收DSP升级文件后生成中断信号，再发送至 DSP，DSP在接收到FPGA发送的中断信号后，读取中断信号中的DSP升级文 件并进行校验，待校验成功后，再调用底层Flash_API函数将DSP升级文件写 至片上Flash；

S3.4、判断DSP升级是否成功，并将升级成功的DSP升级文件对应的SPI 引导文件进行备份

上位机向近探头测量模块发送仪器回状态字命令，并等待DSP上传仪器的 当前工作状态；

(a)、如果上位机接收不到DSP上传的仪器当前工作状态，则远程升级失 败；

上位机通过维护装置向近探头测量模块发送切换DSP启动模式的命令， FPGA接收到该命令后改变DSP启动引脚电平，将DSP启动模式切换到片外SPI 设备启动，DSP从片外SPI EEPROM上读取原有的SPI引导文件，执行远程升 级失败之前的程序；

(b)、如果上位机能接收到DSP上传的仪器当前工作状态，则远程升级成 功；

上位机通过以太网接口将SPI引导文件下传至近探头测量模块，DSP从 FPGA中读取SPI引导文件，并将SPI引导文件写至片外SPI EEPROM的0x0000 起始处，完成DSP升级文件的备份；

在DSP远程升级成功后，如图1所示，上位机将DSP当前升级文件对应 的SPI引导文件下发给近探头测量模块，近探头测量模块上的DSP接收完SPI 引导文件后，通过I/O口向FPGA的PROG_A引脚发送高电平，FPGA所有的 I/O口被置成高阻态，避免FPGA挂接在SPI总线上对写SPI引导文件进AT25256 造成干扰，再把开关使能端打开，使开关四路通道全部导通，DSP通过SPI口 将SPI引导文件写入AT25256；

S4、对近探头测量模块中的FPGA进行升级

S4.1、上位机通过以太网接口将FPGA升级文件发送至维护装置；

S4.2、维护装置接收到FPGA升级文件后，通过MCBSP差分总线将FPGA 升级文件发送至近探头测量模块；

S4.3、对近探头测量模块中的FPGA进行升级

近探头测量模块上的FPGA接收FPGA升级文件后生成外部中断信号，再 发送至DSP，DSP在接收到FPGA发送的外部中断信号后，读取外部中断信号 中的FPGA升级文件并进行校验，待校验成功后，DSP将其写至片外SPI  EEPROM的SPI引导文件后面，即EEPROM的下部分，然后DSP向FPGA的 PROG_A引脚发送低脉冲，FPGA开始重新配置，再通过SPI接口将外部配置数 据读取到片内完成配置；

S4.4、判断FPGA升级是否成功

上位机向近探头测量模块发送仪器回状态字命令，并等待DSP上传仪器的 当前工作状态；

如果上位机能接收到FPGA上传的仪器当前工作状态，则表明FPGA远程 升级成功；如果上位机没收到FPGA上传的仪器当前工作状态，则表明FPGA 远程升级失败，再返回步骤(4.1)进行FPGA远程升级直至升级成功。

本实施例中，如图1所示，在对FPGA远程升级时，上位机将FPGA的配置 数据下发给近探头测量模块，近探头测量模块上的DSP接收完配置数据后，DSP 通过I/O口向FPGA的PROG_A引脚发送一个正脉冲，FPGA把所有的I/O口置 成高阻态，再把开关使能端打开，使开关四路通道全部导通，DSP通过SPI口 将配置数据写给AT25256，待配置数据烧写完毕，DSP将开关使能端禁止，开 关的输出端被置为高阻态，DSP再将FPGA的PROG_A引脚拉低，FPGA开始 进行SPI配置，将配置数据读入片内配置存储器，在CRC校验成功之后，DONE 引脚电平被拉低，根据载入的逻辑进行工作，如果校验失败，INIT_C引脚电平 被拉高，这时DSP必须把PROG_A引脚电平拉低，以重新开始配置，直至SPI 配置成功为止。

图6是Spartan-3E FPGA与AT25256之间的连接示意图。

在本实施例中，如图6所示，在SPI串行模式(M[2:0]＝010)下，Xilinx 公司Spartan-3E系列FPGA从SPI串行EEPROM存储器完成自我配置。在这种 模式下，FPGA用其片内晶振为所连接的AT25256时钟输入提供CCLK输出。 通过上拉电阻4.7kΩ、330Ω分别将配置引脚PROG_A、DONE上拉至2.5V，通 过上拉电阻4.7kΩ分别将引脚INIT_C、CSO_B上拉至3.3V。变量选择引脚VS[2:0] 的电平组合可以是<1:1:1>也可以是<1:0:1>，在系统上电时，FPGA通过SPI接 口向EEPROM发送快速读命令(0x21)或读命令(0x31)。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的 技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本 技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的 本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明 创造均在保护之列。