法律状态公告日
法律状态信息
法律状态
2017-09-12
授权
授权
2016-04-13
专利申请权的转移 IPC(主分类):G05B19/042 登记生效日:20160325 变更前: 变更后: 申请日:20141107
专利申请权、专利权的转移
2015-04-22
实质审查的生效 IPC(主分类):G05B19/042 申请日:20141107
实质审查的生效
2015-03-25
公开
公开
技术领域
本发明涉及直流输电控制保护系统中,如何提高触发脉冲精度,特别是提 高同步参考电压精度。
背景技术
直流输电控制保护系统的核心任务就是根据运行工况,计算出换流阀触发 角(α角),该角度与换流变压器原边电压相位比较,生成控制阀导通的触发 脉冲。在直流工程中,要求触发脉冲要非常精确。因此,如何得到高精度、实 时的参考同步电压,是提高触发脉冲精度的关键因素。
以前的技术采用单相电压同步技术。依据交流电压过零点来判断电压相位 的变化,需要几个电周期,同步速度较慢。对于频率变化可能较快(在故障情 况下)的直流应用来说,难于满足要求。特别是在两相故障时,该测量方法容 易产生错误,需要附加额外的矫正手段。这样生成时效性好、精度高的触发脉 冲的前提条件就难于保障。在建立内部参考电压方面,以前的技术以软件的方 法模拟产生参考相位。由于计算资源的限制,处理周期不可能很小,否则将加 大处理器负荷。以625us计算周期为例,触发脉冲的参考电压的变化步长为 0.011°。考虑综合误差,最终触发脉冲精度将不能满足小于0.02°的要求。
发明内容
本发明的目的是提供一种用于提高触发脉冲精度的同步参考电压生成装 置,用以解决现有电压同步技术同步精度低的问题。
为实现上述目的,本发明的方案包括:
用于提高触发脉冲精度的同步参考电压生成装置,对电网电压依次进行正 相序数字滤波和同步控制,然后经过硬件相位积分器,生成参考相位;所述正 相序数字滤波过程对三相交流电压进行采样和滤波处理,得到正相序分量作为 同步电压,生成实测电压相位;所述同步控制过程,以所述实测电压相位与后 续硬件积分器输出的参考相位比较,进行比例和积分调节,输出硬件相位积分 器的积分步长;所述硬件相位积分器为计数器,计数累加所述积分步长,输出 参考相位。
所述正相序数字滤波算法公式如下:
ya,b(k)为滤波器的输出序列,xa,b(k-n)为n个抽头的输入序列,b(n)为滤 波器系数,N为每周期采样点数。
所述电压同步控制由CPU内软件实现。
所述硬件相位积分器由FPGA构建的一个32位计数器,以40MHz频率工作。
本发明针对直流输电应用特点,采用了正相序数字滤波、电压同步控制、 步长可调节内置硬件相位积分,实现对换流变压器原边电压的实时准确测量, 在控制系统内部还原出与该电压严格同步的参考波形,进而与触发角比较生成 高精度的换流阀触发脉冲,达到精确控制阀导通时刻的目的。
附图说明
图1是同步参考电压生成装置结构原理图。
具体实施方式
下面结合附图对本发明做进一步详细的说明。
如图1,同步参考电压生成的方式的基本方案,主要包括三项技术的综合 运用。
A)正相序数字滤波
正相序数字滤波本质上是FIR滤波。该滤波器对50Hz基频分量(同步对 象)具有优良的幅频响应特性,有效抑制负序分量和各次谐波分量。采用电网 频率实时跟踪,并根据该频率动态调整采样周期,实现每周波128点等间隔采 样,保证了数字滤波效果的精确。与采用电压过零检测技术获取电网频率(相 位)相比,由于本技术大大提高了采样频率,因此在半个周波内即可完成对电 压幅值的判定,在2个采样周期(Ts=156us)之后,获取电压相位。滤波器的 动态响应特性得到提高。此特性使得在电网系统发生故障后,触发脉冲同步控 制功能的可以快速恢复。
同时,由于采用了对三相交流电压的采样和滤波处理,得到正相序分量作 为同步电压,因而避免了系统单相故障或两相故障时同步控制失效的问题,提 高了控制系统的鲁棒性。
数字滤波算法公式如下:
ya,b(k)为滤波器的输出序列,xa,b(k-n)为n个抽头的输入序列,b(n)为滤 波器系数,N为每周期采样点数,N可取32、64或128。
此滤波算法在DSP处理器内实现。利用DSP处理器对矢量计算的优势,一 次计算可以在15us之内完成。
此正相序数字滤波器的使用,为提高相位控制的实时性和脉冲精度创造了 前提条件。
B)电压同步控制技术
本电压同步控制技术主要以PI调节为主。以前序环节的输出(实测电压 相位)与后续硬件积分的参考同步相位比较,然后进行比例和积分调节,最后 输出硬件积分的积分步长(电网角频率),从而达到参考电压和实际电网电压 的同步。
该功能在CPU内由软件实现。应该注意的是:参与比较的实测相位和参考 相位取值要做到在时间上的严格一致。这就需要引入CPU对采样时刻和从相位 硬件积分获取结果数据的同步机制。
C)硬件相位积分
为了能够实现高精度的内部参考相位,同时减小CPU的计算负荷,在同步 控制的末端加入硬件相位积分环节。该硬件相位积分器是由FPGA构建的一个 32位计数器,以40MHz频率工作,计数累加步长为同步控制环节的输出结果(所 述积分步长,即电网频率)。硬件积分输出内部同步参考相位,供触发脉冲生 成功能组件使用。
采用本发明方法后,触发脉冲精度(不平衡度)的综合误差为:
式中F为综合误差,T为硬件相位积分器的周期,f为电网频率,W为硬件 积分器的位数。从本公式可知,综合误差与积分器的记分周期T、位数W和电 网频率f有关。
以上给出了具体的实施方式,但本发明不局限于所描述的实施方式。本发 明的基本思路在于上述基本方案,对本领域普通技术人员而言,根据本发明的 教导,设计出各种变形的模型、公式、参数并不需要花费创造性劳动。在不脱 离本发明的原理和精神的情况下对实施方式进行的变化、修改、替换和变型仍 落入本发明的保护范围内。
机译: 通过测量同步信号的确切时间及其装置来提高网络同步精度的高精度网络同步的时间戳方法
机译: 用于产生精度提高的参考电压的装置以及相应的集成电路。
机译: 一种电路装置,该电路装置生效后具有rc-链接verzoegerungskreisen,用于生成参考电压-交流电压信号同步脉冲的设计持续时间用于控制时间上连续的arbeitsgaenge,尤其是焊接系统