全桥式转换电路及全桥驱动控制电路

摘要

本发明揭露了一种具有软开关功能的全桥式转换电路及全桥驱动控制电路，以提供一直流输出。本发明是利用全桥式转换电路中的谐振单元，使电路上的电流以谐振频率波动。而全桥驱动控制电路则以高于谐振频率的一操作频率进行全桥式晶体管开关的切换，借此达到软开关的优点。

说明书

技术领域

本发明是关于一种全桥驱动控制电路及全桥式转换电路，尤指一种具有软 开关功能的全桥驱动控制电路及全桥式转换电路。

背景技术

已知的直流转直流转换电路的种类包含升压转换电路(Step-Up Converter)、降压转换电路(Step-Down Converter)、反激式转换电路(Flyback Converter)、正激式转换电路(Forward Converter)、半桥式转换电路(Half-Bridge Converter)、全桥式转换电路(Full-Bridge Converter)等。

请参见图1，为已知的全桥式转换电路的电路示意图。全桥式转换电路包 含一第一晶体管开关M1、一第二晶体管开关M2、一第三晶体管开关M3、一 第四晶体管开关M4、一变压器T、第一整流二极管D1、第二整流二极管D2、 一电感L及一输出电容Co。第一晶体管开关M1及第三晶体管开关M3的一 端连接一输入电源VIN，而另一端分别连接变压器T一次侧的两端。第二晶 体管开关M2及第四晶体管开关M4的一端接地，而另一端也分别连接变压器 T一次侧的两端。变压器T的二次侧两端分别连接第一整流二极管D1及第二 整流二极管D2，以将整流后的电力储存于电感L及输出电容Co。第一控制信 号S1、第二控制信号S2、第三控制信号S3以及第四控制信号S4分别控制上 述四个晶体管开关M1～M4的切换。请同时参见图2，为图1所示全桥式转换 电路中晶体开关切换的时序示意图。第一控制信号S1及第四控制信号S4同相 位而第二控制信号S2及第三控制信号S3也同相位。因此，第一晶体管开关 M1及第四晶体管开关M4会同时导通以提供一导电路径由输入电源VIN通过 第一晶体管开关M1、变压器T一次侧、第四晶体管开关M4而到地。此时， 变压器T二次侧产生一感应电流经第一晶体管D1而至电感L及输出电容Co 以储能。当第二晶体管开关M2及第三晶体管开关M3同时导通时，也形成另 一导电路径由输入电源VIN通过第三晶体管开关M3、变压器T一次侧、第二 晶体管开关M2而到地。此时，变压器T二次侧产生一感应电流经第二晶体管 D2而至电感L及输出电容Co以储能。

切换式转换电路虽然转换效率高，然而实际操作时能会有导通损失 (Conduction Loss)、切换损失(Switch Loss)等。而在目前节能的趋势下， 各国纷纷订立严谨的电源效率的法规及认证(例如：美国的80PLUS认证)， 这些规范及认证所要求的转换效率已非已知的转换电路所能轻易达到。因此， 如何提供更高效率的切换式转换电路已成为目前重要的课题。

发明内容

鉴于现有技术中的切换式转换电路转换效率不足法规要求及无法通过一 些认证规范，本发明的目的在于提供一种全桥式转换电路及全桥驱动控制电 路，通过零电压切换及零电流切换的方式，使全桥式转换电路以软开关方式进 行开关切换而达到降低切换损失的优点，以提供符合法规及认证的要求。

为达上述目的，本发明提供了一种全桥式转换电路，用以提供一直流输出。 全桥式转换电路包含一谐振单元、一第一晶体管开关、一第二晶体管开关、一 第三晶体管开关、一第四晶体管开关、一整流单元以及一全桥驱动控制电路。 谐振单元包含一一次侧及一二次侧。第一晶体管开关耦接一输入电源及一次侧 的一第一端。第二晶体管开关耦接一次侧的第一端以及一共同电位。第三晶体 管开关耦接输入电源及一次侧的一第二端。第四晶体管开关耦接一次侧的第二 端以及共同电位。整流单元耦接谐振单元的二次侧，用以对谐振单元的电力进 行整流而输出直流输出。全桥驱动控制电路，以一操作频率控制第一晶体管开 关、第二晶体管开关、第三晶体管开关及第四晶体管开关的导通及关闭，使第 一晶体管开关及第二晶体管开关不同时导通且第三晶体管开关及第四晶体管 开关不同时导通，其中操作频率高于谐振单元的一谐振频率。

本发明同时提供了一种全桥驱动控制电路，包含一反馈控制电路及一全桥 驱动电路。反馈控制电路根据一反馈检测信号产生一脉宽控制信号。全桥驱动 电路根据脉宽控制信号产生一第一控制信号、一第二控制信号、一第三控制信 号以及一第四控制信号，用以分别控制一全桥式开关电路中的第一晶体管开 关、第二晶体管开关、第三晶体管开关及第四晶体管开关的导通及关闭，其中 第一晶体管开关及第四晶体管开关控制一第一导通路径，第二晶体管开关及第 三晶体管开关控制一第二导通路径，第一晶体管开关与第二晶体管开关形成一 第一直臂且第三晶体管开关与第四晶体管开关形成一第二直臂。其中，全桥驱 动电路于第一导通路径关闭后才导通第二晶体管开关及第三晶体管开关其中 之一，于第二导通路径关闭后才导通第一晶体管开关及第四晶体管开关其中之 一，第一晶体管开关与第二晶体管开关不同时导通且第二晶体管开关与第三晶 体管开关不同时导通。

本发明同时提供了一种全桥驱动控制电路，包含一反馈控制电路、一频率 产生器及一全桥驱动电路。反馈控制电路根据一反馈检测信号产生一脉宽控制 信号，而频率产生器产生一频率信号。全桥驱动电路根据脉宽控制信号及频率 信号产生一第一控制信号、一第二控制信号、一第三控制信号以及一第四控制 信号，用以分别控制一全桥式开关电路中的第一晶体管开关、第二晶体管开关、 第三晶体管开关及第四晶体管开关的导通及关闭，其中第一晶体管开关及第四 晶体管开关控制一第一导通路径，第二晶体管开关及第三晶体管开关控制一第 二导通路径，第一晶体管开关与第二晶体管开关形成一第一直臂且第三晶体管 开关与第四晶体管开关形成一第二直臂。其中，全桥驱动电路于第一导通路径 关闭后才导通第二晶体管开关及第三晶体管开关其中之一，于第二导通路径关 闭后才导通第一晶体管开关及第四晶体管开关其中之一，第一晶体管开关与第 二晶体管开关不同时导通且第二晶体管开关与第三晶体管开关不同时导通。

本发明通过零电压切换或/及零电流切换的方式，使全桥式转换电路以软 开关方式进行开关切换而达到降低切换损失的优点，以提供符合法规及认证的 要求。

以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明 的申请专利范围。而有关本发明的其它目的与优点，将在后续的说明与附图加 以阐述。

附图说明

图1为已知的全桥式转换电路的电路示意图；

图2为图1所示全桥式转换电路中晶体开关切换的时序示意图；

图3a～3d为根据本发明一第一较佳实施例的全桥式转换电路中的一次侧 的晶体管开关的切换时序示意图；

图4为实施图3a～3d所示切换时序的全桥式转换电路的电路示意图；

图5a～5h为根据本发明一第二较佳实施例的全桥式转换电路中的一次侧 的晶体管开关的切换时序示意图；

图6为实施图5a～5h所示切换时序的全桥式转换电路的电路示意图；

图7a～7h为根据本发明一第三较佳实施例的全桥式转换电路中的一次侧 的晶体管开关的切换时序示意图；

图8为实施图7a～7h所示切换时序的全桥式转换电路的电路示意图；

图9根据本发明的另一实施例的全桥式转换电路的电路示意图；

图10根据本发明的再一实施例的全桥式转换电路的电路示意图；

图11为根据图10所示实施例加入软开关电容的电路示意图。

【主要组件符号说明】

现有技术：

第一晶体管开关M1

第二晶体管开关M2

第三晶体管开关M3

第四晶体管开关M4

变压器T

第一整流二极管D1

第二整流二极管D2

电感L

输出电容Co

输入电源VIN

第一控制信号S1

第二控制信号S2

第三控制信号S3

第四控制信号S4

本发明：

全桥驱动控制电路100、200、300、400、500

参考电压调整电路101

误差放大器102、202、302、402、502

反馈控制电路110、210、310、410、510

比较器111、204、205、207、272、274、304、311、321、372、374、404、 411、421、472、474、504、511、521、572、574

D型触发器114、216、226、315

与门119、129、218、219、228、229

全桥驱动电路120、220、320、420、520

频率产生器125

负载130

电流检测电阻135

隔离电路155

同步整流控制器280、380、480、580

隔离电路385

第一晶体管开关M1

第二晶体管开关M2

第三晶体管开关M3

第四晶体管开关M4

第五晶体管开关M5

第六晶体管开关M6

第七晶体管开关M7

第八晶体管开关M8

变压器T

谐振电容Cr

谐振电感L

第一控制信号S1

第二控制信号S2

第三控制信号S3

第四控制信号S4

输入电源VIN

第一输入端L1

第二输入端L2

第一整流二极管D1

第二整流二极管D2

反馈检测信号FB

脉宽控制信号PC

直流调光信号DCDIM

频率设定单元Rfrq

输入电压检测电路Rin

脉宽调变信号pwm

输入端D

输入端C

反相输出端Q’

输出端Q

单击电路203

RS触发器206、316、318、326、328、416、418、426、428、516、518、 526、528

或门208、215

电容209、309、409、509

延迟电路212、217、222、227、312、317、322、327、412、417、422、 427、517、527

发光二极管模块230、330、430、530

电压检测电路235、535

均流单元240、440、540

端电压选择单元245、445

保护电路270、370、470、570

逻辑单元276、376、476、576

反相器306、406、506、515

异或门308、408、508

分压器335

电流源340

参考电压信号Vref

电流源IS

开关Sw1、Sw2

切换信号S2’、S4’、S1’、S3’

频率检测参考信号Vfr

第一频率检测信号Si1

第二频率检测信号Si2

设定端S

重设端R

输出电容Co

电压检测信号VFB

逻辑判断信号Pau

错误信号Fault

调光信号DIM

过高压判断信号Vovp

过低压判断信号Vuvp

软开关电容C1、C2

具体实施方式

请参见图3a～3d，为根据本发明一第一较佳实施例的全桥式转换电路中 的一次侧的晶体管开关的切换时序示意图。在上述附图中，仅显示本发明的全 桥式转换电路的第一晶体管开关M1、第二晶体管开关M2、第三晶体管开关 M3、第四晶体管开关M4，以及一谐振单元的一次侧--即变压器T的一次侧及 一谐振电容Cr。第一晶体管开关M1、第二晶体管开关M2、第三晶体管开关 M3及第四晶体管开关M4分别受一第一控制信号S1、一第二控制信号S2、 一第三控制信号S3及一第四控制信号S4的控制而切换，且上述控制信号S1～ S4的频率高于谐振单元的谐振频率。

首先，请参见图3a，第一晶体管开关M1和第四晶体管开关M4导通以提 供一第一导通路径，而第二晶体管开关M2和第三晶体管开关M3关闭。此时， 一输入电源VIN的电流流经第一晶体管开关M1、谐振单元的一次侧及第四晶 体管开关M4到地，即电流方向由第一输入端L1到第二输入端L2。然后，请 参见图3b，第一晶体管开关M1和第四晶体管开关M4关闭使第一导通路径也 关闭，此时第二晶体管开关M2和第三晶体管开关M3仍关闭。由于谐振单元 同时具有电感成分及电容成分，因此会表现电感的电流连续特性，因此在谐振 单元中的电流会维持由第一输入端L1到第二输入端L2的方向而经由第二晶 体管开关M2及第三晶体管开关M3的体二极管续流。再来，请参见图3c，因 第二晶体管开关M2及第三晶体管开关M3的体二极管导通使第二晶体管开关 M2及第三晶体管开关M3上的跨压维持在负的二极管顺向偏压，也就是接近 零电压，此时第二晶体管开关M2和第三晶体管开关M3导通而提供一第二导 通路径以提供一驱动电压(即输入电源VIN)于谐振单元之上，使电流方向由 第一输入端L1到第二输入端L2转变为由第二输入端L2到第一输入端L1。 而此时的第一晶体管开关M1和第四晶体管开关M4为关闭。然后，请参见图 3d，第二晶体管开关M2和第三晶体管开关M3关闭使第二导通路径也关闭， 此时第一晶体管开关M1和第四晶体管开关M4仍关闭。在谐振单元中的电流 会维持由第二输入端L2到第一输入端L1的方向而经由第四晶体管开关M4 及第一晶体管开关M1的体二极管续流。接着回到图3a，第一晶体管开关M1 和第四晶体管开关M4导通以提供一第一导通路径，而第二晶体管开关M2和 第三晶体管开关M3关闭。如此周而复始，进行全桥式晶体管开关的切换。

由于四个控制信号S1～S4的频率高于谐振单元的谐振频率，因此可确保 第一晶体管开关M1、第二晶体管开关M2、第三晶体管开关M3以及第四晶 体管开关M4在被导通时，其体二极管仍流经电流，也就是维持在顺向偏压状 态，使对应的晶体管开关的切换为零电压切换(Zero Voltage Switch)而减少 切换损失。

请参见图4，为实施图3a～3d所示切换时序的全桥式转换电路的电路示 意图。全桥式转换电路包含一谐振单元、一全桥式开关电路、一整流单元以及 一全桥驱动控制电路100，用以提供一直流输出。全桥式开关电路包含一第一 晶体管开关M1、一第二晶体管开关M2、一第三晶体管开关M3及一第四晶 体管开关M4，其中第一晶体管开关M1及第四晶体管开关控制一第一导通路 径，第二晶体管开关M2及第三晶体管开关M3控制一第二导通路径。谐振单 元包含一一次侧及一二次侧，谐振单元的一次侧部分主要包含一谐振电容Cr、 一变压器T的一次侧，谐振单元的二次侧部分主要包含变压器T的二次侧及 一谐振电感L，而整流单元包含一第一整流二极管D1以及一第二整流二极管 D2。第一晶体管开关M1的一端耦接一输入电源VIN，而另一端耦接谐振单 元的一次侧的一第一输入端L1。第二晶体管开关M2的一端耦接谐振单元的 一次侧的第一输入端L1而另一端耦接一共同电位，在本实施例为零电位(接 地)。因此，第一晶体管开关M1与第二晶体管开关M2于输入电源VIN及共 同电位之间形成一第一直臂。第三晶体管开关M3的一端耦接输入电源VIN， 而另一端耦接谐振单元的一次侧的一第二输入端L2。第四晶体管开关的一端 耦接谐振单元的一次侧的第二输入端L2，而另一端耦接共同电位。因此，第 三晶体管开关M3与第四晶体管开关M4于输入电源VIN及共同电位之间形成 一第二直臂。谐振电容Cr与变压器T的一次侧串联于第一输入端L1及第二 输入端L2之间。第一整流二极管D1以及第二整流二极管D2的正端分别耦接 变压器T二次侧的两端，而其负端均耦接谐振电感L。变压器T二次侧的线圈 为中央抽头并接地。整流单元另外包含一输出电容Co，将谐振电感L传来的 电力进行滤波而提供直流输出给一负载130，在本实施例中，负载为一发光二 极管模块。一电流检测电阻135耦接负载130，以根据负载130的流经电流大 小而产生一反馈检测信号FB，并通过隔离电路155传至全桥驱动控制电路 100。全桥驱动控制电路100根据反馈检测信号FB调整控制信号S1～S4的占 空比(Duty Cycle)，而控制输入电源VIN通过四个晶体管开关M1～M4、谐 振单元、整流单元而传送至负载130的电力大小。隔离电路155可视实际电路 设计的需要加入或省略，本说明书的其它实施例亦相同。

全桥驱动控制电路100包含一反馈控制电路110以及一全桥驱动电路 120。反馈控制电路110根据反馈检测信号FB产生一脉宽控制信号PC。全桥 驱动电路120根据脉宽控制信号PC产生一第一控制信号S1、一第二控制信号 S2、一第三控制信号S3以及一第四控制信号S4，以分别控制第一晶体管开关 M1、第二晶体管开关M2、第三晶体管开关M3及第四晶体管开关M4的导通 及关闭。反馈控制电路110包含一参考电压调整电路101及一误差放大器102。 参考电压调整电路101接收一直流调光信号DCDIM，以根据直流调光信号 DCDIM的准位产生对应的一参考电压信号至误差放大器102的非反相输入 端，而误差放大器102的反相输入端则接收反馈检测信号FB并据此产生一脉 宽控制信号PC。由于参考电压信号的准位会配合直流调光信号DCDIM的准 位调整，使脉宽控制信号PC的准位也会随直流调光信号DCDIM的准位变化， 借此控制负载130中的发光二极管流经电流的大小而达到调光的作用。

全桥驱动电路120包含一频率产生器125、一比较器111、一D型触发器 114及与门119、129。频率产生器125耦接一频率设定单元Rfrq，以根据频率 设定单元Rfrq来调整所产生的一频率信号的频率，在本实施例中，频率设定 单元Rfrq为一电阻。在本实施例中，频率产生器125为一斜坡产生器，频率 信号为一斜坡信号。全桥驱动控制电路100还可包含一输入电压检测电路Rin， 耦接频率产生器125及输入电源VIN，使频率产生器125可以根据输入电源 VIN的高低调整所产生的斜坡信号的振幅大小，在本实施例中，输入电压检测 电路Rin为一电阻。比较器111的非反相输入端接收脉宽控制信号PC而反相 输入端接收上述的斜坡信号，并据此产生一脉宽调变信号pwm。D型触发器 114的输入端C接收脉宽调变信号pwm，输入端D耦接反相输出端Q’。与门 119耦接比较器111的输出端及D型触发器的反相输出端Q’，而与门129耦 接比较器111的输出端及D型触发器的输出端Q。当脉宽调变信号pwm奇数 次为高准位时，使D型触发器的输出端Q输出高准位信号，而反相输出端Q’ 输出低准位信号。因此，此时仅有与门129会根据脉宽调变信号pwm的占空 比产生第一控制信号S1及第四控制信号S4。当脉宽调变信号pwm偶数次为 高准位时，使D型触发器的输出端Q输出低准位信号，而反相输出端Q’输出 高准位信号。因此，此时仅有与门119会根据脉宽调变信号pwm的占空比产 生第二控制信号S2及第三控制信号S3。因此，D型触发器114会产生除频的 作用，使上述控制信号S1～S4的频率为频率产生器125的斜坡信号频率的一 半。使用者可以根据谐振单元的谐振频率调整频率设定单元Rfrq的阻值，使 控制信号S1～S4的频率高于谐振频率，而使晶体管开关M1～M4由关闭转为 导通过程，其体二极管维持在顺向偏压下。较佳的设定为控制信号S1～S4的 频率略高于谐振频率，使晶体管开关M1～M4由关闭转为导通过程，谐振单 元上的电流较小，以更进一步减少切换损失。而由于D型触发器114的输出 端Q及反相输出端Q’的输出信号的相位相反，可确保控制信号S1、S4，以及 控制信号S2、S3不会同时产生。如此，可避免第一直臂的第一晶体管开关 M1及第二晶体管开关M2同时导通，以及避免第二直臂的第三晶体管开关 M3及第四晶体管开关M4同时导通。

另外，输入电压检测电路Rin可使全桥驱动控制电路100达到前馈(Feed Forward)功能，以对应不同的输入电源VIN做适当的调整。在本实施例中， 频率产生器125的斜坡信号的振幅会随输入电源VIN的电压升高而变大。如 此，可使本发明的全桥驱动控制电路100在不同电压的输入电源VIN时，会 对应调整其反应速度。换句话说，对相同的功率需求的负载130，当输入电源 VIN的电压较高时，全桥驱动控制电路100所产生的控制信号S1～S4的占空 比较低；当输入电源VIN的电压较低时，全桥驱动控制电路100所产生的控 制信号S1～S4的占空比较高。通过调整斜坡信号的振幅，可使进行调光时所 造成的脉宽控制信号PC的准位变化范围不因输入电源VIN的电压而变化。因 此，全桥驱动控制电路100通过前馈方式而达到补偿输入电源VIN的电压的 差异。

接着请参见图5a～5h，为根据本发明一第二较佳实施例的全桥式转换电 路中的一次侧的晶体管开关的切换时序示意图。与图3a～3d所示相较，本实 施例的第一导通路径的第一晶体管开关M1与第四晶体管开关M4以及第二导 通路径的第二晶体管开关M2与第三晶体管开关M3的导通及关闭的时间点并 不相同，仍依然可以达到由关闭转为导通过程的零电压切换的优点。说明如下：

首先，请参见图5a，第一晶体管开关M1和第四晶体管开关M4导通以提 供一第一导通路径，而第二晶体管开关M2和第三晶体管开关M3关闭。此时， 输入电源VIN的电流流经第一晶体管开关M1、谐振单元的一次侧及第四晶体 管开关M4到地，即电流方向由第一输入端L1到第二输入端L2。然后，请参 见图5b，第四晶体管开关M4先关闭，而第一晶体管开关M1仍导通，此时谐 振单元中的电流会经由第三晶体管开关M3的体二极管续流。再来，请参见图 5c，第三晶体管开关M3导通，使谐振单元的电流由流经第三晶体管开关M3 的体二极管改为流经第三晶体管开关M3，而由于第三晶体管开关M3导通时 两端的跨压小于体二极管的顺向偏压。因此相较图3a～3d所示的实施例，可 减少体二极管所造成的功率损耗。然后，请参见图5d，第一晶体管开关M1 也关闭，谐振单元的电流改为流经第二晶体管开关M2的体二极管。再来，请 参见图5e，第二晶体管开关M2随后导通，使谐振单元的电流由流经第二晶体 管开关M2的体二极管改为流经第二晶体管开关M2以减少体二极管造成的功 耗损失。此时，输入电源VIN通过第二导通路径施加驱动电压于谐振单元之 上，使电流方向由第一输入端L1到第二输入端L2转变为由第二输入端L2到 第一输入端L1。然后，请参见图5f，第三晶体管开关M3先关闭，而第二晶 体管开关M2仍导通，此时谐振单元中的电流会经由第四晶体管开关M4的体 二极管续流。再来，请参见图5g，第四晶体管开关M4导通，使谐振单元的 电流由流经第四晶体管开关M4的体二极管改为流经第四晶体管开关M4以减 少体二极管所造成的功率损耗。然后，请参见图5h，第二晶体管开关M2也 关闭，谐振单元的电流改为流经第一晶体管开关M1的体二极管。再来回到图 5a，第一晶体管开关M1随后导通，使谐振单元的电流由流经第一晶体管开关 M1的体二极管改为流经第一晶体管开关M1以减少体二极管造成的功耗损 失。此时，输入电源VIN通过第一导通路径施加驱动电压于谐振单元之上， 使电流方向由第二输入端L2到第一输入端L1转变为由第一输入端L1到第二 输入端L2。

通过上述说明可知，本实施例可进一步减少切换过程体二极管所造成的功 率损耗，使全桥式转换电路的转换效率可更高。除了上述的切换顺序外，本发 明的切换电路也可以其它的切换顺序来达到零电压切换的软开关功能。这些切 换顺序须符合如下的切换规则：

(1)由第一导通路径(第一晶体管开关M1及第四晶体管开关M4导通， 而第二晶体管开关M2及第三晶体管开关M3关闭)转换成第二导通路径(第 二晶体管开关M2及第三晶体管开关M3导通，而第一晶体管开关M1及第四 晶体管开关M4关闭)时：

i.首先关闭第一晶体管开关M1及第四晶体管开关M4其中之一；

ii.然后导通第二晶体管开关M2及第三晶体管开关M3中与被关闭的晶体 管开关属同一直臂者；

iii.然后关闭第一晶体管开关M1及第四晶体管开关M4中尚未关闭者； 以及

iv.最后导通第二晶体管开关M2及第三晶体管开关M3中尚未导通者。

上述步骤ii是为避免同一直臂的两个晶体管开关同时被导通时造成的输 入电源VIN的电力直接通过导通的两个晶体管开关下地而使晶体管开关毁损。 另外，步骤ii与步骤iii的顺序可互调而不影响本发明的软开关作用。

(2)由第二导通路径转换成第一导通路径时：

i.首先关闭第二晶体管开关M2及第三晶体管开关M3其中之一；

ii.然后导通第一晶体管开关M1及第四晶体管开关M4中与被关闭的晶体 管开关属同一直臂者；

iii.然后关闭第二晶体管开关M2及第三晶体管开关M3中尚未关闭者； 以及

iv.最后导通第一晶体管开关M1及第四晶体管开关M4中尚未导通者；

同样地，上述步骤ii是为避免同一直臂的两个晶体管开关同时被导通时造 成的输入电源VIN的电力直接通过导通的两个晶体管开关下地而使晶体管开 关毁损。另外，步骤ii与步骤iii的顺序也可互调而不影响本发明的软开关作 用。

请参见图6，为实施图5a～5h所示切换时序的全桥式转换电路的电路示 意图。全桥式转换电路包含一谐振单元、一全桥式开关电路、一整流单元以及 一全桥驱动控制电路200，用以转换一输入电源VIN成一直流输出以驱动一发 光二极管模块230。全桥式开关电路包含一第一晶体管开关M1、一第二晶体 管开关M2、一第三晶体管开关M3及一第四晶体管开关M4。谐振单元包含 一一次侧及一二次侧，谐振单元的一次侧部分主要包含一谐振电容Cr、一变 压器T的一次侧，谐振单元的二次侧部分主要包含变压器T的二次侧及一谐 振电感L，而整流单元包含一同步整流控制器280、一第一整流二极管D1、一 第二整流二极管D2、一第五晶体管开关M5及一第六晶体管开关M6以及输 出电容Co。谐振单元及全桥式开关电路的电路连接关系和作用请参考图4的 描述，不再累述，在此仅针对整流单元进行说明。第五晶体管开关M5及第六 晶体管开关M6为N型金属氧化物半导体场效晶体管，耦接变压器T二次侧 的主线圈，以根据同步整流控制器280的同步控制信号进行同步整流，而将整 流后的电力储存至电感L及输出电容Co以驱动发光二极管模块230发光。第 一整流二极管D1及第二整流二极管D2分别耦接变压器T的二次侧的辅助线 圈，以提供高于变压器T二次侧的主线圈的电压至同步整流控制器280，使同 步整流控制器280可以产生足够高准位的同步控制信号来导通第五晶体管开 关M5及第六晶体管开关M6。在本实施例，同步整流控制器280根据变压器 T二次侧通过第一整流二极管D1或第二整流二极管D2提供电流来判断导通 及关闭第五晶体管开关M5及第六晶体管开关M6的时间点而达到同步整流的 作用。当然，同步整流控制器280也可以检测流经第五晶体管开关M5及第六 晶体管开关M6的电流或跨压(当跨压越小，代表流经的电流越小)来判断关 闭的时间点。通过上述的同步整流控制，可使全桥式转换电路的转换效率进一 步提升。发光二极管模块230包含多个发光二极管串，每一发光二极管串一端 耦接整流单元的直流输出。一均流单元240具有多个均流端用以对应耦接发光 二极管串的另一端，使每一发光二极管串流经大致相同电流值。一端电压选择 单元245耦接均流单元240的多个均流端，以根据多个均流端的电压产生一反 馈检测信号FB。在本实施例中，端电压选择单元245是选择多个均流端中最 低电压者的电压作为反馈检测信号FB输出。

全桥驱动控制电路200包含一反馈控制电路210以及一全桥驱动电路 220。反馈控制电路210根据反馈检测信号FB产生一脉宽控制信号PC。全桥 驱动电路220根据脉宽控制信号PC产生一第一控制信号S1、一第二控制信号 S2、一第三控制信号S3以及一第四控制信号S4，以分别控制第一晶体管开关 M1、第二晶体管开关M2、第三晶体管开关M3及第四晶体管开关M4的导通 及关闭。反馈控制电路210包含一误差放大器202、一比较器204、一谐振频 率检测电路及一导通计时电路。误差放大器202的反相输入端接收反馈检测信 号FB，而非反相端接收一参考电压信号Vref，以产生一误差放大信号。比较 器204的反相输入端接收误差放大信号，而非反相输入端耦接导通计时电路以 据此产生脉宽控制信号PC。

导通计时电路包含一SR触发器206、一电容209、一电流源IS及开关Sw1、 Sw2，用以对每次第一导通路径及第二导通路径的导通时间计时并产生一计时 信号。谐振频率检测电路包含一单击电路203、比较器205、207及一或门208， 耦接谐振单元以检测谐振单元的谐振电流，用以判断谐振单元的谐振状态并决 定全桥驱动电路200的一操作频率，使全桥驱动电路200的操作频率高于谐振 单元的谐振频率。比较器205的反相输入端耦接一频率检测参考信号Vfr而非 反相输入端耦接谐振单元的第一输入端L1以接收一第一频率检测信号Si1。 比较器207的反相输入端耦接频率检测参考信号Vfr而非反相输入端耦接谐振 单元的第二输入端L2以接收一第二频率检测信号Si2。谐振单元上的电流流 经第二导通路径时，会因流经第二晶体管开关M2(具有一导通阻抗)而产生 第一频率检测信号Si1，而流经第一导通路径时，会因流经第四晶体管开关 M4而产生第二频率检测信号Si2。全桥驱动控制电路200预设为于全桥式转 换电路启动之初将先导通第一导通路径，即输出第一控制信号S1及第四控制 信号S4以分别导通第一晶体管开关M1及第四晶体管开关M4，此时第二频率 检测信号Si2的准位会开始上升。在此实施例中，频率检测参考信号Vfr可以 为一较低准位的电压信号，使谐振单元的电流于刚上升之初即可被谐振频率检 测电路所检测。当第二频率检测信号Si2的准位高于频率检测参考信号Vfr， 比较器207输出高准位信号。或门208接收比较器205、207的输出信号，此 时将输出高准位信号，使触发单击电路203输出高准位信号触发RS触发器206 的设定端S，使RS触发器206于反相输出端Q’输出低准位信号以关闭开关 Sw2并于输出端Q输出高准位信号以导通开关Sw1。此时导通计时电路中的 电流源IS开始对电容209充电以产生一计时信号。当电容209上的电压准位 (计时信号的准位)高于误差放大器202所产生的误差放大信号的准位时，产 生脉宽控制信号PC，使全桥驱动电路220关闭第一导通路径并同时触发RS 触发器206的重设端R，关闭开关Sw1及导通开关Sw2。如此，电容209放 电而重设。当全桥驱动电路220依预定切换顺序而将导通第二晶体管开关M2 及第三晶体管开关M3以导通第二导通路径后，此时第一频率检测信号Si1的 准位会开始上升。当第一频率检测信号Si1的准位高于频率检测参考信号Vfr， 比较器205输出高准位信号，通过或门208及单击电路203以触发RS触发器 206的设定端S以关闭开关Sw2及导通开关Sw1，使电流源IS开始对电容209 充电。当电容209上的电压准位高于误差放大器202所产生的误差放大信号的 准位时，产生脉宽控制信号PC，使全桥驱动电路220关闭第二导通路径。此 时，脉宽控制信号PC同时触发RS触发器206的重设端R，关闭开关Sw1及 导通开关Sw2，使电容209因放电而重设。

全桥驱动电路220包含一或门215、D型触发器216、226、延迟电路212、 222、217、227以及与门218、219、228、229，以根据预定的切换顺序导通第 一导通路径及第二导通路径，并根据脉宽控制信号PC依序关闭第一导通路径 及第二导通路径。D型触发器216的输入端C耦接反馈控制电路210以接收 脉宽控制信号PC，反相输出端Q’耦接输入端D及延迟电路217，而输出端Q 耦接延迟电路212。与门219耦接延迟电路217、D型触发器216的反相输出 端Q’以据此产生第四控制信号S4。与门218耦接延迟电路212、D型触发器 216的输出端Q以据此产生第三控制信号S3。或门215耦接与门218、219的 输出端，而D型触发器226的输入端C耦接或门215的输出端。D型触发器 226的反相输出端Q’耦接输入端D及延迟电路227，而输出端Q耦接延迟电 路222。与门229耦接延迟电路227、D型触发器226的反相输出端Q’以据此 产生第二控制信号S2。与门228耦接延迟电路222、D型触发器226的输出端 Q以据此产生第一控制信号S1。

当全桥式转换电路启动之初，D型触发器216、226的输出端Q均输出低 准位信号，而反相输出端Q’均输出高准位信号。延迟电路217、227分别延 迟D型触发器216、226的反相输出端Q’的信号后输出第四控制信号S4及第 二控制信号S2，以导通第四晶体管开关M4及第二晶体管开关M2。而或门215 接收第四控制信号S4后，触发D型触发器226，使其输出端Q输出高准位信 号而反相输出端Q’输出低准位信号。此时，与门229会停止输出第二控制信 号S2以关闭第二晶体管开关M2，而与门228会因延迟电路222的延迟作用 而经一预定延迟时间后产生第一控制信号S1以导通第一晶体管开关M1。通 过上述电路安排，可确保第二晶体管开关M2关闭后经预定的死区时间后才导 通第一晶体管开关M1。此时，由于第一晶体管开关M1及第四晶体管开关 M4同时导通(请同时参见图5a)，而使第一导通路径形成，谐振单元上的电 流由第一输入端L1流至第二输入端L2并逐渐增加。当反馈控制电路210输 出脉宽控制信号PC时，触发D型触发器216，使其输出端Q输出高准位信号 而反相输出端Q’输出低准位信号。此时，与门219会先停止输出第四控制信 号S4以关闭第四晶体管开关M4(请参见图5b)，而与门218会因延迟电路 212的延迟作用而经一预定延迟时间后产生第三控制信号S3以导通第三晶体 管开关M3(请参见图5c)。通过上述电路安排，可确保第四晶体管开关M4 关闭后经预定的死区时间后才导通第三晶体管开关M3。而或门215接收第三 控制信号S3后，触发D型触发器226，使其输出端Q转为输出低准位信号而 反相输出端Q’输出高准位信号。此时，与门228先停止输出第一控制信号S 1 以关闭第一晶体管开关M1(请参见图5d)而与门229则经延迟电路227延迟 预定死区时间后输出第二控制信号S2以导通第二晶体管开关M2。此时，由 于第二晶体管开关M2及第三晶体管开关M3同时导通(请参见图5e)，而使 第二导通路径形成。通过上述电路安排，可确保第一晶体管开关M1关闭后经 预定的死区时间后才导通第二晶体管开关M2。当反馈控制电路210再输出脉 宽控制信号PC时，触发D型触发器216，使其输出端Q输出低准位信号而反 相输出端Q’输出高准位信号。此时，与门218先停止输出第三控制信号S3以 关闭第三晶体管开关M3(请参见图5f)而与门219则经延迟电路217延迟预 定死区时间后输出第四控制信号S4以导通第四晶体管开关M4(请参见图5g)。 通过上述电路安排，可确保第三晶体管开关M3关闭后经预定的死区时间后才 导通第四晶体管开关M4。而或门215接收第四制信号S4后，触发D型触发 器226，使其输出端Q转为输出高准位信号而反相输出端Q’输出低准位信号。 此时，与门229先停止输出第二控制信号S2以关闭第二晶体管开关M2(请 参见图5h)而与门228则经延迟电路222延迟预定死区时间后输出第一控制 信号S1以导通第一晶体管开关M1(请参见图5a)。

全桥驱动控制电路200可更包含一保护电路270，用以于系统发生任何电 路异常时，进入保护模式以减少电路的毁损的可能。在本实施例中，保护电路 270包含了比较器272、274以及一逻辑单元276。另外，可增加一电压检测电 路235(例如：分压器)耦接输出电容Co，以根据全桥式转换电路的直流输 出电压产生一电压检测信号VFB。比较器272的非反相输入端接收电压检测 信号VFB而反相输入端接收一过高压判断信号Vovp以据此产生一过高压保 护信号。比较器274的反相输入端接收电压检测信号VFB而非反相输入端接 收一过低压判断信号Vuvp以据此产生一过低压保护信号。逻辑单元276于接 收比较器272所产生的过高压保护信号及比较器274所产生的过低压保护信号 的任一时，即输出电压大于一过高压值或低于一过低压值时，产生一逻辑判断 信号Pau至全桥驱动电路220中的与门218、219、228、229，使全桥驱动电 路220停止产生第一控制信号S1、第二控制信号S2、第三控制信号S3以及 第四控制信号S4。此时，第一晶体管开关M1、第二晶体管开关M2、第三晶 体管开关M3及第四晶体管开关M4均关闭，以停止继续传送电力至谐振单元 的二次侧。

逻辑单元276也可以接收一外部信号以据此达到保护或停止电力转换的 作用。例如：均流单元240可以检测发光二极管模块230的每一发光二极管串 的状态。当任一发光二极管串短路或开路，造成该串的电流过大或为零，或者 任一串过多发光二极管因毁损而使该串或其它均流端的电压过高时，均流单元 240将产生一错误信号Fault。此时，逻辑单元276也可产生逻辑判断信号Pau。 逻辑单元276对于过高压保护信号、过低压保护信号及错误信号Fault可以持 续保护状态直至全桥驱动控制电路200被重新启动，以避免停止传送电力至谐 振单元的二次侧时，状态暂时的解除而误判。而逻辑单元276也可以接收调光 信号DIM，以根据调光信号DIM暂时停止及恢复传送电力至谐振单元的二次 侧而达到调光效果。

根据上述说明，全桥驱动电路220根据预定的切换顺序导通第一导通路径 及第二导通路径，并根据脉宽控制信号PC依序关闭第一导通路径及第二导通 路径。而且，全桥驱动电路220利用预定死区时间的设定，可使第一导通路径 及第二导通路径其中之一关闭后经预定时间才导通另一。另外，可将图6所示 的实施例中的预定死区时间的设计应用至前述的切换规则，而使第一晶体管开 关M1以及该第二晶体管开关M2其中之一被关闭后，另一于一预定时间后被 导通，而第三晶体管开关M3以及该第四晶体管开关M4也是其中之一被关闭 后，另一于预定时间后被导通。另外，也同时达到第一导通路径关闭并经一预 定时间后导通该第二晶体管开关M2及该第三晶体管开关M3其中之一，于第 二导通路径关闭并经一预定时间后导通第一晶体管开关M1及该第四晶体管 开关M4其中之一。借此而达到确保四个晶体管开关M1～M4于导通时体二 极管维持在顺向导通状态。

接着请参见图7a～7h，为根据本发明一第三较佳实施例的全桥式转换电 路中的一次侧的晶体管开关的切换时序示意图。本实施例也是根据前述切换规 则，将第一导通路径的第一晶体管开关M1与第四晶体管开关M4以及第二导 通路径的第二晶体管开关M2与第三晶体管开关M3的导通及关闭的时间点的 调整，除依然可以达到由关闭转为导通过程的零电压切换的优点外，部分晶体 管开关更可达到于导通转为关闭过程的零电流切换的优点，说明如下。

首先，请参见图7a，第一晶体管开关M1和第四晶体管开关M4导通以提 供一第一导通路径，而第二晶体管开关M2和第三晶体管开关M3关闭。此时， 电流方向由第一输入端L1到第二输入端L2。然后，请参见图7b，第四晶体 管开关M4先关闭，而第一晶体管开关M1仍导通，此时谐振单元中的电流会 经由第三晶体管开关M3的体二极管续流。再来，请参见图7c，第三晶体管开 关M3导通，使谐振单元的电流由流经第三晶体管开关M3的体二极管改为流 经第三晶体管开关M3。然后，请参见图7d，第一晶体管开关M1于电流接近 零(方向由第一输入端L1到第二输入端L2)但仍大于零时关闭，此时第一晶 体管开关M1的关闭切换几乎等于零电流切换，这时谐振单元的电流改为流经 第二晶体管开关M2的体二极管。再来，请参见图7e，第二晶体管开关M2随 后导通(此时电流方向由第一输入端L1到第二输入端L2)，使谐振单元的电 流由流经第二晶体管开关M2的体二极管改为流经第二晶体管开关M2。此时， 输入电源VIN通过第二导通路径施加驱动电压于谐振单元之上，使电流方向 由第一输入端L1到第二输入端L2转变为由第二输入端L2到第一输入端L1。 然后，请参见图7f，第二晶体管开关M2先关闭，而第三晶体管开关M3仍导 通，此时谐振单元中的电流会经由第一晶体管开关M1的体二极管续流。再来， 请参见图7g，第一晶体管开关M1导通，使谐振单元的电流由流经第一晶体 管开关M1的体二极管改为流经第一晶体管开关M1。然后，请参见图7h，第 三晶体管开关M3于电流接近零(方向由第二输入端L2到第输一入端L1)但 仍大于零时关闭，此时第三晶体管开关M3的关闭切换几乎等于零电流切换， 谐振单元的电流改为流经第四晶体管开关M4。再来回到图7a，第四晶体管开 关M4随后导通，使谐振单元的电流由流经第四晶体管开关M4的体二极管改 为流经第四晶体管开关M4。此时，输入电源VIN通过第一导通路径施加驱动 电压于谐振单元之上，使电流方向由第二输入端L2到第一输入端L1转变为 由第一输入端L1到第二输入端L2。

通过导通时间的调整，使第一晶体管开关M1及第三晶体管开关M3于导 通转为关闭本质上为零电流切换，因此可进一步减少全桥式开关电路的切换损 失。

请参见图8，为实施图7a～7h所示切换时序的全桥式转换电路的电路示 意图。全桥式转换电路包含一谐振单元、一全桥式开关电路、一整流单元以及 一全桥驱动控制电路300，用以转换一输入电源VIN成一直流输出以提供一发 光二极管模块330发光所需的电力。全桥式开关电路包含一第一晶体管开关 M1、一第二晶体管开关M2、一第三晶体管开关M3及一第四晶体管开关M4。 谐振单元包含一一次侧及一二次侧，谐振单元的一次侧部分主要包含一谐振电 容Cr、一变压器T的一次侧，谐振单元的二次侧部分主要包含变压器T的二 次侧及一谐振电感L，而整流单元包含一同步整流控制器380、一隔离电路385、 一第七晶体管开关M7、一第八晶体管开关以及输出电容Co。谐振单元及全桥 式开关电路的电路连接关系和作用请参考图4的描述不再累述，在此针对整流 单元说明。第七晶体管开关M7及第八晶体管开关M8为P型金属氧化物半导 体场效晶体管，耦接变压器T二次侧，以根据同步整流控制器380的同步控制 信号进行同步整流。隔离电路385接收全桥驱动控制电路300的一第二控制信 号S2及一第四控制信号S4，以产生同步整流信号至同步整流控制器380，使 同步整流控制器380据此产生同步控制信号来导通及关闭第七晶体管开关M7 及第八晶体管开关M8，例如：当第二控制信号S2(或第四控制信号S4)为 高准位时，先关闭第七晶体管开关M7及第八晶体管开关M8中的对应者，并 延迟一预定时间后导通另一个开关，以避免谐振电感L通过第七晶体管开关 M7及第八晶体管开关M8逆流。隔离电路385可以是光耦合器、变压器等， 其功能为隔离变压器T的一次侧及二次侧以符合安规。发光二极管模块330 耦接一电流源340，使发光二极管模块330可稳定流经一预定电流。一分压器 335耦接输出电容Co，以根据全桥式转换电路的直流输出电压产生一反馈检 测信号FB。

全桥驱动控制电路300包含一反馈控制电路310、一全桥驱动电路320及 一保护电路370。反馈控制电路310根据反馈检测信号FB产生一脉宽控制信 号PC。全桥驱动电路320根据脉宽控制信号PC产生一第一控制信号S1、一 第二控制信号S2、一第三控制信号S3以及一第四控制信号S4，以分别控制 第一晶体管开关M1、第二晶体管开关M2、第三晶体管开关M3及第四晶体 管开关M4的导通及关闭。反馈控制电路310包含一误差放大器302、一比较 器304及一导通计时电路。误差放大器302的反相输入端接收反馈检测信号 FB，而非反相端接收一参考电压信号Vref，以产生一误差放大信号。比较器 304的反相输入端接收误差放大信号，而非反相输入端耦接导通计时电路以据 此产生脉宽控制信号PC。

导通计时电路包含一反相器306、一异或门308、一电容309、一电流源 IS及开关Sw1、Sw2，用以对每次第一导通路径及第二导通路径的导通时间计 时并产生一计时信号。当异或门308接收第二控制信号S2及收第四控制信号 S4的任一时，即关闭开关Sw2，并通过反相器306导通开关Sw1。此时导通 计时电路中的电流源IS开始对电容309充电以产生一计时信号。当计时信号 的准位高于误差放大器302所产生的误差放大信号的准位时，产生脉宽控制信 号PC，使全桥驱动电路320关闭第一导通路径及第二导通路径。此时全桥驱 动电路320停止产生第二控制信号S2及第四控制信号S4，故异或门308将导 通开关Sw2并通过反相器306关闭开关Sw1，以重设计时信号，即电容309 的电压。

全桥驱动电路320包含一谐振频率检测电路、一D型触发器315、RS触 发器316、318、326、328以及延迟电路312、322、317、327，以根据预定的 切换顺序导通第一导通路径及第二导通路径，并根据脉宽控制信号PC依序关 闭第一导通路径及第二导通路径。谐振频率检测电路包含比较器311、321， 耦接谐振单元以检测谐振单元的谐振电流，用以判断谐振单元的谐振状态并决 定全桥驱动电路300的一操作频率，使全桥驱动电路300的操作频率高于谐振 单元的谐振频率。比较器311的反相输入端耦接一频率检测参考信号Vfr而非 反相输入端耦接谐振单元的第一输入端L1以接收一第一频率检测信号Si1。 比较器321的反相输入端耦接频率检测参考信号Vfr而非反相输入端耦接谐振 单元的第二输入端L2以接收一第二频率检测信号Si2。

请同时参见图7a～7h，全桥驱动控制电路300预设为于全桥式转换电路 启动之初将先导通第一导通路径，即输出第一控制信号S1及第四控制信号S4 以分别导通第一晶体管开关M1及第四晶体管开关M4，并同时遮蔽(Blank) 比较器311、321一预定遮蔽时间，以避免启动之初的误动作。当反馈控制电 路310产生脉宽控制信号PC时，触发D型触发器315，使D型触发器315于 输出端Q输出高准位信号，并进而触发RS触发器326以停止于输出端Q产 生第四控制信号S4以关闭第四晶体管开关M4，同时RS触发器326将于反相 输出端Q’产生一高准位信号，并经延迟电路327延迟后触发RS触发器328 于输出端Q产生第三控制信号S3以导通第三晶体管开关M3。此时，谐振单 元上的电流会因第一导通路径的关闭而变小，使第一输入端L1的电位逐渐上 升。当上述电流小于一预定电流值时，第一频率检测信号Si1的准位高于频率 检测参考信号Vfr，使比较器311产生一高准位信号至RS触发器318的重设 端R。此时RS触发器318停止于输出端Q产生第一控制信号S1以关闭第一 晶体管开关M1，并于反相输出端Q’产生一高准位信号并经延迟电路312延迟 后触发RS触发器316于输出端Q产生第二控制信号S2以导通第二晶体管开 关M2。此时，第二导通路径被导通。当反馈控制电路310再产生脉宽控制信 号PC时，触发D型触发器315，使D型触发器315于反相输出端Q’输出高 准位信号，并进而触发RS触发器316以停止于输出端Q产生第二控制信号 S2以关闭第二晶体管开关M2，同时RS触发器316将于反相输出端Q’产生一 高准位信号，并经延迟电路317延迟后触发RS触发器318于输出端Q产生第 一控制信号S1以导通第一晶体管开关M1。此时，谐振单元上的电流会因第 二导通路径的关闭而变小，使第二输入端L2的电位逐渐上升。当上述电流小 于预定电流值时，第二频率检测信号Si2的准位高于频率检测参考信号Vfr， 使比较器321产生一高准位信号至RS触发器328的重设端R。此时RS触发 器328停止于输出端Q产生第三控制信号S3以关闭第三晶体管开关M3，并 于反相输出端Q’产生一高准位信号并经延迟电路322延迟后触发RS触发器 326于输出端Q产生第四控制信号S4以导通第四晶体管开关M4。此时，第 一导通路径再度被导通。

保护电路370包含了比较器372、374以及一逻辑单元376。比较器372 及比较器374分别根据过高压判断信号Vovp、过低压判断信号Vuvp及电压 检测电路335所产生的电压检测信号FB，于判断全桥式转换电路的输出电压 过高或过低时，通知逻辑单元376。此时，逻辑单元376将逻辑判断信号Pau 至全桥驱动电路320，使全桥驱动电路320停止产生第一控制信号S1、第二控 制信号S2、第三控制信号S3以及第四控制信号S4。此时，第一晶体管开关、 第二晶体管开关、第三晶体管开关及第四晶体管开关均关闭，以停止继续传送 电力至谐振单元的二次侧。另外，逻辑单元376也可以接收调光信号DIM， 以根据调光信号DIM暂时停止及恢复传送电力至谐振单元的二次侧而达到调 光效果。

本实施是利用第一晶体管开关M1及第三晶体管开关M3有部分导通的时 间重叠方式(参见图7c、7g)来进一步降低全桥式开关电路的切换损失。为 使第一晶体管开关M1及第三晶体管开关M3有部分时间同时导通，一般而言 第一晶体管开关M1及第三晶体管开关M3每一周期的导通时间会长于周期时 间的一半。较佳的方式为固定第一晶体管开关M1及第三晶体管开关M3的占 空比，例如：占空比为52％，而以调整第二晶体管开关M2及第四晶体管开 关M4的占空比来达到调整电力的作用。

当然，也可以固定第二晶体管开关M2及第四晶体管开关M4的占空比使 导通时间重叠，而调整第一晶体管开关M1及第三晶体管开关M3的占空比来 调整电力。其详细电路运作，可参考图8所示实施例的描述中，将第一晶体管 开关M1及第二晶体管开关M2，以及第三晶体管开关M3及第四晶体管开关 M4对调即是。

请参见图9，根据本发明的另一实施例的全桥式转换电路的电路示意图。 与图8所示实施例相较，主要的差异为本实施例是将第三晶体管开关M3及第 一晶体管开关M1由关闭转为导通的时间点往后调整。详细说明如下：

全桥式转换电路包含一谐振单元、一全桥式开关电路、一整流单元以及一 全桥驱动控制电路400，用以转换一输入电源VIN成一直流输出以提供一发光 二极管模块430发光所需的电力。全桥式开关电路包含一第一晶体管开关M1、 一第二晶体管开关M2、一第三晶体管开关M3及一第四晶体管开关M4。谐 振单元包含一一次侧及一二次侧，谐振单元的一次侧部分主要包含一谐振电容 Cr、一变压器T的一次侧，谐振单元的二次侧部分主要包含变压器T的二次 侧及一谐振电感L，而整流单元包含同步整流控制器480、一第五晶体管开关 M5、一第六晶体管开关M6以及输出电容Co。谐振单元、全桥式开关电路及 整流单元的电路连接关系和作用请参考上述该些实施例的相关描述，在此不再 累述。发光二极管模块430包含多个发光二极管串，每一发光二极管串一端耦 接整流单元的直流输出。一均流单元440具有多个均流端用以对应耦接发光二 极管串的另一端，使每一发光二极管串流经大致相同电流值。一端电压选择单 元445耦接均流单元440的多个均流端，以根据多个均流端的电压产生一反馈 检测信号FB。

全桥驱动控制电路400包含一反馈控制电路410、一全桥驱动电路420及 一保护电路470。反馈控制电路410根据反馈检测信号FB产生一脉宽控制信 号PC。全桥驱动电路420根据脉宽控制信号PC产生一第一控制信号S1、一 第二控制信号S2、一第三控制信号S3以及一第四控制信号S4，以分别控制 第一晶体管开关M1、第二晶体管开关M2、第三晶体管开关M3及第四晶体 管开关M4的导通及关闭。反馈控制电路410包含一误差放大器402、一比较 器404及一导通计时电路。导通计时电路包含一反相器406、一异或门408、 一电容409、一电流源IS及开关Sw1、Sw2，用以对每次第一导通路径及第二 导通路径的导通时间计时并产生一计时信号。反馈控制电路410各电路组件的 连接关系及运作请参见图8的说明。

全桥驱动电路420包含一谐振频率检测电路、RS触发器416、418、426、 428以及延迟电路412、422、417、427，以根据预定的切换顺序导通第一导通 路径及第二导通路径，并根据脉宽控制信号PC依序关闭第一导通路径及第二 导通路径。谐振频率检测电路包含比较器411、421，耦接谐振单元以检测谐 振单元的谐振电流，用以判断谐振单元的谐振状态并决定全桥驱动电路400 的一操作频率，使全桥驱动电路400的操作频率高于谐振单元的谐振频率。比 较器411的反相输入端耦接一频率检测参考信号Vfr而非反相输入端耦接谐振 单元的第一输入端L1以接收一第一频率检测信号Si1。比较器421的反相输 入端耦接频率检测参考信号Vfr而非反相输入端耦接谐振单元的第二输入端 L2以接收一第二频率检测信号Si2。

全桥驱动控制电路400预设为于全桥式转换电路启动之初将先导通第一 导通路径，即输出第一控制信号S1及第四控制信号S4以分别导通第一晶体管 开关M1及第四晶体管开关M4，并同时遮蔽(Blank)比较器411、421一预 定遮蔽时间，以避免启动之初的误动作。当反馈控制电路410产生脉宽控制信 号PC时，触发RS触发器426停止产生第四控制信号S4以关闭第四晶体管开 关M4，此时第一导通路径被关闭。当谐振单元的电流因释能而逐渐下降，使 第一频率检测信号Si1的准位高于频率检测参考信号Vfr的准位时，比较器411 输出一切换信号S2’。切换信号S2’触发RS触发器428输出第三控制信号S3 以导通第三晶体管开关M3。延迟电路417接收切换信号S2’，并经一预定延 迟时间后重置RS触发器418，以停止输出第一控制信号S1而关闭第一晶体管 开关M1。延迟电路412检测第一控制信号S1的下降沿，于判断第一控制信 号S1由高准位转为低准位后一预定延迟时间，触发RS触发器416输出第二 控制信号S2以导通第二晶体管开关M2。此时，第二导通路径被导通。当反 馈控制电路410再度产生脉宽控制信号PC时，触发RS触发器416停止产生 第二控制信号S2以关闭第二晶体管开关M2，此时第二导通路径被关闭。当 谐振单元的电流因释能而逐渐下降，使第一频率检测信号Si2的准位高于频率 检测参考信号Vfr的准位时，比较器421输出一切换信号S4’。切换信号S4’ 触发RS触发器418输出第一控制信号S1以导通第一晶体管开关M1。延迟电 路427接收切换信号S4’，并经一预定延迟时间后重置RS触发器428，以停止 输出第三控制信号S3而关闭第三晶体管开关M3。延迟电路422检测第三控 制信号S3的下降沿，于判断第三控制信号S3由高准位转为低准位后一预定延 迟时间，触发RS触发器426输出第四控制信号S4以导通第四晶体管开关M4。 此时，第一导通路径再度被导通。

保护电路470包含了比较器472、474以及一逻辑单元476。比较器472 及比较器474分别根据过高压判断信号Vovp、过低压判断信号Vuvp及端电 压选择单元445所产生的反馈检测信号FB，于判断均流单元440的均流端中 最低电压者的电压低于或高于预定电压范围时通知逻辑单元476进入保护模 式。均流单元440于检测到电路异常时，也将产生一错误信号Fault至逻辑单 元476，使逻辑单元476进入保护模式。另外，逻辑单元476也可以接收调光 信号DIM，以根据调光信号DIM暂时停止及恢复传送电力至谐振单元的二次 侧而达到调光效果。

请参见图10，根据本发明的再一实施例的全桥式转换电路的电路示意图。 与图9所示实施例相较，主要的差异为本实施例是以频率产生器来取代谐振频 率检测电路，使电路的电磁干扰(Electromagnetic Disturbance，EMI)更容易滤 除，且不会有因可能的谐振频率检测错误而造成误切换问题。详细说明如下：

全桥式转换电路包含一谐振单元、一全桥式开关电路、一整流单元以及一 全桥驱动控制电路500，用以转换一输入电源VIN成一直流输出以提供一发光 二极管模块530发光所需的电力。全桥式开关电路包含一第一晶体管开关M1、 一第二晶体管开关M2、一第三晶体管开关M3及一第四晶体管开关M4。谐 振单元包含一一次侧及一二次侧，谐振单元的一次侧部分主要包含一谐振电容 Cr、一变压器T的一次侧，谐振单元的二次侧部分主要包含变压器T的二次 侧及一谐振电感L，而整流单元包含一同步整流控制器580、一第五晶体管开 关M5、一第六晶体管开关M6以及输出电容Co。谐振单元、全桥式开关电路 及整流单元的电路连接关系和作用请参考上述该些实施例的相关描述，在此不 再累述。发光二极管模块530包含多个发光二极管串，每一发光二极管串一端 耦接整流单元的直流输出。一均流单元540具有多个均流端用以对应耦接发光 二极管串的另一端，使每一发光二极管串流经大致相同电流值。均流单元540 若检测到任何操作异常，而造成均流端的电流或电压异常，将产生一错误信号 Fault。另外，一电压检测电路535耦接输出电容Co，以根据全桥式转换电路 的输出电压产生一反馈检测信号FB。

全桥驱动控制电路500包含一反馈控制电路510、一全桥驱动电路520及 一保护电路570。反馈控制电路510根据反馈检测信号FB产生一脉宽控制信 号PC。全桥驱动电路520根据脉宽控制信号PC产生一第一控制信号S1、一 第二控制信号S2、一第三控制信号S3以及一第四控制信号S4，以分别控制 第一晶体管开关M1、第二晶体管开关M2、第三晶体管开关M3及第四晶体 管开关M4的导通及关闭。反馈控制电路510包含一误差放大器502、一比较 器504及一导通计时电路。导通计时电路包含一反相器506、一异或门508、 一电容509、一电流源IS及开关Sw1、Sw2，用以对每次第一导通路径及第二 导通路径的导通时间计时并产生一计时信号。反馈控制电路510各电路组件的 连接关系及运作请参见图8的说明。

全桥驱动电路520包含一反相器515、一频率产生器525、RS触发器516、 518、526、528以及延迟电路517、527，以根据预定的切换顺序导通第一导通 路径及第二导通路径，并根据脉宽控制信号PC依序关闭第一导通路径及第二 导通路径。频率产生器525耦接一频率设定单元Rfrq，以根据频率设定单元 Rfrq来调整所产生的一频率信号的频率，使全桥驱动电路500的操作频率高于 谐振单元的谐振频率。频率产生器525产生的频率信号的脉宽为50％，耦接 RS触发器526的设定端S及通过反相器515耦接RS触发器516的设定端S， 以分别触发产生第四控制信号S4及第二控制信号S2。全桥驱动电路520中其 它的电路操作请对应参照图9所示的全桥驱动电路420的说明，在此不累述。

保护电路570包含了比较器572、574以及一逻辑单元576。比较器572 及比较器574分别根据过高压判断信号Vovp、过低压判断信号Vuvp及电压 检测电路535所产生的反馈检测信号FB，于判断全桥式转换电路的输出电压 低于或高于预定电压范围时通知逻辑单元576进入保护模式。逻辑单元576 也同时耦接均流单元540，于接收错误信号Fault时进入保护模式。另外，逻 辑单元576也可以接收调光信号DIM，以根据调光信号DIM暂时停止及恢复 传送电力至谐振单元的二次侧而达到调光效果。

前述的实施例，于无法将所有的晶体管开关于导通转为关闭时完全达到软 开关。例如：图10所示的实施例，第二晶体管开关M2及第四晶体管开关M4 仍以硬切换方式由导通转为关闭。因此可以在第二晶体管开关M2及第四晶体 管开关M4并联一软开关电容来达到由导通转为关闭时的软开关。请参见图 11，为根据图10所示实施例加入软开关电容的电路示意图。利用分别并联软 开关电容C1、C2至第二晶体管开关M2、第四晶体管开关M4，使第二晶体管 开关M2及第四晶体管开关M4在导通转为关闭的这段时间内，维持第二晶体 管开关M2及第四晶体管开关M4的源极漏极端电压差在一预定范围内，使此 时的切换损失降低。其它部分电路的运作，请参照图10的说明。当然，若导 通时间重叠的晶体管开关为第二晶体管开关M2及第四晶体管开关M4，则软 开关电容C1、C2可改为与第一晶体管开关M1及第三晶体管开关M3并联。

如上所述，本发明完全符合专利三要件：新颖性、创造性和产业上的实用 性。本发明在上文中已以较佳实施例揭露，然熟悉本项技术者应理解的是，该 实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举 凡与该实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。因此，本 发明的保护范围当以所附的权利要求书所界定的范围为准。