一种基于CPLD的液晶显示控制器快速矩形绘制的方法

摘要

本发明涉及一种基于CPLD的液晶显示控制器快速矩形绘制的方法。目前的液晶显示控制器要绘制矩形，需要传送矩形内每一个点的颜色内容，CPU占用率很高，传送的数据量大。本发明的硬件包括时钟输入、CPLD、SRAM、外部数据输入、LCD显示屏。具体方法是：根据外部数据输入的控制命令，分别填写X1、Y1、X2、Y2、X3、Y3、ADR_BASE、COLOR的数值，根据这八个数据自行填充SRAM，并将SRAM的数据显示在LCD显示屏上。本发明减少与液晶显示控制器相连的微控制器传输的数据量，降低微控制器的CPU占用率。

说明书

技术领域

本发明涉及的是液晶显示控制器领域，尤其是一种基于CPLD的液晶显示控制器快速矩形绘制的方法。

背景技术

液晶显示控制器作为液晶驱动电路的核心部件通常由集成电路组成，通过为液晶显示系统提供时序信号和显示数据来实现液晶显示。当前的液晶显示控制器需要输入的数据量大，给液晶显示控制器提供数据的微控制器CPU占用率高。

发明内容

本发明针对传统的基于CPLD的微控制器外扩液晶显示控制器，提出一种新的方法，旨在减少与液晶显示控制器相连的微控制器传输的数据量，降低微控制器的CPU占用率。

一种基于CPLD的液晶显示控制器快速矩形绘制的方法依赖于以下硬件装置：时钟输入、CPLD、SRAM、外部数据输入、LCD显示屏，状态输出位；时钟输入作为输入信号与CPLD相连接，外部数据输入端口作为输入信号与CPLD相连接，CPLD与SRAM连接并进行双向数据交换，CPLD将处理之后的数据输出到LCD显示屏上，CPLD输出信号给状态输出位。

一种基于CPLD的液晶显示控制器快速矩形绘制的方法包括以下步骤：

步骤1：CPLD读取外部数据输入端口上的3位控制命令数据，当控制命令数据为001时，则执行步骤2，当控制命令数据为010时，则执行步骤3，当控制命令数据为011时，则执行步骤4，当控制命令数据为100时，则执行步骤5，当控制命令数据为101时，则执行步骤6，当控制命令数据为110时，则执行步骤7，当控制命令数据为111时，则执行步骤8，当控制命令数据为000时，则执行 步骤9；

步骤2：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器X1，继续执行步骤1；

步骤3：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器Y1，继续执行步骤1；

步骤4：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器X2，继续执行步骤1；

步骤5：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器Y2，继续执行步骤1；

步骤6：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器X3，继续执行步骤1；

步骤7：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器Y3，并将CPLD内建的寄存器SET置为0，执行步骤10；

步骤8：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器COLOR，并将CPLD内建的寄存器SET置为1，执行步骤10；

步骤9：如果CPLD的外部数据输入端口上的数据全为1，则将CPLD内建寄存器ADR_BASE置1，如果全为0，则将ADR_BASE置0，继续执行步骤1；

步骤10：CPLD将状态输出位置为1，表明CPLD不接受控制总线上的数据，并设定数值M=0，执行步骤11；

步骤11：定义数值L1是寄存器Y1中保存的数值，数值L2是寄存器Y2中保存的数值，数值L3是寄存器Y3中保存的数值数值，W1是寄存器X1中保存的数值，数值W2是寄存器X2中保存的数值，数值W3是寄存器X3中保存的数值，如果M小于等于|L1-L2|成立，则执行步骤12，否则执行步骤19；

步骤12：设定数值N=0，并执行步骤13；

步骤13：如果N小于等于|W1-W2|成立，则执行步骤14，否则执行步骤18；

步骤14：如果SET中保存的数值为0，则执行步骤15，否则执行步骤16；

步骤15：将L3+M作为SRAM地址的高位，W3+N作为SRAM地址的低位，在时钟输入的第一个节拍时，取出SRAM对应地址中的数据，并将数据保存至寄存器COLOR中，继续执行步骤16；

步骤16：将L1+M作为SRAM地址的高位，W1+N作为SRAM地址的低位，在时钟输入的第二个节拍时，向SRAM对应地址中填充寄存器COLOR中的数值，继续执行步骤17；

步骤17：设定数值N等于N+1，并继续执行步骤13；

步骤18：设定数值M等于M+1，并继续执行步骤11；

步骤19：CPLD将状态输出位置为0，表明CPLD可以接受控制总线上的数据，继续执行步骤20；

步骤20：定义数值P、Q，P为液晶显示器的显示像素的列数，Q为液晶显示器的行数，液晶显示器的实际分辨率为P*Q ，CPLD将SRAM中的数据按照液晶显示器的要求输送到液晶显示器中，得到一个长度为|L1-L2|+1,宽度为|W1-W2|+1的矩形，当L1等于L2时，所绘制的为一条水平的线段；当W1等于W2时，所绘制的为一条垂直的线段，并继续执行步骤1；

外部数据输入端口上的数据是要保存至寄存器Y1、Y2、Y3，则这些数据的最大数值可以是2*Q-1； 

定义SRAM中高位地址大于0小于Q的位置中的数据内容为帧缓冲0，大于等于Q且小于2*Q的位置中的数据内容为帧缓冲1，当ADR_BASE中保存的数值等于0时，将帧缓冲0的数据按照液晶显示器的要求输送到液晶显示器中，否则将帧缓冲1的数据按照液晶显示器的要求输送到液晶显示器中。

本发明的有益效果是：减少与液晶显示控制器相连的微控制器传输的数据量，降低微控制器的CPU占用率。

附图说明

       图1是本发明的硬件框图；

       图2是本发明的方法实现框图。

具体实施方式

如图1所示，本发明硬件电路包括时钟输入、CPLD、SRAM、外部数据输入、LCD显示屏，状态输出位；时钟输入作为输入信号与CPLD相连接，外部数据输入端口作为输入信号与CPLD相连接，CPLD与SRAM连接并进行双向数据交换，CPLD将处理之后的数据输出到LCD显示屏上，CPLD输出信号给状态输出位；

如图2所示，一种基于CPLD的液晶显示控制器快速矩形绘制的方法包括以下步骤：

步骤1：CPLD读取外部数据输入端口上的3位控制命令数据，当控制命令数据为001时，则执行步骤2，当控制命令数据为010时，则执行步骤3，当控制命令数据为011时，则执行步骤4，当控制命令数据为100时，则执行步骤5，当控制命令数据为101时，则执行步骤6，当控制命令数据为110时，则执行步骤7，当控制命令数据为111时，则执行步骤8，当控制命令数据为000时，则执行 步骤9；

步骤2：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器X1，继续执行步骤1；

步骤3：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器Y1，继续执行步骤1；

步骤4：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器X2，继续执行步骤1；

步骤5：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器Y2，继续执行步骤1；

步骤6：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器X3，继续执行步骤1；

步骤7：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器Y3，并将CPLD内建的寄存器SET置为0，执行步骤10；

步骤8：CPLD将外部数据输入端口上的数据保存到CPLD内建的寄存器COLOR，并将CPLD内建的寄存器SET置为1，执行步骤10；

步骤9：如果CPLD的外部数据输入端口上的数据全为1，则将CPLD内建寄存器ADR_BASE置1，如果全为0，则将ADR_BASE置0，继续执行步骤1；

步骤10：CPLD将状态输出位置为1，表明CPLD不接受控制总线上的数据，并设定数值M=0，执行步骤11；

步骤11：定义数值L1是寄存器Y1中保存的数值，数值L2是寄存器Y2中保存的数值，数值L3是寄存器Y3中保存的数值数值，W1是寄存器X1中保存的数值，数值W2是寄存器X2中保存的数值，数值W3是寄存器X3中保存的数值，如果M小于等于|L1-L2|成立，则执行步骤12，否则执行步骤19；

步骤12：设定数值N=0，并执行步骤13；

步骤13：如果N小于等于|W1-W2|成立，则执行步骤14，否则执行步骤18；

步骤14：如果SET中保存的数值为0，则执行步骤15，否则执行步骤16；

步骤15：将L3+M作为SRAM地址的高位，W3+N作为SRAM地址的低位，在时钟输入的第一个节拍时，取出SRAM对应地址中的数据，并将数据保存至寄存器COLOR中，继续执行步骤16；

步骤16：将L1+M作为SRAM地址的高位，W1+N作为SRAM地址的低位，在时钟输入的第二个节拍时，向SRAM对应地址中填充寄存器COLOR中的数值，继续执行步骤17；

步骤17：设定数值N等于N+1，并继续执行步骤13；

步骤18：设定数值M等于M+1，并继续执行步骤11；

步骤19：CPLD将状态输出位置为0，表明CPLD可以接受控制总线上的数据，继续执行步骤20；

步骤20：定义数值P、Q，P为液晶显示器的显示像素的列数，Q为液晶显示器的行数，液晶显示器的实际分辨率为P*Q ，CPLD将SRAM中的数据按照液晶显示器的要求输送到液晶显示器中，得到一个长度为|L1-L2|+1,宽度为|W1-W2|+1的矩形，当L1等于L2时，所绘制的为一条水平的线段；当W1等于W2时，所绘制的为一条垂直的线段，并继续执行步骤1；

外部数据输入端口上的数据是要保存至寄存器Y1、Y2、Y3，则这些数据的最大数值可以是2*Q-1； 

定义SRAM中高位地址大于0小于Q的位置中的数据内容为帧缓冲0，大于等于Q且小于2*Q的位置中的数据内容为帧缓冲1，当ADR_BASE中保存的数值等于0时，将帧缓冲0的数据按照液晶显示器的要求输送到液晶显示器中，否则将帧缓冲1的数据按照液晶显示器的要求输送到液晶显示器中。