一种基于交换芯片的12路SRIO数据总线拓扑结构设计方法

摘要

本发明使用8路4×全交换的RapidIO交换芯片实现12路4×全交换的拓扑结构设计方法。该方法通过使用支持Serial RapidIO(SRIO)规范1.3的8通道的4×的交换芯片，计算出满足12路4×全交换拓扑结构的最小芯片数。通过高速电路设计，保证12槽位的VPX架构中任意两个模块都可以通过此交换模块实现最高10Gb/s有效带宽的数据交换。该方法属于数字通信领域。