基于cPCI总线的多类型信息采集处理系统

摘要

本发明公开了一种基于cPCI总线的多类型信息采集处理系统，包括前端设备和与其相连的后端设备，前端设备中集成了用于采集多路时串信号、多路模拟信号、多路触点信号和多路脉冲信号并对其进行预处理的多路信号隔离调理电路、第一FPGA、数字I/O卡、A/D采集卡、第二FPGA和单板电脑，而后端设备的控制主机对该采集处理系统进行远程控制，对单板电脑存储的多路时串信号、多路数字信号、多路触点信号和多路脉冲信号分别进行实时或事后判断分析，当有超出对应预设范围的，则突出显示该信号并报警，从而实现了基于cPCI总线的多种类、多通道测试信号采集的集成化和数据分析的智能化，并且该系统仅有前端设备和后端设备，总体积较小。

说明书

技术领域

本发明涉及一种电子测量系统，尤其涉及一种可应用于运载火箭综合测试的基于cPCI总 线的多类型信息采集处理系统。

背景技术

运载火箭测试信号类型和数量众多，导致测试设备种类繁多，目前广泛应用于航天测试 领域的测试设备包含了笔录仪、GPIB、CAMAC、VXI等，众多的数量和复杂的类型在运载火箭 的测试过程中，带来了诸多不足与缺陷：

首先，运载火箭部分分系统在测试过程中经常使用两种甚至两种以上测试设备，使得地 面设备规模庞大，其本身的复杂性带来了可靠性的降低，测试过程中测试设备的故障时有发 生，延误测试周期。其次，繁多的测试设备还对日常操作以及新操作手的学习带来了难度， 增加了误操作的可能性。再次，目前的测试设备价格昂贵，且不易维护。尤其是国外的专用 产品、模块，如果出现故障，则购买、维修周期长，甚至可能缺货。此外，各测试设备获取 到的数据格式繁杂，难于处理与有效利用，自动分析判读能力差，判读工作极大程度的依赖 人力。

发明内容

本发明的目的在于提供一种集成化程度高、体积小的基于cPCI总线的多类型信息采集处 理系统。

为达到上述目的，本发明提供了一种基于cPCI总线的多类型信息采集处理系统，包括前 端设备和与其相连的后端设备，其中，

所述前端设备，包括：

多路信号隔离调理电路，用于对输入的多路时串信号、多路模拟信号、多路触点信号和 多路脉冲信号分别进行抗干扰隔离和电压调理；

第一FPGA，用于控制所述多路时串信号隔离调理电路的输出选通和数据采集，缓存所述 多路信号隔离调理电路输出的多路时串信号，并对所采集的信号进行滤波、边沿判断和组帧 预处理，待本次采样完成后将其写入数字I/O卡的FIFO中；

数字I/O卡，当其FIFO中存储的多路时串信号达到设定存量或设定时间时，将其通过 cPCI总线发送至单板电脑存储；

A/D采集卡，用于将所述多路信号隔离调理电路输出的多路模拟信号转变成对应的多路 数字信号并存储，当其FIFO中存储的多路数字信号达到设定值时，将其通过所述cPCI总线 发送至所述单板电脑存储；

第二FPGA，用于采集、缓存和预处理所述多路信号隔离调理电路输出的多路触点信号和 多路脉冲信号，并将其通过cPCI总线控制器及所述cPCI总线发送至所述单板电脑存储；

所述后端设备包括控制主机，用于通过通用网络交换设备对该采集处理系统进行远程控 制，同时对所述单板电脑采集存储的多路时串信号、多路数字信号、多路触点信号和多路脉 冲信号分别进行实时显示、存储、判断分析和事后回放，当有超出对应预设范围的，则突出 显示该信号并报警。

本发明的基于cPCI总线的多类型信息采集处理系统，所述多路信号隔离调理电路包括若 干路时串信号隔离调理电路，每路时串信号隔离调理电路用于将输入电压范围为20V～40V 的时串信号进行隔离调理，其包括型号为TLP114A的光耦、稳压二极管D1、去耦电容C1、二 极管D2、限流电阻R1、上拉电阻R2和电容C2，稳压二极管D1的输入端以及限流电阻R1的 一端分别对应与所述光耦的第1和第3引脚相连，去耦电容C1和二极管D2分别接于稳压二 极管D1和上拉电阻R2之间，稳压二极管D1的输出端和限流电阻R1的另一端分别对应作为 的正极输入端和负极输入端，所述光耦的第6引脚接+5V且通过上拉电阻R2与光耦的第5引 脚相连作为信号输出端，电容C2的一端接+5V，其另一端与所述光耦的第4引脚一起接地。

本发明的基于cPCI总线的多类型信息采集处理系统，所述多路信号隔离调理电路包括若 干路模拟信号隔离调理电路，每路模拟信号隔离调理电路用于将输入信号范围为-40V～40V 的模拟信号进行隔离调理，并将隔离调离后的模拟信号调理衰减到所述A/D采集卡所需的 -5V～+5V的范围内，其包括型号为OP07的运算放大器、型号为ISO124的隔离放大器、电 阻AR1、电阻AR2、电阻AR3、电阻AR4、电阻AR5、电阻AR6、电阻AR7、电容AC1、 电容AC2、稳压管AD1、稳压管AD2、量程选择开关AS1、AS2和AS3，电阻AR1的一端 作为正极输入端，其另一端分别与电阻AR2的一端以及量程选择开关AS1的一端相连，电 阻AR2另一端分别与电阻AR3的一端以及量程选择开关AS2的一端相连，电阻AR3另一端 分别与电阻AR4的一端以及量程选择开关AS3的一端相连，量程选择开关AS1、AS2和AS3 的另一端并接后分别与稳压管AD1的输入端以及电阻AR5的一端相连，电阻AR5的另一端 与运算放大器的同向输入端相连，稳压管AD1的输出端与稳压管AD2的输出端相连，稳压 管AD2的输入端与电阻AR4的另一端连在一起作为负极输入端，运算放大器的输出端分别 与其反向输入端以及隔离放大器的第15引脚相连，隔离放大器的第7引脚与电阻AR6的一 端相连，电阻AR6的另一端分别与电阻AR7的一端以及电容AC1的一端相连，电阻AR7 的另一端与电容AC2的一端连在一起作为信号输出端，电容AC1的另一端以及电容AC2的 另一端接地。

本发明的基于cPCI总线的多类型信息采集处理系统，所述多路信号隔离调理电路包括若 干路触点信号隔离调理电路，每路所述触点信号隔离调理电路用于将触点信号进行隔离调理， 并将隔离调离后的触点信号转换成0～+5V电压信号，其包括型号为WRA0512的直流电源模 块、型号为TLP114A的光耦、电阻R1、电阻R2、电容C1、电容C2、电容C3、电容C4、 电解电容C5、电解电容C6、稳压管D1和二极管D2，稳压管D1的输入端与光耦的第1引 脚相连，稳压管D1的输出端作为负极输入端，电容C1和二极管D2并接于光耦的第1引脚 和第3引脚之间，且二极管D2的输入端、输出端分别对应接光耦的第3引脚和第1引脚， 光耦的第3引脚与直流电源模块的第8引脚相连，光耦的第6引脚接+5V且通过电阻R2与 其第5引脚相连作为信号输出端，光耦的第4引脚接地且通过电容C2接+5V，电解电容C6 和电容C3并接于直流电源模块的第8引脚和第6引脚之间，且电解电容C6的正极、负极分 别对应接直流电源模块的第6引脚和第8引脚，直流电源模块的第1引脚和第2引脚接+24V， 直流电源模块的第6引脚通过电阻R1作为正极输入端，电解电容C5和电容C4并接于直流 电源模块的第1引脚和第2引脚之间，且电解电容C5的正极、负极分别对应接直流电源模 块的第2引脚和第1引脚。

本发明的基于cPCI总线的多类型信息采集处理系统，所述多路信号隔离调理电路包括若 干路脉冲信号隔离调理电路，每路脉冲信号隔离调理电路用于将脉冲信号进行隔离调理，并 将隔离调离后的脉冲信号转换成5V的同频率计数脉冲，其包括型号为TLP114A的光耦、电 容C1、二极管D1、电阻R1、电阻R2和反相器，光耦的第1引脚通过电阻R1作为正极输入 端，光耦的第3引脚作为负极输入端，电容C1和二极管D1并接于光耦的第1引脚和第3引 脚之间，且二极管D1的输入端和输出端分别对应与光耦的第3引脚和第1引脚相连，光耦的 第6引脚接+5V且通过电阻R2与其第5管脚连接在一起与反相器的输入端相连，反相器的 输出端作为信号输出端，光耦的第4引脚接地。

本发明的基于cPCI总线的多类型信息采集处理系统，所述第一FPGA每0.2ms采样一次 数据，并将当前采样到的数据与前0.2ms采样到的数据进行比较，如果发生了变化则产生一 个锁存/输出标志信号同时将新的数据重新锁存到对应的FIFO中等待输出，如果在一秒内所 有数据均没有发生变化，则FPGA输出当前测试数据值，向测试系统确认自身工作状态。

本发明的基于cPCI总线的多类型信息采集处理系统，所述第二FPGA根据系统软件的命 令对多路脉冲信号累加计数结果每40ms锁存一次，所述第二FPGA对多路触点信号每1ms 采样一次，采样后的数据锁存于FPGA的FIFO中，触点信号每1ms上传一次，脉冲信号每 40ms上传一次，每个数据帧中均包含时间、地址、数据信息，为保证数据上传过程中的可靠 性，数据上传采用“握手”模式进行。

本发明的基于cPCI总线的多类型信息采集处理系统包括前端设备和与其相连的后端设 备，其中前端设备中集成了用于采集多路时串信号、多路模拟信号、多路触点信号和多路脉 冲信号并对其进行预处理的多路信号隔离调理电路、第一FPGA、数字I/O卡、A/D采集卡、 第二FPGA和单板电脑，而后端设备的控制主机则通过通用网络交换设备对该采集处理系统进 行远程控制，同时对单板电脑采集存储的多路时串信号、多路数字信号、多路触点信号和多 路脉冲信号分别进行实时显示、存储、判断分析和事后回放，当有超出对应预设范围的，则 突出显示该信号并报警，从而实现了多种类、多通道信号的集成化测试分析，并且该系统仅 有前端设备和后端设备，总体积较小，实现了基于cPCI总线的多类型信息采集处理系统的小 型化。

附图说明

图1为本发明的基于cPCI总线的多类型信息采集处理系统的结构示意图；

图2为本发明的基于cPCI总线的多类型信息采集处理系统中每一路模拟信号隔离调理电 路的电路原理图；

图3为本发明的基于cPCI总线的多类型信息采集处理系统中每一路触点信号隔离调理电 路的电路原理图；

图4为本发明的基于cPCI总线的多类型信息采集处理系统中每一路脉冲信号隔离调理电 路的电路原理图；

图5为本发明的基于cPCI总线的多类型信息采集处理系统中每一路时串信号隔离调理电 路的电路原理图。

具体实施方式

下面结合附图对本发明的具体实施方式进行详细描述：

参考图1所示，本实施例的基于cPCI总线的多类型信息采集处理系统包括前端设备和与 其相连的后端设备，前端设备内集成了多路信号隔离调理电路、第一FPGA、数字I/O卡、A/D 采集卡、第二FPGA和单板电脑，其中：

多路信号隔离调理电路，其用于对输入的多路时串信号、多路模拟信号、多路触点信号 和多路脉冲信号分别进行抗干扰隔离和电压调理，该多路信号隔离调理电路包括512路时串 信号隔离调理电路、128路模拟信号隔离调理电路、16路触点信号隔离调理电路和32路脉冲 信号隔离调理电路；第一FPGA，其用于控制多路时串信号隔离调理电路的输出选通和数据采 集，缓存并预处理多路信号隔离调理电路输出的多路时串信号，并对所采集的信号进行滤波、 边沿判断和组帧等预处理，待本次采样完成后将其写入数字I/O卡的FIFO中，该第一FPGA 每0.2ms采样一次数据，并将当前采样到的数据与前0.2ms采样到的数据进行比较，如果发 生了变化则产生一个锁存/输出标志信号同时将新的数据重新锁存到对应的FIFO中等待输出， 如果在一秒内所有数据均没有发生变化，则FPGA输出当前测试数据值，向测试系统确认自 身工作状态；数字I/O卡，当其FIFO中存储的多路时串信号达到设定存量或设定时间时，将 其通过cPCI总线发送至单板电脑存储；A/D采集卡，其用于将多路信号隔离调理电路输出的 多路模拟信号转变成对应的多路数字信号并存储，当其FIFO中存储的多路数字信号达到设定 值时，将其通过cPCI总线发送至单板电脑存储；第二FPGA根据系统软件的命令对多路脉冲 信号累加计数结果每40ms锁存一次，第二FPGA对多路触点信号每1ms采样一次，采样后 的数据锁存于FPGA的FIFO中，触点信号每1ms上传一次，脉冲信号每40ms上传一次，每 个数据帧中均包含时间、地址、数据信息，为保证数据上传过程中的可靠性，数据上传采用 “握手”模式进行。

而后端设备主要包括控制主机，其通过通用网络交换设备对该采集处理系统进行远程控 制，同时对单板电脑采集存储的多路时串信号、多路数字信号、多路触点信号和多路脉冲信 号分别进行实时显示、存储、判断分析和事后分析，当有超出对应预设范围的，则突出显示 该信号并报警，其中，分析判断所使用的判据可根据使用者的需求进行开放式设置。

结合图2所示，其中，每路模拟信号隔离调理电路用于将输入信号范围为-40V～40V的 模拟信号进行隔离调理，并将隔离调离后的模拟信号调理衰减到A/D采集卡所需的–5V～+5V 的范围内。每路模拟信号隔离调理电路的采样频率默认1kHz/通道，采样周期可以根据用户 要求进行更改，不同通道的采样率设置可以不同。每路模拟信号隔离调理电路包括型号为 OP07的运算放大器、型号为ISO124的隔离放大器、电阻AR1、电阻AR2、电阻AR3、电阻 AR4、电阻AR5、电阻AR6、电阻AR7、电容AC1、电容AC2、稳压管AD1、稳压管AD2、 量程选择开关AS1、AS2和AS3，电阻AR1的一端作为正极输入端，其另一端分别与电阻 AR2的一端以及量程选择开关AS1的一端相连，电阻AR2另一端分别与电阻AR3的一端以 及量程选择开关AS2的一端相连，电阻AR3另一端分别与电阻AR4的一端以及量程选择开 关AS3的一端相连，量程选择开关AS1的另一端、AS2的另一端以及AS3的另一端并接后 分别与稳压管AD1的输入端以及电阻AR5的一端相连，电阻AR5的另一端与运算放大器的 同向输入端相连，稳压管AD1的输出端与稳压管AD2的输出端相连，稳压管AD2的输入端 与电阻AR4的另一端连在一起作为负极输入端，运算放大器的输出端分别与其反向输入端以 及隔离放大器的第15引脚相连，隔离放大器的第7引脚与电阻AR6的一端相连，电阻AR6 的另一端分别与电阻AR7的一端以及电容AC1的一端相连，电阻AR7的另一端与电容AC2 的一端连在一起作为信号输出端，电容AC1的另一端以及电容AC2的另一端接地。

结合图3所示，其中，每路触点信号隔离调理电路用于将触点信号进行隔离调理，并将 隔离调离后的触点信号转换成0～+5V电压信号，每路触点信号隔离调理电路包括型号为 WRA0512的直流电源模块、型号为TLP114A的光耦、电阻R1、电阻R2、电容C1、电容 C2、电容C3、电容C4、电解电容C5、电解电容C6、稳压管D1和二极管D2，稳压管D1 的输入端与光耦的第1引脚相连，稳压管D1的输出端作为负极输入端，电容C1和二极管 D2并接于光耦的第1引脚和第3引脚之间，且二极管D2的输入端、输出端分别对应接光耦 的第3引脚和第1引脚，光耦的第3引脚与直流电源模块的第8引脚相连，光耦的第6引脚 接+5V且通过电阻R2与其第5引脚相连作为信号输出端接于第二FPGA的信号输入端，光 耦的第4引脚接地且通过电容C2接+5V，电解电容C6和电容C3并接于直流电源模块的第8 引脚和第6引脚之间，且电解电容C6的正极、负极分别对应接直流电源模块的第6引脚和 第8引脚，直流电源模块的第1引脚和第2引脚接+24V，直流电源模块的第6引脚通过电阻 R1作为正极输入端，电解电容C5和电容C4并接于直流电源模块的第1引脚和第2引脚之 间，且电解电容C5的正极、负极分别对应接直流电源模块的第2引脚和第1引脚。

结合图4所示，每路脉冲信号隔离调理电路用于将脉冲信号进行隔离调理，并将隔离调 离后的脉冲信号转换成5V的同频率计数脉冲，每路脉冲信号隔离调理电路包括型号为 TLP114A的光耦、电容C1、二极管D1、电阻R1、电阻R2和反相器，光耦的第1引脚通过电 阻R1作为正极输入端，光耦的第3引脚作为负极输入端，电容C1和二极管D1并接于光耦的 第1引脚和第3引脚之间，且二极管D1的输入端和输出端分别对应与光耦的第3引脚和第1 引脚相连，光耦的第6引脚接+5V且通过电阻R2与其第5管脚连接在一起与反相器的输入 端相连，反相器的输出端作为信号输出端接于第二FPGA的信号输入端，光耦的第4引脚接 地。

结合图5所示，每路时串信号隔离调理电路用于将输入电压范围为20V～40V的时串信 号进行隔离调理，而当输入信号电平低于14V和脉冲宽度小于lms的窄脉冲信号不予接收， 并且对输入信号的上升沿和下降沿均响应并计时，当不同输入沿变化间隔小于lms的可视为 同时到来，计时的分辨率不大于0.2ms。每路时串信号隔离调理电路包括型号为TLP114A的 光耦、稳压二极管D1、去耦电容C1、二极管D2、限流电阻R1、上拉电阻R2和电容C2，稳 压二极管D1的输入端以及限流电阻R1的一端分别对应与光耦的第1和第3引脚相连，去耦 电容C1和二极管D2分别接于稳压二极管D1和上拉电阻R2之间，稳压二极管D1的输出端和 限流电阻R1的另一端分别对应作为的正极输入端和负极输入端，光耦的第6引脚接+5V且通 过上拉电阻R2与光耦的第5引脚相连作为信号输出端接于第一FPGA的信号输入总线，电容 C2的一端接+5V，其另一端与光耦的第4引脚一起接地。

以上的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定， 在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各 种变形和改进，均应落入本发明的权利要求书确定的保护范围内。