法律状态公告日
法律状态信息
法律状态
2016-02-03
授权
授权
2012-11-14
实质审查的生效 IPC(主分类):G09G3/22 申请日:20101112
实质审查的生效
2012-09-05
公开
公开
版权
该专利文献的公开内容的一部分包含受到版权保护的材料。当该 专利公开内容出现在专利商标局专利文档或记录中时，版权所有者不 反对任何人传真复制该专利公开内容，但除此以外无论如何保留所有 版权权利。
技术领域
本公开一般涉及驱动、校准或者编程显示器、特别是发光二极管 显示器的电路和方法。
背景技术
公开的技术通过减少每个像素中的晶体管的数量来提高显示分 辨率。开关晶体管在几个相邻子像素中的几个像素电路之间共用。存 在对于在使得能够进行显示器的正常顺序扫描编程的同时提高显示 分辨率和制造产率的需求。
大多数背板技术仅仅提供一种类型的薄膜晶体管（TFT），p型 或者n型。因此，器件类型的限制需要被克服以便使得能够将更有用 的电路集成到显示衬底上，这可以得到更好的性能和更低成本。用于 驱动非晶的有机发光器件（AMOLED）电路的主电路块包括电流源 （或者电流沉（sink））以及电压到电流的转换器。
例如，p型器件已经被用在传统的电流镜和电流源中，因为至少 一个TFT的源极端子是固定的（例如，与VDD连接）。电流输出经 过TFT的漏极，因此输出线中的任何变化将仅仅影响漏极电压。结 果，即使有线电压的变化，输出电流也将保持恒定，这不期望地导致 高输出电阻电流源。另一方面，如果p型TFT被用于电流沉，则TFT 的源极将与输出线连接。因此，由输出负载的变化引起的输出电压的 任何变化将直接影响栅极-源极电压。因此，输出电流对于不同的负载 不会是恒定的。为了克服该问题，需要电路设计技术来控制源极电压 变化对输出电流的影响。
对于提高显示器（诸如OLED显示器）的空间的和/或时间的均 匀性也存在需求。
发明内容
实施例1A.一种用于显示面板的电路，所述显示面板具有有 源区和所述显示面板的与所述有源区分离的外围区域，所述有源区具 有布置在衬底上的多个发光器件，所述电路包括：连接在电压数据线 和共用线之间的共用开关晶体管，所述共用线通过基准电压晶体管与 基准电压连接；包括第一发光器件的第一像素，所述第一发光器件被 配置为由通过第一存储器件与所述共用线连接的第一驱动电路电流 驱动；包括第二发光器件的第二像素，所述第二发光器件被配置为由 通过第二存储器件与所述共用线连接的第二驱动电路电流驱动；以及 基准电流线，被配置为向第一驱动电路和第二驱动电路施加偏置电 流。
实施例2A.实施例1A的电路，在所述外围区域中的显示驱动 器电路，所述显示驱动器电路经由相应的第一和第二选择线与第一和 第二驱动电路耦接，与所述开关晶体管耦接，与所述基准电压晶体管 耦接，与所述电压数据线耦接，以及与所述基准电流线耦接，所述显 示驱动器电路被配置为经由基准电压控制线将所述基准电压晶体管 从第一状态切换到第二状态，使得所述基准电压晶体管与所述基准电 压断开连接并且在允许第一像素和第二像素的电压编程的帧的编程 周期期间经由组选择线将共用开关晶体管从第二状态切换到第一状 态，并且其中在所述编程周期期间施加所述偏置电流。
实施例3A.实施例2A的电路，其中所述显示驱动器电路还被 配置为在所述编程周期期间转换第一选择线以便利用由所述电压数 据线指定并且在所述编程周期期间存储在第一存储电容器中的第一 编程电压来对第一像素进行编程，并且在所述编程周期期间转换第二 选择线以便利用由所述电压数据线指定并且在所述编程周期期间存 储在第二存储电容器中的第二编程电压来对第二像素进行编程。
实施例4A.实施例3A的电路，其中所述显示驱动器电路还被 配置为继所述编程周期之后，经由基准电压控制线将所述基准电压晶 体管从第二状态切换到第一状态，并且经由组选择线将所述共用开关 晶体管从第一状态切换到第二状态，所述显示驱动器电路包括电源电 压控制电路，所述电源电压控制电路被配置为调节所述电源电压以便 在继所述编程周期之后的帧的驱动周期期间使第一和第二发光器件 导通，由此使得第一和第二发光器件分别以基于第一和第二编程电压 的亮度发光。
实施例5A.实施例2A的电路，其中所述显示驱动器电路还与 给第一像素和第二像素的电源电压耦接，所述显示驱动器电路被配置 为调节所述电源电压以便确保第一发光器件和第二发光器件在所述 编程周期期间保持在非发光状态。
实施例6A.实施例1A的电路，其中所述显示驱动器电路在所 述显示面板的外围区域中包括栅极驱动器，所述栅极驱动器经由相应 的第一和第二选择线与第一和第二驱动电路耦接。
实施例7A.实施例1A的电路，其中所述第一驱动电路包括与 电源电压和第一发光器件连接的第一驱动晶体管，第一驱动晶体管的 栅极与第一存储器件连接，并且一对开关晶体管中的每个开关晶体管 与用于在编程周期期间将所述偏置电流从所述基准电流线传送到第 一存储器件的第一选择线耦接，其中第一存储器件是电容器。
实施例8A.实施例7A的电路，其中所述一对开关晶体管中的 一个开关晶体管连接在所述基准电流线和第一发光器件之间，并且所 述一对开关晶体管中的另一个开关晶体管连接在第一发光器件和第 一存储电容器之间。
实施例9A.实施例8A的电路，其中所述一对开关晶体管和所 述驱动晶体管是p型MOS晶体管。
实施例10A.实施例7A的电路，其中第二驱动电路包括与电源 电压和第二发光器件连接的第二驱动晶体管，第二驱动晶体管的栅极 与第二存储器件连接，并且一对开关晶体管中的每个开关晶体管与用 于在编程周期期间将所述偏置电流从所述基准电流线传送到第二存 储器件的第二选择线耦接，其中第二存储器件是电容器。
实施例11A.实施例10A的电路，其中所述一对开关晶体管中 的一个开关晶体管连接在所述基准电流线和第二发光器件之间，并且 所述一对开关晶体管中的另一个开关晶体管连接在第二发光器件和 第二存储器件之间。
实施例12A.实施例11A的电路，其中所述一对开关晶体管和 所述驱动晶体管是p型MOS晶体管。
实施例13A.实施例12A的电路，其中第一驱动晶体管的源极 与所述电源电压连接，第一驱动晶体管的漏极与第一发光器件连接， 所述一对开关晶体管中的一个开关晶体管的源极与所述一对开关晶 体管中的另一个开关晶体管的漏极连接，所述一对开关晶体管中的所 述一个开关晶体管的漏极与所述基准电流线连接，所述一对开关晶体 管中的所述另一个开关晶体管的源极与第一存储电容器连接，所述共 用晶体管的漏极与第一存储电容器和第二电容器连接，所述共用开关 晶体管的源极与所述电压数据线连接，所述基准电压晶体管的源极与 所述基准电压连接，以及第一发光器件连接在选通晶体管的漏极和地 电位之间。
实施例14A.实施例1A的电路，其中所述外围区域和像素区 域在相同的衬底上。
实施例15A.实施例1A的电路，其中所述第一驱动电路包括与 电源电压和与第一发光器件连接的选通晶体管连接的第一驱动晶体 管，第一驱动晶体管的栅极与第一存储器件连接，并且一对开关晶体 管中的每个开关晶体管与用于在编程周期期间将所述偏置电流从所 述基准电流线传送到第一存储器件的选择线耦接，其中所述选通晶体 管与基准电压控制线连接，所述基准电压控制线也与所述基准电压晶 体管连接。
实施例16A.实施例15A的电路，其中所述基准电压控制线将 所述基准电压晶体管和所述选通晶体管两者同时在第一状态与第二 状态之间切换，并且其中所述基准电压控制线由所述显示驱动器电路 配置为在所述编程周期期间将所述基准电压晶体管与所述基准电压 断开连接并且将第一发光器件与第一驱动晶体管断开连接。
实施例17A.实施例16A的电路，其中第一驱动晶体管的源极 与所述电源电压连接，第一驱动晶体管的漏极与第一发光器件连接， 所述一对开关晶体管中的一个开关晶体管的源极与所述一对开关晶 体管中的另一个开关晶体管的漏极连接并且与所述选通晶体管的源 极连接，所述一对开关晶体管中的所述一个开关晶体管的漏极与所述 基准电流线连接，所述一对开关晶体管中的所述另一个开关晶体管的 源极与所述第一存储电容器连接，所述共用晶体管的漏极与第一存储 电容器和第二晶体管连接，所述共用开关晶体管的源极与所述电压数 据线连接，所述基准电压晶体管的源极与所述基准电压连接，以及第 一发光器件连接在第一驱动晶体管的漏极和地电位之间。
实施例18A.实施例1A的电路，其中所述电路是电流偏置的、 电压编程的电路。
实施例19A.一种对发光显示面板的有源矩阵区域中的一组像 素进行编程的方法，所述方法包括如下步骤：在编程周期期间，激活 组选择线以便使得共用开关晶体管导通；在所述组选择线被激活的同 时，激活用于所述有源矩阵区域中的第一行像素的第一选择线，并且 在电压数据线上提供第一编程电压以便通过将编程电压存储在第一 存储器件中来对第一行中的像素进行编程；在所述组选择线被激活的 同时，激活用于所述有源矩阵区域中的第二行像素的第二选择线，并 且在所述电压数据线上提供第二编程电压以便通过将编程电压存储 在第二存储器件中来对第二行中的像素进行编程；以及在对第一行像 素和第二行像素进行编程的同时，向与第一行中的第一像素驱动电路 和第二行中的第二像素驱动电路连接的基准电流线施加偏置电流。
实施例20A.实施例19A的方法，还包括，在所述编程周期期 间，将所述电源电压降低到足以使得第一行的像素中的第一发光器件 和第二行的像素中的第二发光器件在所述编程周期期间保持在非发 光的状态的电位。
实施例21A.实施例20A的方法，还包括，响应于所述编程周 期的结束，去激活所述组选择线以便允许第一存储器件通过第一行的 像素的第一驱动晶体管放电以及允许第二存储器件通过第二行的像 素的第二驱动晶体管放电。
实施例22A.实施例20A的方法，还包括恢复所述电源电压以 便使得第一发光器件和第二发射器件以由第一和第二编程电压分别 表示的亮度发光。
实施例23A.实施例19A的方法，还包括，在所述编程周期期 间，去激活组发射线以便在所述编程周期期间使与基准电压连接的基 准电压晶体管截止。
实施例24A.实施例23A的方法，其中在所述编程周期期间去 激活所述组发射线使第一行的像素中的第一选通晶体管和第二行中 的像素的第二选通晶体管截止，第一选通晶体管与第一行的像素中的 第一发光器件连接并且第二选通晶体管与第二行的像素中的第二发 光器件连接，并且其中第一选通晶体管的栅极和第二选通晶体管的栅 极与所述组发射线连接。
实施例25A.实施例24A的方法，还包括，响应于所述编程周 期的结束，去激活所述组选择线以便允许第一存储器件通过第一行的 像素的第一驱动晶体管放电以及允许第二存储器件通过第二行的像 素的第二驱动晶体管放电，由此使得第一发光器件和第二发射器件以 由第一和第二编程电压分别表示的亮度发光。
实施例1B.一种用于发光显示器的高输出阻抗电流源或电流沉 电路，所述电路包括：输入端，接收固定的基准电流并且在所述电流 源或者电流沉电路的校准操作期间将所述基准电流提供给所述电流 源或者电流沉电路中的节点；串联连接到所述节点的第一晶体管和第 二晶体管，使得所述基准电流调节所述节点处的电压以便允许所述基 准电流在所述校准操作期间经过串联连接的晶体管；与所述节点连接 的一个或更多个存储器件；以及输出晶体管，与所述节点连接以便根 据存储在所述一个或更多个存储器件中的电流供应或吸收输出电流， 以便利用与所述输出电流对应的偏置电流驱动有源矩阵显示器。
实施例2B.实施例1B的电路，还包括与所述输出晶体管的栅 极连接的输出控制线，用于控制输出电流是否可以用来驱动所述有源 矩阵显示器。
实施例3B.实施例1B的电路，其中所述一个或更多个存储器 件包括第一存储器件和第二存储器件，第一存储器件连接在所述节点 和第一晶体管之间，并且第二存储器件连接在所述节点和第二晶体管 之间。
实施例4B.实施例1B的电路，其中所述一个或更多个存储器 件包括第一存储器件和第二存储器件，第一存储器件连接在所述节点 和第一晶体管之间，并且第二存储器件连接在第一晶体管和第二晶体 管的栅极之间。
实施例5B.实施例1B的电路，还包括：第一电压切换晶体管， 由校准访问控制线控制并且与第一晶体管连接；第二电压切换晶体 管，由校准访问控制线控制并且与第二晶体管连接；以及输入晶体管， 由所述校准访问控制线控制并且连接在所述节点与所述输入端之间。
实施例6B.实施例5B的电路，其中所述校准访问控制线被激 活以便启动所述电路的校准操作，继之以激活所述访问控制线以便启 动使用所述偏置电流的所述有源矩阵显示器的一列像素的编程。
实施例7B.实施例1B的电路，其中所述一个或更多个存储器 件包括第一电容器和第二电容器，所述电路还包括：输入晶体管，连 接在所述输入端和所述节点之间；第一电压切换晶体管，与第一晶体 管、第二晶体管和第二电容器连接；第二电压切换晶体管，与所述节 点、第一晶体管和第一晶体管连接；以及栅极控制信号线，与所述输 入晶体管、第一电压切换晶体管和第二电压切换晶体管的栅极连接。
实施例8B.实施例1B的电路，还包括基准电流源，在所述有 源矩阵显示器外部并且提供所述基准电流。
实施例9B.实施例1B的电路，还包括：输入晶体管，连接在 所述输入端和所述节点之间；栅极控制信号线，与所述输入晶体管的 栅极连接；以及电压切换晶体管，具有与所述栅极控制信号线连接的 栅极并且与第二晶体管和所述一个或更多个存储器件连接。
实施例10B.实施例1B的电路，其中第一晶体管、第二晶体管 和输出晶体管是具有各自的栅极、源极和漏极的p型场效应晶体管， 其中所述一个或更多个存储器件包括第一电容器和第二电容器，其中 第一晶体管的漏极与第二晶体管的源极连接，并且第一晶体管的栅极 与第一电容器连接，并且其中所述输出晶体管的漏极与所述节点连 接，且所述输出晶体管的源极吸收所述输出电流。
实施例11B.实施例10B的电路，还包括：第一电压切换晶体 管，具有与校准控制线连接的栅极、与第一电源电压连接的漏极以及 与第一电容器连接的源极；第二电压切换晶体管，具有与所述校准控 制线连接的栅极、与第二电源电压连接的漏极以及与第二电容器连接 的源极；以及输入晶体管，具有与所述校准控制线连接的栅极、与所 述节点连接的漏极以及与所述输入端连接的源极，其中所述输出晶体 管的栅极与访问控制线连接，并且第一电压切换晶体管、第二电压切 换晶体管和所述输入晶体管是p型场效应晶体管。
实施例12B.实施例11B的电路，其中第二电容器连接在第二 晶体管的栅极和所述节点之间。
实施例13B.实施例11B的电路，其中第二电容器连接在第二 晶体管的栅极和第二晶体管的源极之间。
实施例14B.实施例1B的电路，其中第一晶体管、第二晶体管 和输出晶体管是具有各自的栅极、源极和漏极的n型场效应晶体管， 其中所述一个或更多个存储器件包括第一电容器和第二电容器，其中 第一晶体管的源极与第二晶体管的漏极连接，并且第一晶体管的栅极 与第一电容器连接，并且其中所述输出晶体管的源极与所述节点连 接，以及所述输出晶体管的漏极吸收所述输出电流。
实施例15B.实施例14B的电路，还包括：第一电压切换晶体 管，具有与栅极控制信号线连接的栅极、与所述节点连接的漏极以及 与第一电容器和第一晶体管连接的源极；第二电压切换晶体管，具有 与栅极控制信号线连接的栅极、与第一晶体管的源极连接的漏极、以 及与第二晶体管的栅极和第二电容器连接的源极；以及输入晶体管， 具有与所述栅极控制信号线连接的栅极、与所述节点连接的源极以及 与所述输入端连接的漏极，其中所述输出晶体管的栅极与访问控制线 连接，并且第一电压切换晶体管、第二电压切换晶体管和所述输入晶 体管是n型场效应晶体管。
实施例16B.实施例1B的电路，其中第一晶体管、第二晶体管 和输出晶体管是具有各自的栅极、源极和漏极的p型场效应晶体管， 其中所述一个或更多个存储器件包括第一电容器，其中第一晶体管的 漏极与第二晶体管的源极连接，并且第一晶体管的栅极与第一电容器 连接，并且其中所述输出晶体管的漏极与所述节点连接，以及所述输 出晶体管的源极吸收所述输出电流。
实施例17B.实施例16B的电路，还包括：输入晶体管，连接 在所述节点和所述输入端之间，其中所述输入晶体管的漏极与基准电 流源连接，并且所述输入晶体管的源极与所述节点连接，所述输入晶 体管的栅极与栅极控制信号线连接；电压切换晶体管，具有与栅极控 制信号线连接的栅极、与第二晶体管的栅极连接的源极以及与地电位 连接的漏极；其中所述输出晶体管的栅极与访问控制线连接，并且其 中第一电容器连接在第一晶体管的栅极和第一晶体管的源极之间。
实施例18B.一种供应或者吸收电流以便提供用于对发光显示器 的像素进行编程的偏置电流的方法，包括：通过激活校准控制线以便 使得基准电流被提供给电流源或者电流沉电路来启动所述电流源或 者电流沉电路的校准操作；在所述校准操作期间，将由所述基准电流 提供的电流存储在所述电流源或者电流沉电路中的一个或更多个存 储器件中；在激活访问控制线以便使得吸收或者供应与存储在所述一 个或更多个存储器件中的电流对应的输出电流的同时，去激活所述校 准控制线；以及将所述输出电流施加到所述发光显示器的有源矩阵区 域中的一列像素。
实施例19B.实施例18B的方法，还包括向所述电流源或者电 流沉电路施加第一偏置电压和第二偏置电压，第一偏置电压与第二偏 置电压不同以便允许所述基准电流被复制到所述一个或更多个存储 器件中。
实施例20B.一种提供用于发光显示器的电流源或电流沉的电压 到电流的转换器电路，所述电路包括：电流沉或电流源电路，包括可 控的偏置电压晶体管，所述可控的偏置电压晶体管具有与可控的偏置 电压连接的第一端子和与所述电流沉或电流源电路中的第一节点连 接的第二端子；所述可控的偏置电压晶体管的栅极，与第二节点连接； 控制晶体管，连接在第一节点、第二节点和第三节点之间；固定的偏 置电压，通过偏置电压晶体管连接到第二节点；以及输出晶体管，与 第三节点连接并且吸收作为用于驱动所述发光显示器的有源矩阵区 域的一列像素的偏置电流的输出电流。
实施例21B.实施例20B的电压到电流的转换器电路，其中所 述电流沉或电流源电路还包括与第二晶体管串联连接的第一晶体管， 第一晶体管与第一节点连接使得经过所述可控的偏置电压晶体管、第 一晶体管和第二晶体管的电流被调节为允许第二节点增加到所述固 定的偏置电压，并且其中所述输出电流与所述可控的偏置电压和所述 固定的偏置电压相关联。
实施例22B.实施例20B的电压到电流的转换器电路，其中所 述可控的偏置电压晶体管的源极与所述可控的偏置电压连接，所述可 控的偏置电压晶体管的栅极与第二节点连接，并且所述可控的偏置电 压晶体管的漏极与第一节点连接，其中所述控制晶体管的源极与第二 节点连接，控制晶体管的栅极与第一节点连接，并且所述控制晶体管 的漏极与第三节点连接，其中所述偏置电压晶体管的源极与所述固定 的偏置电压连接，所述电源电压晶体管的漏极与第二节点连接，并且 所述偏置电压晶体管的栅极与由所述发光显示器的控制器控制的校 准控制线连接，并且其中所述输出晶体管的源极与承载所述偏置电流 的电流偏置线连接，所述输出晶体管的漏极与第三节点连接，并且所 述输出晶体管的栅极与所述校准控制线耦接，使得在所述校准控制线 为低电平有效时，所述输出晶体管的栅极为高电平有效。
实施例23B.一种通过使用电压到电流的转换器来校准输出电流 从而校准用于发光显示器的电流源或者电流沉电路的方法，所述方法 包括：激活校准控制线以便启动所述电流源或者电流沉电路的校准操 作；响应于启动所述校准操作，将提供给所述电流源或者电流沉电路 的可控的偏置电压调节到第一偏置电压以便使得电流流过所述电流 源或者电流沉电路从而允许固定的偏置电压存在于所述电压到电流 的转换器中的节点处；去激活所述校准控制线，以便启动所述发光显 示器的有源矩阵区域中的像素的编程操作；以及响应于启动所述编程 操作，将与所述可控的偏置电压和所述固定的偏置电压相关联的输出 电流供应或吸收到偏置电流线，所述偏置电流线将所述输出电流提供 给所述有源矩阵区域中的一列像素。
实施例24B.实施例23B的方法，还包括在所述校准操作期间， 将如由所述固定的偏置电压确定的流过所述电流源或者电流沉电路 的电流存储在所述电流源或者电流沉电路的一个或更多个电容器中 直到所述校准控制线被去激活。
实施例25B.实施例23B的方法，还包括，响应于去激活所述 校准控制线，将所述可控的偏置电压降低到比第一偏置电压低的第二 偏置电压。
实施例26B.一种校准将偏置电流提供给发光显示器的有源矩阵 区域中的多列像素的电流源或电流沉电路的方法，所述方法包括如下 步骤：在所述发光显示器中的所述电流源或者电流沉电路的校准操作 期间，激活到用于所述有源矩阵区域中的第一列像素的第一电流源或 者电流沉电路的第一栅极控制信号线，以便校准第一电流源或者电流 沉电路，在所述校准操作期间有偏置电流存储在第一电流源或者电流 沉电路的一个或更多个存储器件中；响应于校准第一电流源或者电流 沉电路，去激活第一栅极控制信号线；在所述校准操作期间，激活到 用于所述有源矩阵区域中的第二列像素的第二电流源或者电流沉电 路的第二栅极控制信号线，以便校准第二电流源或者电流沉电路，在 所述校准操作期间有偏置电流存储在第二电流源或者电流沉电路的 一个或更多个存储器件中；响应于校准第二电流源或者电流沉电路， 去激活第二栅极控制信号线；以及响应于在所述校准操作期间所有电 流源或者电流沉电路被校准，启动所述有源矩阵区域的像素的编程操 作，并且激活访问控制线以便使得存储在每个电流源或者电流沉电路 中的对应的一个或更多个存储器件中的偏置电流被施加到所述有源 矩阵区域中的每一列像素。
实施例27B.实施例26B的方法，其中所述电流源或者电流沉 电路包括p型晶体管并且所述栅极控制信号线和所述访问控制线是低 电平有效的，或者其中所述电流源或者电流沉电路包括n型晶体管并 且所述栅极控制信号线和所述访问控制线是高电平有效的。
实施例28B.一种直流（DC）电压编程的电流沉电路，包括： 偏置电压输入端，接收偏置电压；输入晶体管，与所述偏置电压输入 端连接；第一电流镜、第二电流镜和第三电流镜，每个电流镜包括对 应的一对栅极连接的晶体管，这些电流镜被布置为使得由所述输入晶 体管的栅极-源极偏置产生并且由第一电流镜复制的初始电流被反映 在第二电流镜中，由第二电流镜复制的电流被反映在第三电流镜中， 并且由第三电流镜复制的电流被施加到第一电流镜以便在所述电流 沉电路中产生静态的电流流动；以及输出晶体管，与第一电流镜和第 二电流镜之间的节点连接并且由静态的电流流动偏置以便在输出线 上提供输出电流。
实施例29B.实施例28B的电路，其中所述输入晶体管的栅极- 源极偏置由所述偏置电压输入端和地电位产生。
实施例30B.实施例28B的电路，其中第一电流镜和第三电流 镜与电源电压连接。
实施例31B.实施例28B的电路，还包括与第三电流镜连接的 反馈晶体管。
实施例32B.实施例31B的电路，其中所述反馈晶体管的栅极 与所述输入晶体管的端子连接。
实施例33B.实施例31B的电路，其中所述反馈晶体管的栅极 与所述偏置电压输入端连接。
实施例34B.实施例31B的电路，其中所述反馈晶体管为n型。
实施例35B.实施例28B的电路，其中第一电流镜包括一对p 型晶体管，第二电流镜包括一对n型晶体管，并且第三电流镜包括一 对p型晶体管，并且其中所述输入晶体管和所述输出晶体管为n型。
实施例36B.实施例35B的电路，还包括连接在第三电流镜和 第一电流镜之间的n型反馈晶体管，并且其中：第一电流镜的第一p 型晶体管与第一电流镜的第四p型晶体管栅极连接；第二电流镜的第 三n型晶体管与第二电流镜的第四n型晶体管栅极连接；第三电流镜 的第二p型晶体管与第三电流镜的第三p型晶体管栅极连接；第一p 型晶体管、第二p型晶体管、第三p型晶体管和第四p型晶体管的各 自的源极与电源电压连接，并且第一n型晶体管、第二n型晶体管、 第三n型晶体管和第四n型晶体管以及所述输出晶体管的各自的源极 与地电位连接；第四p型晶体管与第四n型晶体管漏极连接；第三p 型晶体管与第三n型晶体管漏极连接；第二p型晶体管与第二n型晶 体管漏极连接；第一p型晶体管与第一n型晶体管漏极连接；第三n 型晶体管的漏极连接在第二和第三p型晶体管的栅极之间；第四n型 晶体管的漏极连接在第三和第四n型晶体管的栅极之间并且连接到所 述节点；以及所述输出晶体管的栅极与所述节点连接。
实施例37B.实施例36B的电路，其中第二n型晶体管的栅极 与第一p型晶体管的栅极连接。
实施例38B.实施例36B的电路，其中第二n型晶体管的栅极 与偏置电压输入端连接。
实施例39B.实施例28B的电路，其中所述电路没有任何外部 时钟或者电流基准信号。
实施例40B.实施例28B的电路，其中由所述偏置电压输入端、 电源电压和地电位提供仅有的电压源，并且没有外部控制线与所述电 路连接。
实施例41B.实施例28B的电路，其中所述电路没有电容器。
实施例42B.实施例28B的电路，其中所述电路中的晶体管的 数量正好为九个。
实施例43B.一种交流（AC）电压编程的电流沉电路，包括： 四个切换晶体管，每个切换晶体管接收以有序序列一个接一个地激活 的时钟信号；第一电容器，在校准操作期间通过第一时钟信号的激活 来充电并且通过继第一时钟信号的激活和去激活之后的第二时钟信 号的激活来放电，第一电容器与第一和第二切换晶体管连接；第二电 容器，在所述校准操作期间通过第三时钟信号的激活来充电并且通过 继第三时钟信号的激活和去激活之后的第四时钟信号的激活来放电， 第二电容器与第三和第四切换晶体管连接；以及输出晶体管，与第四 切换晶体管连接，以便在所述校准操作之后的编程操作期间吸收源自 在所述校准操作期间存储在第一电容器中的电流的输出电流。
实施例44B.实施例43B的电路，其中所述四个切换晶体管为 n型。
实施例45B.实施例43B的电路，还包括：第一传导晶体管， 与第二切换晶体管连接以便为第一电容器提供用于通过第二切换晶 体管放电的传导路径，其中继第一电容器的充电之后的第一电容器两 端的电压与第一传导晶体管的迁移率和阈值电压有关；以及第二传导 晶体管，与第四切换晶体管连接以便为第二电容器提供用于通过第四 切换晶体管放电的传导路径。
实施例46B.实施例45B的电路，其中所述四个切换晶体管、 所述输出晶体管、第一传导晶体管和第二传导晶体管为n型；第一切 换晶体管的栅极接收第一时钟信号，第一切换晶体管的漏极与第一偏 置电压连接；第一切换晶体管的源极与第一传导晶体管的栅极、第一 电容器和第二切换晶体管的源极连接；第二切换晶体管的栅极接收第 二时钟信号，第二切换晶体管的漏极与第二传导晶体管的源极和第一 传导晶体管的漏极连接；第二传导晶体管的栅极与第一电容器连接； 第二传导晶体管的栅极与第三切换晶体管的漏极、第二电容器和第四 切换晶体管的源极连接；第三切换晶体管的栅极接收第三时钟信号， 第三切换晶体管的源极与第二偏置电压连接；第四切换晶体管的栅极 接收第四时钟信号，第四切换晶体管的漏极与所述输出晶体管的源极 连接；所述输出晶体管的栅极与用于启动所述发光显示器的编程周期 的访问控制线连接；所述输出晶体管的漏极吸收用于所述发光显示器 的有源矩阵区域的一列像素的输出电流；以及第一电容器、第一传导 晶体管的源极和第二电容器与地电位连接。
实施例47B.实施例43B的电路，其中所述电路中的晶体管的 数量正好为七个。
实施例48B.实施例43B的电路，其中所述电路中的电容器的 数量正好为两个。
实施例49B.一种利用交流（AC）电压对电流沉进行编程的方 法，所述方法包括如下步骤：通过激活第一时钟信号以便使得第一电 容器充电来启动校准操作；去激活第一时钟信号并且激活第二时钟信 号以便使得第一电容器开始放电；去激活第二时钟信号并且激活第三 时钟信号以便使得第二电容器充电；去激活第三时钟信号并且激活第 四时钟信号以便使得第二电容器开始放电；以及去激活第四时钟信号 以便终止所述校准操作，并且在编程操作中激活访问控制线以便使得 源自存储在第一电容器中的电流的偏置电流在所述编程操作期间被 施加到发光显示器的有源矩阵区域中的一列像素。
实施例1C.一种用于显示面板的校准电路，所述显示面板具有 有源区和所述显示面板的与所述有源区分离的外围区域，所述有源区 具有布置在衬底上的多个发光器件，所述校准电路包括：第一行的校 准电流源或电流沉电路；第二行的校准电流源或电流沉电路；第一校 准控制线，被配置为使得第一行的校准电流源或电流沉电路利用偏置 电流校准显示面板而同时第二行的校准电流源或电流沉电路正被基 准电流校准；以及第二校准控制线，被配置为使得第二行的校准电流 源或电流沉电路利用偏置电流校准显示面板而同时第一行的校准电 流源或电流沉电路正被基准电流校准。
实施例2C.实施例1C的校准电路，其中第一行和第二行的校 准电流源或电流沉电路位于所述显示面板的周边区域中。
实施例3C.实施例1C的校准电路，还包括：第一基准电流开 关，连接在所述基准电流源和第一行的校准电流源或电流沉电路之 间，第一基准电流开关的栅极与第一校准控制线耦接；第二基准电流 开关，连接在所述基准电流源和第二行的校准电流源或电流沉电路之 间，第二基准电流开关的栅极与第二校准控制线耦接；以及与第一校 准控制线连接的第一偏置电流开关以及与第二校准控制线连接的第 二偏置电流开关。
实施例4C.实施例1C的校准电路，其中第一行的校准电流源 或电流沉电路包括多个电流源或者电流沉电路，每个电流源或者电流 沉电路用于所述有源区中的一列像素，每个电流源或者电流沉电路被 配置为将偏置电流提供给用于对应列的像素的偏置电流线，并且其中 第二行的校准电流源或电流沉电路包括多个电流源或者电流沉电路， 每个电流源或者电流沉电路用于所述有源区中的一列像素，每个电流 源或者电流沉电路被配置为将偏置电流提供给用于对应列的像素的 偏置电流线。
实施例5C.实施例4C的校准电路，其中第一和第二行的校准 电流源或电流沉电路的每个电流源或者电流沉电路被配置为将相同 的偏置电流提供给在显示面板的有源区中的每一列像素。
实施例6C.实施例1C的校准电路，其中第一校准控制线被配 置为使得第一行的校准电流源或电流沉电路在第一帧期间利用偏置 电流校准所述显示面板，并且其中第二校准控制线被配置为使得第二 行的校准电流源或电流沉电路在继第一帧之后的第二帧期间利用偏 置电流校准所述显示面板。
实施例7C.实施例1C的校准电路，其中基准电流是固定的并 且被从所述显示面板外部的电流源提供给所述显示面板。
实施例8C.实施例1C的校准电路，其中第一校准控制线在第 一帧期间是激活的，而第二校准控制线在第一帧期间是非激活的，并 且其中第一校准控制线在继第一帧之后的第二帧期间是非激活的，而 第二校准控制线在第二帧期间是激活的。
实施例9C.实施例1C的校准电路，其中所述校准电流源或电 流沉电路中的每一个校准电流源或电流沉电路校准对应的电流偏置 的、电压编程的电路，所述电流偏置的、电压编程的电路被用来对所 述显示面板的有源区中的像素进行编程。
实施例10C.一种校准用于发光显示器面板的电流偏置的、电压 编程的电路的方法，所述发光显示器面板具有有源区，所述方法包括 如下步骤：激活第一校准控制线，以便使得第一行的校准电流源或电 流沉电路利用由第一行的校准电流源或电流沉电路提供的偏置电流 校准显示面板而同时由基准电流校准第二行的校准电流源或电流沉 电路；以及激活第二校准控制线，以便使得第二行的校准电流源或电 流沉电路利用由第二行的校准电流源或电流沉电路提供的偏置电流 校准显示面板而同时由基准电流校准第一行的校准电流源或电流沉 电路。
实施例11C.实施例10C的方法，其中第一校准控制线在第一 帧被显示在所述显示面板上期间被激活并且第二校准控制线在第二 帧被显示在所述显示面板上期间被激活，第二帧在第一帧之后，所述 方法还包括：响应于激活第一校准控制线，在激活第二校准控制线之 前去激活第一校准控制线；响应于利用由第二行的电路提供的偏置电 流校准所述显示面板，去激活第二校准控制线以便结束用于第二帧的 校准周期。
实施例12C.实施例10C的方法，还包括由所述显示面板的控 制器控制第一校准控制线和第二校准控制线的激活和去激活的定时， 所述控制器被布置在所述显示面板的接近其上布置有发光显示器面 板的多个像素的有源区的外围区域上。
实施例13C.实施例12C的方法，其中所述控制器是电流源或 者电流沉控制电路。
实施例14C.实施例1C的方法，其中所述发光显示器面板具有 1920×1080像素或更小的分辨率。
实施例15C.实施例1C的方法，其中所述发光显示器具有不大 于120Hz的刷新速率。
鉴于参考附图进行的各种实施例和/或方面的详细描述，本领域 技术人员将明白本公开的上述和另外的方面和实施例，接下来提供附 图的简短描述。
附图说明
在阅读以下详细描述时和在参考附图时本公开的上述和其它优 点将变得清晰。
图1示出具有有源矩阵区域或像素阵列的电子显示系统或者面 板，在其中像素的阵列以行和列的配置布置；
图2a示出用于图1所示出的显示面板的电流偏置的、电压编程 的电路的功能框图；
图2b是用于图2a所示出的CBVP电路的时序图；
图3a是可与图2a所示出的CBVP电路结合使用的示例性CBVP 电路示意图的电路示意图。
图3b示出用于图3a所示出的CBVP电路的示例时序图；
图4a示出图3a所示出的CBVP电路的变体，除了选通晶体管 （T6和T10）被添加在发光器件和驱动晶体管（T1和T7）之间之外；
图4b是用于图4a所示出的CBVP电路的时序图；
图5a示出根据本公开的一个方面的电流沉或电流源电路的功能 框图；
图5b-1示出仅仅使用p型TFT的电流沉电路的电路示意图；
图5b-2是用于图5b-1所示出的电流沉电路的时序图；
图5c是具有不同的电容器配置的图5b-1的变体；
图6示出对于图5b-1或者5c所示出的电流沉电路的输出电流 Iout作为输出电压的函数的模拟结果；
图7a和图7b示出典型的多晶硅工艺中的参数（分别为阈值电压 VG1、VG2、VG3和VG4和迁移率）变化；
图8突出了对于电流源输出（Ibias）的蒙特卡罗模拟结果；
图9a示出电压到电流的转换器电路中的电流沉电路（诸如图 5b-1或者5c中示出的）的使用；
图9b示出用于图9a所示出的电压到电流的转换器电路的时序 图；
图10a示出作为图5b-1所示出的电流沉电路的变体的基于 N-FET的级联电流沉电路；
图10b是用于图10a所示出的电路的两个校准周期的时序图；
图11a示出在校准操作的激活期间的级联电流源/电流沉电路；
图11b示出图11a所示出的电路的两个情况（即，对于两列像素） 的校准的操作；
图12示出利用DC电压编程的CMOS电流沉/电流源电路1200；
图13a示出利用AC电压编程的CMOS电流沉电路；
图13b是用于校准图13a所示出的电路的操作时序图；
图14a示出使用p型驱动晶体管和n型开关晶体管的像素电路 的示意图；
图14b是用于图14a所示出的像素电路的时序图；
图15a示出使用n型FET实现的电流沉电路的示意图；
图15b示出用于图15a所示出的电路的时序图；
图16a示出使用p型FET实现的电流沉的示意图；
图16b示出图16a所示出的电路的时序图；
图17示出校准电路的示例框图；
图18a示出图17所示出的校准电路的示意图示例；以及
图18b示出用于图18a所示出的校准电路的时序图。
虽然本公开易受到各种修改和可替代的形式，但是已经在附图中 通过示例的方式示出了具体的实施例和实现方式并且将在本申请中 详细描述。然而，应当明白，本公开并不意图限于所公开的特定形式。 相反，本公开覆盖落入如由所附权利要求所限定的本发明的精神和范 围内的所有修改、等同物和替代方案。
具体实施方式
图1是具有有源矩阵区域或像素阵列102的电子显示系统或者面 板100，在该像素阵列102中像素104的阵列以行和列的配置布置。 为了方便图示，仅仅示出了两个行和列。在有源矩阵区域102的外部 是周边区域106，其中布置有用于驱动和控制像素区域102的外围电 路。外围电路包括栅极或地址驱动器电路108、源极或数据驱动器电 路110、控制器112和可选的电源电压（例如，Vdd）控制驱动器或 电路114。控制器112控制栅极驱动器108、源极驱动器110和电源 电压驱动器114。栅极驱动器108在控制器112的控制之下对地址或 选择线SEL[i]、SEL[i+1]等进行操作，对于像素阵列102中的每一 行像素104有一个地址或选择线。在如下所述的像素共用的配置中， 栅极或地址驱动器电路108还可以可选地对全局选择线GSEL[j]和可 选地/GSEL[j]进行操作，其对像素阵列102中的多行像素104（诸如 每两行像素104）进行操作。源极驱动器电路110在控制器112的控 制之下对电压数据线Vdata[k]、Vdata[k+1]等进行操作，对于像素阵 列102中的每一列像素104有一个电压数据线。电压数据线承载给每 一个像素104的表示像素104中的每个发光器件的亮度（或者如观察 者主观地感知的明亮度）的电压编程信息。在每一个像素104中的存 储元件（诸如电容器）存储电压编程信息直到发射或驱动周期使发光 器件（诸如有机发光器件（OLED））导通。可选的电源电压控制电 路114在控制器112的控制之下控制电源电压（EL_Vdd）线以及可 选地在本申请中公开的任何可控的偏置电压，对于像素阵列102中的 每一行像素104有一个电源电压线，不过可控的偏置电压可以可替代 地由控制器112控制。在驱动周期期间，存储的电压编程信息被用来 使每一个发光器件以所编程的亮度。
显示系统或者面板100还包括电流源（或者电流沉）电路120（为 了方便起见在下文中被称为电流“源”电路，但是在本申请中公开的 任何电流源电路可以可替代地是电流沉电路或者反之亦然），其提供 电流偏置线132a、132b（Ibias[k]、Ibias[k+1]）等上的固定偏置电 流（在这里称为Ibias），对于像素阵列102中的每一列像素104有一 个电流偏置线。在示例配置中，固定偏置电流在长期的使用中是稳定 的并且可以是空间上不改变的。可替代地，偏置电流可以是脉冲的并 且只有当编程操作期间被需要时被使用。在某些配置中，从其导出固 定偏置电流（Ibias）的基准电流Iref可以被提供给电流源或者电流沉 电路120。在这样的配置中，电流源控制122控制电流偏置线Ibias 上的偏置电流的施加的定时。在其中基准电流Iref不被提供给电流源 或者电流沉电路120的配置（例如，图9a、图12、图13a）中，电流 源地址驱动器124控制电流偏置线Ibias上的偏置电流的施加的定时。 电流偏置线在这里还能够被称为基准电流线。
如已知的，显示系统100中的每个像素104需要被用表示像素 104中的发光器件的亮度的信息来编程。该信息可以以存储的电压或 者电流的形式被提供给每个发光器件。一个帧限定了包括编程周期或 阶段以及驱动或发射周期或阶段的时间段，在编程周期或阶段期间用 表示亮度的编程电压来对显示系统100中的每个像素进行编程，并且 在驱动或发射周期或阶段期间每个像素中的每个发光器件被导通以 便以与存储在存储元件中的编程电压或编程电流相称或由其表示的 亮度发光。因此帧是组成在显示系统100上显示的完整的运动图像的 许多静态图像中的一个。至少存在用于编程和驱动像素的以下方案： 逐行或者逐帧。在逐行编程中，一行像素被编程并且随后在下一行像 素被编程和驱动之前被驱动。在逐帧编程中，显示系统100中的所有 行的像素都被首先编程，并且所有像素被逐行地驱动。任一种方案都 可以采用在每个帧的开始或结束处的简短的垂直消隐时间，在该垂直 消隐时间期间像素既不被编程也不被驱动。
位于像素阵列102外面的组件可以被布置在其上布置有像素阵 列102的同一个物理衬底上的在像素阵列102周围的外围区域130中。 这些组件包括栅极驱动器108、源极驱动器110、可选的电源电压控 制电路114、电流源控制122和电流源地址驱动器124、电流源或电 流沉电路120以及基准电流源Iref。可替代地，在外围区域中的一些 组件可以被布置在与像素阵列102相同的衬底上而其它组件被布置在 不同的衬底上，或者在外围中的所有组件可以被布置在与其上布置有 像素阵列102的衬底不同的衬底上。栅极驱动器108、源极驱动器110 和可选地电源电压控制电路114一起构成显示驱动器电路。某些配置 中的显示驱动器电路可以包括栅极驱动器108和源极驱动器110但不 包括电源电压控制电路114。在其它配置中，显示驱动器电路也可以 包括电源电压控制电路114。
在这里公开了用于对像素进行编程和驱动的编程和驱动技术，包 括电流偏置的电压编程的（CBVP）驱动方案。CBVP驱动方案使用 编程电压来对每个像素编程为不同的灰度级或色标（电压编程），并 且使用偏置电流来加速编程并补偿像素的时间相关的参数，诸如驱动 晶体管的阈值电压漂移和发光器件（例如有机发光器件或OLED）的 电压漂移。
公开了一种特定类型的CBVP方案，在其中开关晶体管在显示 器中的多个像素之间被共用，通过使在像素阵列102中使用的晶体管 的数量减到最少而得到提高的制造产率。该共用开关方案还允许使用 传统的顺序扫描驱动，在其中像素被编程并且随后在每个帧内逐行地 被驱动。在本申请中公开的共用晶体管配置的一个优点在于，用于每 个像素的总晶体管数可以被减少。减少晶体管数还能够提高每个像素 的开口率（aperture ratio），其是除去像素的布线和晶体管之外的透 明（发射）面积与包括像素的布线和晶体管在内的整个像素面积之间 的比例。
像素电路中的共用开关TFT
图2a示出用于图1所示出的显示面板100的CBVP电路200的 功能框图。CBVP电路200包括图1所示出的有源区102和与有源区 102分离的周边区域，并且有源区102包括像素104，并且每个像素 包括布置在衬底204上的发光器件202a。在图2a中，为了便于图示 仅仅示出了两个像素104a,b，并且第一像素104a在第一行i中，并且 第二像素104b在与第一行相邻的第二行i+1中。CBVP电路200包括 连接在电压数据线Vdata和共用线208之间的共用开关晶体管206， 该共用线208通过基准电压晶体管210与基准电压Vref连接。基准 电压可以是直流（DC）电压或者脉冲信号。第一像素104a包括第一 发光器件202a，第一发光器件202a被配置为由通过第一存储器件 214a与共用线208连接的第一驱动电路212a电流驱动，并且第二像 素104b包括第二发光器件202b，第二发光器件202b被配置为由通过 第二存储器件214b与共用线208连接的第二驱动电路212b电流驱动。
CBVP电路200包括基准电流线132a，基准电流线132a被配置 为将偏置电流Ibias施加到第一和第二驱动电路212a,b。共用开关晶 体管206的状态（例如，通或断，在晶体管的情况下为导通或不导通） 可以由组选择线GSEL[j]控制。基准电压开关210的状态可以由基准 电压控制线（诸如\GSEL[j]）控制。基准电压控制线216可以源自于 组选择线GSEL，或者它可以是来自栅极驱动器108的自己独立的线。 在其中基准电压控制线216源自于组选择线GSEL的配置中，基准电 压控制线216可以与组选择线GSEL相反，使得当组选择线GSEL为 低时，基准电压控制线216为高，并且反之亦然。可替代地，基准电 压控制线216可以是可由栅极驱动器108独立控制的线。在具体的配 置中，组选择线GSEL的状态与基准电压控制线216的状态相反。
像素104a,b中的每一个由相应的第一和第二选择线SEL1[i]和 SEL1[i+1]控制，第一和第二选择线与栅极驱动器108连接并且由栅 极驱动器108控制。栅极驱动器108还经由组选择线GSEL与共用开 关连接并且经由基准电压控制线216与基准电压晶体管连接。源极驱 动器110经由电压数据线Vdata与共用开关206连接，电压数据线 Vdata提供用于显示系统100中的每个像素104的编程电压。栅极驱 动器108被配置为将基准电压晶体管210从第一状态切换到第二状态 （例如，从通到断）使得在编程周期期间基准电压晶体管210与基准 电压Vref断开连接。栅极驱动器108还被配置为在帧的编程周期期 间经由组选择线GSEL将共用开关晶体管206从第二状态切换到第一 状态（例如，从断到通），以便允许第一和第二像素104a,b的电压编 程（经由电压数据线Vdata）。基准电流线132k还被配置为在编程 周期期间施加偏置电流Ibias。
在所示出的示例中，有i+q行的像素共用相同的共用开关206。 任意两个或更多个像素可以共用相同的共用开关206，因此数目i+q 可以是2、3、4等。重要的是强调行i到i+q中的每个像素共用相同 的共用开关206。
虽然CBVP技术被用作用于示出开关共用技术的示例，但是它 可以被应用于不同的其它类型像素电路，诸如电流编程的像素电路或 者纯粹地电压编程的像素电路或没有用于补偿LED驱动晶体管的迁 移率和阈值电压的漂移的电流偏置的像素电路。
栅极驱动器108还被配置为在编程周期期间转换（toggle）第一 选择线SEL1[i]（例如，从逻辑低状态到逻辑高状态或者反之亦然）， 以便在编程周期期间利用由电压数据线Vdata指定并且存储在第一存 储器件214a中的第一编程电压对第一像素104a进行编程。同样地， 栅极驱动器108被配置为在编程周期期间转换第二选择线SEL1 [i+1]，以便在编程周期期间利用由电压数据线Vdata指定并且存储在 第二存储器件214b中的第二编程电压（其可以不同于第一编程电压） 对第二像素104b进行编程。
栅极驱动器108可以被配置为，继编程周期之后（例如在发射周 期期间），经由基准电压控制线216将基准电压晶体管210从第二状 态切换到第一状态（例如，从断到通）并且经由组选择线GSEL将共 用开关晶体管206从第一状态切换到第二状态（例如，从通到断）。 图1所示出的可选的电源电压控制电路114可以被配置为调节与第一 和第二发光器件202a,b耦接的电源电压EL_Vdd，以便在继帧的编程 周期之后的驱动或者发射周期期间使第一和第二发光器件202a,b导 通。另外，可选的电源电压控制电路114可以还被配置为将电源电压 EL_Vdd调节到第二电源电压，例如Vdd2，到确保第一和第二发光 器件202a,b在编程周期期间保持在非发光状态（例如，断开）的水平。
图2b是在编程周期期间由图2a的CBVP电路200或者在本申 请中公开的任何其它共用晶体管电路使用的信号的示例时序图。从时 序图的顶部开始，栅极驱动器108将组选择线GSEL从第二状态转换 到第一状态，例如，从高到低，并且保持该线处于第一状态直到由公 共的共用开关206共用的行的组中的所有像素被编程为止。在本示例 中，存在i+q行的像素共用相同的共用开关，其中i+q可以为2、3、 4等。栅极驱动器108激活在共用像素电路（例如CBVP电路200） 中的要被编程的组中的第i行的选择线SEL[i]。在为了第i行[i]激活 SEL[i]线的同时，第i行[i]中的像素通过Vdata中的对应的编程电压 来被编程。
栅极驱动器108激活在共用像素电路中的要被编程的组中的第 i+1行的选择线SEL[i+1]，并且在为了第i+1行[i+1]激活SEL[i+1]线 的同时，第i+1行[i+1]中的像素通过Vdata中的对应的编程电压来被 编程。该过程对于至少两行被执行并且对于共用该共用开关206的该 组像素中的每隔一行被重复。例如，如果该组像素中存在三行，则栅 极驱动器108激活在共用电路中的要被编程的组中的第i+q行(其中 q=2)的选择线SEL[i+q]，并且在为了第i+q行[i+q]激活SEL[i+q]线 的同时，第i+q行[i+q]中的像素通过Vdata中的对应的编程电压来被 编程。
在组选择线GSEL被激活的同时，电源电压控制114将到共用 该共用开关206的该组像素中的每个像素的电源电压Vdd从Vdd1调 节到Vdd2，其中Vdd1是足以使被编程的该组像素中的发光器件 202a,b,n中的每一个导通的电压，并且Vdd2是足以使被编程的该组 像素中的发光器件202a,b,n中的每一个截止的电压。以这样的方式控 制电源电压确保了被编程的该组像素中的发光器件202a,b,n在编程周 期期间不能被导通。仍然参考图2b的时序图，基准电压和基准电流 分别维持恒定电压Vref和电流Iref。
具有共用架构的3Te像素电路示意图
图3a是可与图2a所示出的CBVP电路200结合使用的示例性 CBVP电路示意图的电路示意图。该设计的特征在于，在像素共用配 置中的列k中的每两行相邻像素（i，i+1）中的八个TFT。在该八个 TFT的像素共用配置中，在两个子像素104a,b中在驱动TFT（T1和 T7）和发光器件202a,b之间没有选通TFT。驱动TFT T1和T7一直 直接连接到它们各自的发光器件202a,b。该配置允许到发光器件 202a,b的电源电压EL_VDD的转换，以便避免在像素不处于发射或 者驱动阶段时过度的和不必要的耗用电流。
在图3a的电路示意示例中，第一和第二存储器件214a,b是存储 电容器CPIX，两者都具有与共用线208连接的端子。此外，为了便于 图示仅仅示出了两行i和i+1中的两个像素104a,b。共用开关206（标 为T5的晶体管）可以在两个或更多个相邻行的像素104之间共用。 该电路中示出的晶体管是p型薄膜晶体管（TFT），但是本领域技术 人员将明白，该电路可以被转变为n型TFT或者n型和p型TFT的 组合或者其它类型晶体管（包括金属氧化物半导体（MOS）晶体管）。 本公开不限于任何特定类型的晶体管、制造技术或者互补架构。在本 申请中公开的电路示意图是示例性的。
第一像素104a的第一驱动电路212a包括与电源电压EL_Vdd 和第一发光器件202a连接的标为T1的第一驱动晶体管。第一驱动电 路212a还包括标为T2和T3的一对开关晶体管，每个开关晶体管与 用于在编程周期期间将偏置电流从基准电流线132a传送到第一存储 器件（识别为电容器Cpix）的第一选择线SEL1[i]耦接。T1的栅极 与电容器Cpix 214a连接。T2连接在基准电流线132a和第一发光器 件202a之间。T3连接在第一发光器件202a和电容器Cpix 214a之间。
第二像素104b的第二驱动电路212b包括与电源电压EL_VDD 和第二发光器件202b连接的标为T6的第二驱动晶体管。T6的栅极 与识别为电容器Cpix的第二存储器件214b以及标为T7和T8的一 对开关晶体管连接，每个开关晶体管与用于在编程周期期间将偏置电 流Ibias从基准电流线132a传送到电容器214b的第二选择线SEL1 [i+1]耦接。T7连接在基准电流线132a和第二发光器件202b之间， 并且T8连接在第二发光器件202b和电容器214b之间。
现在将描述图3a的细节。应当注意，在这里描述的每个晶体管 包括栅极端子、第一端子（在场效应晶体管的情况下其可以是源极或 者漏极）以及第二端子（其可以是漏极或者源极）。本领域技术人员 将明白，根据FET的类型（例如，n型或者p型），漏极和源极端子 将是反转的。在这里描述的具体的示意图不意图反映用于实现本公开 的方面的仅有的配置。例如，在图3a中，虽然示出了p型CBVP电 路，但是它可以容易被变为n型CBVP电路。
T1的栅极与电容器Cpix 214a的一个板连接。电容器Cpix 214a 的另一个板与T5的源极连接。T1的源极与电源电压EL_VDD连接， 电源电压EL_VDD在该示例中是可由电源电压控制114控制的。T1 的漏极连接在T3的漏极和T2的源极之间。T2的漏极与偏置电流线 132a连接。T2和T3的栅极连接到第一选择线SEL1[i]。T3的源极 连接到T1的栅极。T4的栅极接收组发射线GEM。T4的源极与基准 电压Vref连接。T4的漏极连接在T5的源极和第一电容器214a的另 一个板之间。T5的栅极接收组选择线GSEL，并且T5的漏极连接到 Vdata线。发光器件202a连接到T1的漏极。
现在转向图3a的CBVP电路中的下一个子像素，T6的栅极与第 二电容器214b的一个板和T8的漏极连接。第二电容器214b的另一 个板与T5的源极、T4的漏极和第一电容器214a的另一个板连接。 T6的源极与电源电压EL_VDD连接。T6的漏极与T8的漏极连接， T8的漏极与T7的源极连接。T7的漏极与偏置电流线Ibias 132a连接。 T7和T8的栅极连接到第二选择线SEL1[i+1]。第二发光器件202b 连接在地电位EL_VSS和T6的漏极之间。
图3b示出用于图3a所示出的CBVP电路的示例时序图。如上 所述，该共用像素配置转换电源电压EL_VDD，以便避免在像素没有 处于驱动或者发射周期时汲取多余电流。一般，电源电压控制114在 像素编程期间降低EL_VDD线的电位，以便限制发光器件202a,b两 端的电位从而减少电流消耗并且因此在像素编程期间的亮度。与顺序 编程操作（在其中一组像素被编程并且随后紧接着被驱动，一次一组 像素）相结合的通过电源电压控制114的电源电压EL_VDD的转换 意味着EL_VDD线132a不是在所有像素之间全局地共用的。电源电 压线132a仅仅由同一行中的像素共用，并且这种电力分布通过像素 阵列102的外围区域106处的集成电子器件来实现。在单位像素级处 省略一个TFT减少了所述像素设计的占地面积的(real-estate)消耗， 以外围集成电子器件为代价地实现比较高晶体管共用像素配置（例如 图4a所示出的）高的像素分辨率。
顺序编程操作对共用同一个共用开关206的第一组像素（在该情 况下，一次一列中的两个像素）进行编程，驱动那些像素，并且随后 对下一组像素进行编程，驱动它们，等等，直到像素阵列102中的所 有行已经被编程和驱动。为了启动共用像素编程，栅极驱动器108将 组选择线GSEL转换为低，其使共用开关206（T5）导通。同时，栅 极驱动器108将组发射线GEM转换为高，其使T4截止。在该示例中， 组发射线GEM和组选择线GSEL为低电平有效的信号，因为T4和T5 是p型晶体管。电源电压控制114将电源电压EL_VDD降低到足以 防止发光器件202a,b在编程操作期间汲取多余电流的电压。这确保了 发光器件202a,b在编程期间不汲取或汲取很少的电流，优选地保持截 止或者处于不发射或接近不发射状态。在该示例中，每个开关晶体管 206存在两个共用的像素，因此第一行i中的像素被编程，继之以第 二行i+1中的像素。在该示例中，栅极驱动器108将用于第i行的选 择线(SEL[i])从高转换到低，这使T2和T3导通，允许基准电流线132a 上的电流Ibias流过处于二极管连接方式的驱动晶体管T1，引起T1 的栅极处的电压变为偏置电压VB。注意在SEL[i]的激活边缘和GSEL 之间的时间间隙确保Vdata线的适当的信号设立。源极驱动器110施 加用于第一像素104a的Vdata上的编程电压（VP），引起电容器214a 被偏置在对于该像素104a指定的编程电压VP处，并且存储在驱动周 期期间要使用的用于第一像素104a的该编程电压。存储在电容器214a 中的电压是VB-VP。
接下来，栅极驱动器108将用于第i+1行的选择线(SEL[i+1]) 从高转换到低，这使第二像素104b中的T7和T8导通，允许基准电 流线132a上的所有电流Ibias流过处于二极管连接方式的驱动晶体管 T6，引起T6的栅极处的电压变为偏置电压VB。源极驱动器110将编 程电压VP施加在用于第二像素104b的Vdata线上，引起电容器214b 被偏置在用于第二像素104b的Vdata中指定的编程电压VP处，并且 存储在驱动周期期间要使用的用于第二像素104的该编程电压VP。存 储在电容器214b中的电压是VB-VP。注意，Vdata线是共用的并且连 接到两个电容器214a,b的一个板。Vdata编程电压的变化将影响该组 中的电容器214a,b的两个板，但是仅仅驱动晶体管（T1或者T6）的 栅极（其由栅极驱动器108寻址）将被允许变化。因此，在该组像素 104a,b编程之后不同的电荷可以被存储在电容器214a,b中并且被保 持在那里。
在两个像素104a,b已经被编程并且对应的编程电压Vdata已经 被存储在电容器214a,b中的每一个中之后，发光器件202a,b被切换 到发射状态。选择线SEL[i]、SEL[i+1]是定时非激活的，使得T2、 T3、T7和T8截止，停止基准电流Ibias到像素104a,b的流动。组发 射线GEM是定时激活的（在该示例中，定时从低到高），使得T4导 通。电容器214a,b的一个板开始上升到Vref，引起T1和T6的栅极 根据在编程操作期间在相应的电容器214a,b中的每一个两端存储的 电位而上升。T1和T6的栅极的上升分别建立T1和T6两端的栅极 -源极电压，并且T1和T6的栅极处的从编程操作的电压摆幅与Vref 和编程的Vdata值之间的差对应。例如，如果Vref是Vdd1，则T1 的栅极-源极电压到达VB-VP，并且电源电压EL_VDD到达Vdd1。电 流从电源电压流动通过驱动开关T1和T6，结果得到通过发光器件 202a,b的发光。
占空比可以通过改变Vdd1信号的定时来被调节（例如，对于 50%的占空比，Vdd线保持在Vdd1处持续该帧的50%，并且因此像 素104a,b导通持续仅仅该帧的50%）。最大占空比可以接近于100%， 因为每个组中的像素104a,b可以仅仅截止一个短时期。
具有共用配置的5T像素
图4a和4b示出另一个像素共用配置的示例电路示意图和时序 图，其特征在于每两个相邻像素中的十个TFT。基准电压开关（T4） 和共用开关晶体管（T5）在列k中的两个相邻像素（在行i、i+1中） 之间被共用。共用上述两个TFT的组中的每个子像素104a,b具有它 们相应的用作对于发光器件202a,b的驱动机构的四个TFT，即用于 顶部子像素104a的T1、T2、T3和T6；以及用于底部子像素202b 的T7、T8、T9和T10。共同的两个像素配置被称为一组。
第一驱动电路212a包括与电源电压EL_VDD连接的第一驱动晶 体管T1和与第一发光器件202a连接的选通晶体管402a（T6）。第 一驱动晶体管T6的栅极连接到第一存储器件214a以及一对开关晶体 管T2和T3，每个开关晶体管与用于在编程周期期间将偏置电流Ibias 从基准电流线132a传送到第一存储器件214a的选择线SEL1[i]耦接。 选通晶体管402a（T6）连接到基准电压控制线GEM，该基准电压控 制线GEM还连接到基准电压晶体管210（T4）。
基准电压控制线GEM将基准电压晶体管210和选通晶体管402a 两者同时在第一状态与第二状态之间切换（例如，通到断，或者断到 通）。基准电压控制线GEM由栅极驱动器108配置以便在编程周期期 间将基准电压晶体管210与基准电压Vref断开连接并且将第一发光 器件202a与第一驱动晶体管T1断开连接。
同样地，对于该组中的子像素（像素104b），第二驱动电路212b 包括与电源电压EL_VDD连接的第二驱动晶体管T7以及与第二发光 器件202b连接的选通晶体管402b（T10）。第二驱动晶体管T7的栅 极连接到第二存储器件214b以及一对开关晶体管T8和T9，每个开 关晶体管与用于在编程周期期间将偏置电流Ibias从基准电流线132a 传送到第二存储器件214b的选择线SEL1[i+1]耦接。选通晶体管402b （T10）连接到基准电压控制线GEM，该基准电压控制线GEM还连接 到基准电压晶体管210（T4）。
基准电压控制线GEM将基准电压晶体管210和选通晶体管402a 两者同时在第一状态与第二状态之间切换（例如，通到断，或者断到 通）。基准电压控制线GEM由栅极驱动器108配置以便在编程周期期 间将基准电压晶体管210与基准电压Vref断开连接并且将第二发光 器件202b与第二驱动晶体管T7断开连接。
图4b所示出的时序图是顺序编程方案，与图3b所示出的类似， 除了没有电源电压EL_VDD的分离的控制之外。基准电压控制线GEM将发光器件202a,b与电源电压连接或断开连接。GEM线可以通过逻辑 反相器连接到GSEL线，使得在GEM线是激活的时，GSEL线是非激活 的，并且反之亦然。
在像素编程操作期间，栅极驱动器108处理与该组对应的GSEL 线为激活的（在该示例中使用p型TFT，从高到低）。共用开关晶体 管206（T5）导通，允许用于每个子像素104a,b的电容器214a,b的 一边被偏置在由在编程周期期间用于每个行的Vdata携带的相应的编 程电压处。
栅极驱动器108处理与顶部子像素104a对应的SEL1[i]线为激活 的（在该示例中，从高到低）。晶体管T2和T3被导通，允许电流 Ibias流过处于二极管连接方式的驱动TFT T1。这允许T1的栅极电 位根据Ibias、以及T1的阈值电压和T1的迁移率来被充电。在SEL1[i] 的激活边缘和GSEL之间的时间间隙要确保Vdata线的适当的信号设 立。
源极驱动器114在SEL1[i]转为非激活的与SEL1[i+1]转为激活 的之前之间的时间的时间间隙期间将Vdata线转换到用于底部子像素 104b的数据值（与编程电压对应）。然后，SEL1[i+1]被处理，使得 T8与T9导通。T7及其对应的栅极电位将与顶部子像素104a中的T1 类似地被充电。
注意，Vdata线是共用的并且连接到两个电容器214a,b的一个 板。Vdata值的变化将同时影响组104a,b中的电容器214a,b的两个 板。然而，在该配置中仅仅被处理的驱动TFT（T1或者T7）的栅极 将被允许变化。因此，存储在每个电容器Cpix 214a,b中的电荷在像 素编程之后被保持。
继像素104a,b的编程之后，通过使SEL1[i]和SEL1[i+1]为定时 非激活的（从低切换到高），使T2、T3、T8与T9截止，其停止Ibias 到像素组104a,b的电流流动，来实现像素发射操作。
GEM被定时为激活的（在该示例中，从低到高），使T4、T6和 T10导通，引起电容器214a,b的一个板上升到VREF，因此引起T1 和T7的栅极根据在编程操作期间在每个电容器214a,b两端的电位而 上升。该过程建立T1两端的栅极-源极电压，并且T1和T7的栅极处 的从编程阶段的电压摆幅与VREF和编程的VDATA值之间的差对 应。
通过T1和T7的电流分别经过T6和T10，并且驱动发光器件 202a,b，结果得到发光。像素共用配置中的该每像素五个晶体管的设 计减少了用于每两个相邻像素的总晶体管数。与每像素六个晶体管的 配置相比，该像素配置要求更小的占地面积并且实现更小的像素尺寸 和更高分辨率。与图3a所示出的配置相比，图4a的像素共用配置消 除了转换EL_VDD的需要（并且因此对电源电压控制114的需要）。 GSEL和GESM信号的产生可以在外围区域106处通过集成信号逻辑 来进行。
现在将描述图4a所示的CBVP电路示例的示意性细节。驱动晶 体管T1的栅极连接到第一电容器214a的一个板以及开关晶体管之一 T3的源极。T1的源极连接到电源电压EL_VDD，其在该示例中是固 定的。T1的漏极与T3的漏极连接，T3的漏极与另一个开关晶体管 T2的源极连接。T2的漏极连接到承载偏置电流Ibias的电流偏置线 132a。T2和T3的栅极连接到第一选择线SEL1[i]。第一电容器214a 的另一个板连接到T4的漏极和T5的漏极。T4的源极与基准电压Vref 连接。T4的栅极接收组发射线GEM。T5的栅极接收组选择线GSEL。 T5的源极与Vdata线连接。第一选通晶体管T6的栅极还与组发射线 GEM连接。第一发光器件202a连接在T6的漏极和地电位EL_VSS之 间。T6的源极连接到T1的漏极。
参考包括第二发光器件202b的第二子像素，第二驱动晶体管T7 的栅极连接到T9的源极和第二电容器214b的一个板。第二电容器 214b的另一个板与T5的漏极、T4的漏极和第一电容器214a的另一 个板连接。T7的源极与电源电压EL_VDD连接。T7的漏极与T9的 漏极连接，T9的漏极与T8的源极连接。T8的漏极与偏置电流线132a 连接。T8和T9的栅极连接到第二选择线SEL1[i+1]。第二选通晶体 管T10的栅极连接到组发射线GEM。T10的源极连接到第二驱动晶体 管T7的漏极。第二发光器件202b连接在T10的漏极和地电位EL VSS 之间。
用于到显示衬底的系统集成的稳定电流源
为了提供用于在本申请中公开的CBVP电路的稳定的偏置电流， 本公开使用具有简单的构造的稳定的电流沉或电流源电路以用于补 偿原位的晶体管阈值电压和电荷载流子迁移率的变化。电路一般包括 多个晶体管和电容器以便为其它互连的电路提供电流驱动或吸收介 质，并且这些晶体管和电容器的联合的操作使得偏置电流能够对单独 器件的变化不敏感。在本申请中公开的电流沉或电流源电路的示例性 的应用是在有源矩阵有机发光二极管（AMOLED）显示器中。在这 种示例中，这些电流沉或电流源电路被逐列地使用作为像素数据编程 操作的部分，以便在像素的电流偏置的电压编程期间提供稳定的偏置 电流Ibias。
电流沉或电流源电路可以利用沉积的大面积的电子器件技术（例 如但不限于非晶硅、纳米/微米晶体、多晶硅和金属氧化物半导体等） 来实现。使用以上列举的任何技术制造的晶体管通常指的是薄膜晶体 管（TFT）。上述的晶体管性能的变化（例如TFT阈值电压和迁移率 变化）可以来源于不同的原因，例如器件老化、迟滞、空间不均匀性。 这些电流沉或电流源电路聚焦于这种变化的补偿，并且不区分所述各 种来源或来源的组合。换句话说，电流沉或电流源电路一般对TFT 器件中的电荷载流子的迁移率或阈值电压的任何变化完全不敏感，并 且与其无关。这允许在显示面板的寿命中提供非常稳定的Ibias电流， 该偏置电流对上述晶体管变化不敏感。
图5a示出根据本公开的一个方面的用于发光显示器100的高阻 抗电流沉或电流源电路500的功能框图。电路500包括输入端510， 接收固定基准电流512，并且在电流源或者电流沉电路500的校准操 作期间将基准电流512提供给电流源或者电流沉电路500中的节点 514。电路500包括串联连接到节点514的第一晶体管516和第二晶 体管518，使得基准电流512调节节点514处的电压以便允许基准电 流512在校准操作期间经过串联连接的晶体管516、518。电路500包 括与节点514连接的一个或更多个存储器件520。电路500包括与节 点514连接的输出晶体管522，用于根据存储在一个或更多个存储器 件520中的电流供应或吸收输出电流（Iout），以便利用与所述输出 电流Iout对应的偏置电流Ibias驱动有源矩阵显示器102。可以提供 由电流源/电流沉控制122和/或控制器112控制的各种控制线来控制 图5a所示出的器件的定时和顺序。
图5b-1示出仅仅使用p型TFT的电流沉电路500’的电路示意图。 在校准周期期间，校准控制线CAL 502为低，因此晶体管T2、T4和 T5导通而输出晶体管T6522截止。结果，电流调节节点A（514）处 的电压以便允许所有电流经过第一晶体管T1（516）和第二晶体管T3 （518）。在校准之后，校准控制线CAL 502为高并且访问控制线ACS 504为低（参见图5b-2的时序图）。输出晶体管T6（522）导通并且 负极性电流施加通过输出晶体管T6。存储电容器520（和第二电容器 CAC）与来源恶化影响（在T1和T3之间）一起保持复制的电流，提 供非常高的输出阻抗。访问控制线ACS 504和校准控制线CAL 502 可以由电流源/电流沉控制122控制。这些控制线中的每一个的定时和 持续时间是定时的，并且控制线为高电平有效还是低电平有效取决于 电流沉/电流源电路为p型还是n型，如半导体领域中的技术人员较好 理解的。
图5b-2的时序图示出根据本公开的一个方面的供应或者吸收电 流以便提供用于对发光显示器100的像素104进行编程的偏置电流 Ibias的方法。电流源或者电流沉电路500的校准操作通过激活校准控 制线CAL以便使得基准电流Iref被提供给所述电流源或者电流沉电 路500来启动。在该示例中，CAL是低电平有效的，因为电流沉电路 500中的晶体管T2、T4和T5是p型。在校准操作期间，由基准电流 Iref提供的电流被存储在电流源或者电流沉电路500中的一个或更多 个存储器件（CAB和CAC）中。在激活访问控制线ACS（低电平有效， 因为电路500中的T6为p型）以便使得吸收或者供应与存储在电容 器CAB和CAC中的电流对应的输出电流Iout的同时，去激活所述校准 控制线CAL。输出电流被施加到发光显示器100的有源矩阵区域102 中的一列像素104的偏置电流线132a,b,n。第一可控的偏置电压VB1和第二可控的偏置电压VB2被施加到电流源或者电流沉电路500。第 一偏置电压VB1不同于第二偏置电压VB2，以便允许经过T1和T3的 基准电流Iref被复制到电容器CAB和CAC中。
电流沉电路500’可以被并入图1所示出的电流源或者电流沉电 路120中。控制线ACS和CAL 502、504可以由电流源控制122提供 或者直接从控制器112提供。Iout可以与提供给图1示出的列（k… n）之一的Ibias电流对应。应当理解，电流沉电路500’会针对像素阵 列102中的每个列而被复制n次，使得如果存在n列像素，则会有n 个电流沉电路500'，每个电流沉电路吸收给整列像素的Ibias电流（经 由其Iout线）。
ACS控制线504连接到输出晶体管T6的栅极。T6的源极提供 偏置电流，在图5b-1中标为Iout。输出晶体管T6（522）的漏极连接 到节点A，节点A还与T5的漏极连接。基准电流Iref被提供给T5 的源极。
校准控制线CAL 502连接到T2、T4和T5的栅极，用于同时切 换这些TFT导通或者截止。T4的源极与节点B连接，节点B还与 T3的栅极连接。T3的源极连接到节点A和T5的漏极。电容器CAB连接到节点A和B，连接在T4的源极和T5的漏极之间。T4的漏极 连接到标为VB2的第二电源电压。T2的源极与节点C连接，节点C 还与T1的栅极连接。电容器CAC连接到节点A和C，连接在T2的 源极和T3的源极之间。T1的漏极连接到地。T1的源极连接到T3的 漏极。标为VB1的第一电源电压连接到T2的漏极。
电流沉电路500的校准可以在除编程阶段之外的任何阶段期间 发生。例如，在像素处于发射周期或者阶段时，可以校准电流沉电路 500。图5b的时序图为可以如何校准电流沉电路500的示例。如上 所述，在校准控制线CAL 502被激活到低状态，其使晶体管T2、T4 和T5导通时，ACS控制线504为高。来自Iref的电流被存储在存储 电容器CAB和CAC中。校准控制线CAL 502被去激活（从低到高的转 变），并且ACS控制线504被激活（高到低），允许存储电容器中 的复制的电流施加负极性电流Iout通过T6。
图5c为图5b-1的变体，具有第二电容器跨接在第二晶体管T1 （518）两端。一般，在图5c中，标为CCD的第二电容器连接在节点 C和D之间而不是如图5b-1所示地在节点C和A之间。图5c所示 出的电流沉电路500”的特征在于六个p型晶体管、校准控制线CAL 502’（高电平有效）和访问控制线ACS 504’（高电平有效）。校准控 制线502’连接到第一和第二电压切换晶体管T2和T4的栅极和输入 晶体管T5的栅极，并且访问控制线ACS 504’连接到输出晶体管T6 （522）的栅极。在图5c中，第二晶体管T1（518）的栅极连接到切 换晶体管T2的漏极，切换晶体管T2的漏极还连接到第一电容器CAB（520）的一个板。第一电容器CAB的另一个板连接到节点A，节点A 连接到输入晶体管T5的漏极、输出晶体管T6的漏极和第一晶体管 T3（516）的源极。第一晶体管T3（516）的漏极连接到节点D处的 第二电容器CCD的一个板。第二电容器的另一个板连接到第二晶体管 T1（518）的栅极和第二电压切换晶体管T2的源极。T1的源极连接 到T3的漏极，并且T1的漏极连接到地电位VSS。第一电压切换晶体 管T4的漏极接收第一电压VB1，并且第二电压切换晶体管T2的漏极 接收第二电压VB2。T5的源极接收基准电流Iref。T6的源极以偏置电 流Ibias形式提供输出电流到电路800’与其连接的该列像素。
图6示出对于图5a或者5c所示出的电流沉电路500的输出电流 Iout作为输出电压的函数的模拟结果。即使使用p型TFT，输出电流 Iout也不论输出电压的变化如何而显著地稳定。
另外，即使背板中的不均匀性为高水平（通常由工艺诱发效应所 引起），输出电流Iout也为高度地均匀的。图7a和图7b示出典型的 多晶硅工艺中的参数变化，其被用于图7a所示出的模拟和分析结果。 图8突出了对于输出电流Iout（对应于Ibias）的蒙特卡罗模拟结果。 在该模拟中，考虑迁移率的12%以上的变化和阈值电压（VG1、VG2、 VG3和VG4）的30%的变化；然而，电流沉电路500的输出电流Iout 的变化小于1%。
图5a和5c所示出的电流源/电流沉电路可以被用来开发更复杂 的电路和系统块。图9a示出电压到电流的转换器电路900中的电流 沉电路500的使用并且对应的示例性的时序图被示出在图9b中。虽 然电流沉电路500被示出在图9a中的电压到电流的转换器电路900 中，但是电流沉电路800可被用于可替代的配置中。电压到电流的转 换器电路900提供用于发光显示器100的电流源或电流沉。电路900 包括电流沉或电流源电路500，其包括可控的偏置电压晶体管T5，所 述可控的偏置电压晶体管T5具有与可控的偏置电压VB3连接的第一 端子（源极）和与所述电流沉或电流源电路500中的第一节点A连接 的第二端子（漏极）。可控的偏置电压晶体管T5的栅极连接到第二 节点B。控制晶体管T8连接在第一节点A、第二节点B和第三节点 C之间。固定的偏置电压VB4通过偏置电压晶体管T9连接到第二节 点B。输出晶体管T7与第三节点C连接并且吸收作为用于驱动发光 显示器100的有源矩阵区域102的一列像素104的偏置电流Ibias的 输出电流Iout。
电流沉或电流源电路500包括与第二晶体管T2串联连接的第一 晶体管T3。第一晶体管T3连接到第一节点A，使得经过可控的偏置 电压晶体管T5、第一晶体管T3和第二晶体管T1的电流被调节为允 许第二节点B增加到固定的偏置电压VB4。输出电流Iout与可控的偏 置电压VB3和固定的偏置电压VB4相关连。
可控的偏置电压晶体管T5的源极连接到可控的偏置电压VB3。 可控的偏置电压晶体管T5的栅极连接到第二节点B。可控的偏置电 压晶体管T5的漏极连接到第一节点A。控制晶体管T8的源极连接到 第二节点B。控制晶体管T8的栅极连接到第一节点A。控制晶体管 T8的漏极连接到第三节点C。偏置电压晶体管T9的源极连接到固定 的偏置电压VB4。电源电压晶体管T10的漏极连接到第二节点B。偏 置电压晶体管T9的栅极连接到校准控制线CAL，校准控制线CAL 由发光显示器100的控制器122、112、114控制。输出晶体管T7的 源极连接到承载偏置电流Ibias的电流偏置线132a,b,n。输出晶体管 T7的漏极连接到第三节点C。输出晶体管T7的栅极与校准控制线 CAL耦接使得在校准控制线CAL为低电平有效时，输出晶体管的栅 极为高电平有效（/CAL）。
在校准操作期间，校准控制线CAL 502为低（参见图9b），并 且标为VB4的固定的偏置电压被施加到节点B。这里，T1-T3-T5分支 的电流被调节为允许VB4处于节点B（参见图9b）。结果，与可控的 偏置电压VB3和固定的偏置电压VB4相关联的电流将经过Iout。
/CAL控制线902也被示出，其与CAL控制线502相反，并且 可以通过反相器被束缚到同一个线（即，在CAL为低电平有效时， /CAL为高电平有效）。校准控制线CAL 502连接到校准控制晶体管 T2、T4和T6的栅极。/CAL控制线902连接到输出晶体管T7和电 源电压晶体管T10的栅极。固定的偏置电压VB4被施加到偏置电压晶 体管T9的源极，偏置电压晶体管T9的漏极连接到节点B，节点B 还连接到可控的偏置电压晶体管T5的栅极。可控的偏置电压VB3被 施加到可控的偏置电压晶体管T5的源极，并且可控的偏置电压晶体 管T5的漏极连接到节点A，节点A还连接到控制晶体管T8的栅极 和电流沉电路500的第一晶体管T3的源极。电源电压晶体管T10的 源极通过电阻器R1连接到电源电压Vdd。电源电压晶体管T10的漏 极与节点B连接，节点B还与控制晶体管T8的源极连接。控制晶体 管T8的漏极与节点C连接，节点C还与输出晶体管T7的漏极连接。 输出晶体管T7的源极产生输出电流Iout。校准控制晶体管T6的源极 连接到节点C，并且校准控制晶体管T6的漏极连接到地。第一电容 器连接在电流沉电路500的T3的源极和T4的源极之间。T4的源极 连接到电流沉电路500的T3的栅极。第二电容器连接在电流沉电路 500的T3的源极和T1的栅极之间。T1的栅极还连接到电流沉电路 500的T2的源极。T2的漏极连接到第一可控的偏置电压VB1，并且 T4的漏极连接到电流沉电路500的第二可控的偏置电压VB2。
图9b示出通过使用电压到电流的转换器900来校准输出电流 Iout从而校准用于发光显示器100的电流源或者电流沉电路500的方 法的时序图。9b的时序图示出了在校准控制线CAL 502被断言 （assert）为低（低电平有效）时可以继编程周期之后（例如在发射 周期或操作期间）实现的校准周期开始。可控的偏置电压VB3在校准 周期期间被例如电流源/电流沉控制电路122、控制器112或者电源电 压控制114（参见图1）调节到第一偏置电压水平（Vbias1）。Iref 电流被复制和存储到存储电容器中，使得在校准控制线CAL 502被去 断言（低到高）时，Iout电流在输出电压的范围上稳定。继校准周期 之后在转换周期期间，可控的偏置电压VB3被降低到第二偏置电压电 平Vbias2。用于实现用于校准电压到电流的转换器的电流源或者电流 沉电路500的定时操作的方法包括激活校准控制线CAL以便启动电 流源或者电流沉电路500的校准操作。然后，该方法包括将提供给所 述电流源或者电流沉电路500的可控的偏置电压VB3调节到第一偏置 电压Vbias1以便使得电流流过所述电流源或者电流沉电路500从而 允许固定的偏置电压VB4存在于所述电压到电流的转换器900中的节 点B处。该方法包括去激活校准控制线CAL，以便启动发光显示器 100的有源矩阵区域102中的像素的编程操作。在启动编程操作之后， 将与可控的偏置电压和所述固定的偏置电压相关联的输出电流供应 或吸收到偏置电流线132，所述偏置电流线132将所述输出电流Iout （Ibias）提供给所述有源矩阵区域102中的一列像素104。
在所述校准操作期间，将如由固定的偏置电压确定的流过所述电 流源或者电流沉电路的电流存储在所述电流源或者电流沉电路500的 一个或更多个电容器520中直到所述校准控制线CAL被去激活。在 去激活校准控制线CAL之后，可控的偏置电压VB3从第一偏置电压 Vbias1降低到比第一偏置电压Vbias1低的第二偏置电压Vbias2。
图10a和图10b示出基于N-FET的电流沉电路和对应的操作时 序图，该基于N-FET的电流沉电路是图5b-1所示出的电流沉电路500 （其使用p型TFT）的变体。电流沉电路1000的特征在于五个TFT （标为T1到T5）和两个电容器CSINK，并且由栅极控制信号线（VSR） 1002激活，栅极控制信号线还能够被称为校准控制线（像图5b-1中 的CAL）。当标为“到像素”的路径连接到要被编程的列(k…n) 的像素时，栅极控制信号线(VSR)1002和基准电流Iref两者可以由电 流沉电路1000外部或者与电流沉电路1000集成的电路产生。
在校准电流沉电路1000的校准操作期间，VSR是定时有效的。 晶体管T2和T4被导通，允许Iref流过处于二极管连接方式的T1和 T3。两个电容器CSINK被充电到它们的相应的在T1和T3的栅极处的 电位以便维持Iref的电流流动。
在校准阶段期间T1和T3TFT两者的二极管连接的配置允许栅 极电位跟随它们的相应的器件阈值电压和迁移率。这些器件参数被有 效地编程到CSINK中，允许电路自调节到上述器件参数（阈值电压VT或者迁移率）的任何变化。这形成原位补偿方案的基础。
基准电流Iref可以由所有电流源/电流沉例子（注意，会针对像 素阵列102的每一列有一个电流源或电流沉）共用，假设在任何时刻 仅仅一个这种电路导通。图10b示出电流沉电路1000的两个这种例 子的示例性的操作。用于相邻列的相邻VSR脉冲是一致的，并且Iref 被从一个列中的电流源/电流沉块输送到下一列中的下一个电流源/电 流沉块。
通过使VSR定时为非激活的，使T2和T4截止，从而发生激活。 CSINK处的电位驱动T1和T3，以便在T5导通时通过panel_program 控制线1004（也被称为访问控制线）提供输出电流给列中的像素 panel_program控制线可以由电流源/电流沉控制122或者控制器112 提供。图10a所示出的电路1000具有级联电流源/电流沉配置。该配 置被用来促进如从T5看到的更高的输出阻抗，因此使得能够更好地 免受电压波动。
VSR控制线1002连接到T2、T4和T5的栅极。基准电流Iref由 T5的漏极接收。panel_program控制线1004连接到T6的栅极。T1 的源极与地电位VSS连接。T1的栅极连接到电容器CSINK的一个板， 另一个板连接到VSS。T1的漏极与T3的源极连接，T3的源极还与 T2的漏极连接。T2的源极连接到T1的栅极和电容器CSINK的板。T3 的栅极连接到T4的源极和第二电容器CSINK的一个板，另一个板连接 到VSS。T3的漏极连接到T5和T6的源极。T4的漏极连接到T5和 T6的源极，T5和T6的源极一起连接在节点A处。T6的漏极连接到 用于给像素的多列之一提供偏置电流Ibias的电流偏置线132之一。
图10b中的时序图示出校准将偏置电流线132a,b,n上的偏置电 流Ibias提供给发光显示器100的有源矩阵区域102中的多列像素104 的电流源或者电流沉电路（例如，像电路500、500’、500”、900、1000、 1100、1200、1300）的方法。在发光显示器100中的所述电流源或者 电流沉电路的校准操作期间，激活到用于所述有源矩阵区域102中的 第一列像素(132a)的第一电流源或者电流沉电路(例如，500、500’、 500”、900、1000、1100、1200、1300)的第一栅极控制信号线(CAL 或VSR)(例如，对于如图11b中那样的p型开关为低电平有效，而对 于如图10b或13b中那样的n型为高电平有效)，以便校准第一电流 源或者电流沉电路，在所述校准操作期间有偏置电流Ibias存储在第 一电流源或者电流沉电路的一个或更多个存储器件520(例如CSINK) 中。响应于校准第一电流源或者电流沉电路，去激活用于第一列132a 的第一栅极控制信号线。在所述校准操作期间，激活到用于所述有源 矩阵区域102中的第二列像素132b的第二电流源或者电流沉电路(例 如，500、500’、500”、900、1000、1100、1200、1300)的第二栅极控 制信号线(例如，用于第2列132b的VSR或CAL)，以便校准第二电 流源或者电流沉电路，在所述校准操作期间有偏置电流Ibias存储在 第二电流源或者电流沉电路的一个或更多个存储器件520中。响应于 校准第二电流源或者电流沉电路，去激活第二栅极控制信号线。响应 于在所述校准操作期间用于每一列的所有电流源或者电流沉电路被 校准，启动所述有源矩阵区域102的像素104的编程操作，并且激 活访问控制线(ACS或panel_program)以便使得存储在每个电流源或 者电流沉电路中的对应的一个或更多个存储器件502中的偏置电流 被施加到所述有源矩阵区域102中的每一列像素132a,b,n。
图11a和11b示出基于P-FET的电流沉电路1100和用于示例校 准操作的对应时序图。该电路1100是对于图10a所示出的基于N-FET 的电流沉/电流源1000的扩展，但是由P-FET代替N-FET来实现。 操作概述如下。为了编程或者校准电路1100，VSR控制线1102是定 时激活的。晶体管T2和T4被导通，允许Iref流过处于二极管连接 方式的T1和T3。T2的导通路径将T1和T3的栅极电位拉到VSS附 近，而允许电容器CSINK充电。结果，T3和T4之间的公共的源极/漏 极节点被上升到使得Iref的电流流动被维持的电位。
VSR控制线1102连接到T2和T4的栅极。T1和T2的漏极与地 电位VSS连接。panel_program控制线1104连接到T5的栅极。T5的 源极提供输出电流，输出电流作为偏置电流Ibias被施加到该列像素。 T1的栅极与节点B连接，该节点B还与T2的源极、T3的栅极和电 容器CSINK的一个板连接。电容器的另一个板连接到节点A，节点A 与T3的源极、T4的漏极和T5的漏极连接。基准电流Iref被施加到 T4的源极。
在校准阶段期间的该操作方法或操作允许T3的栅极-源极电势 与其相应的器件阈值电压和迁移率有关地被编程。这些器件参数被有 效地编程到CSINK中，允许电路1100自调节到这些参数的任何变化。
基准电流Iref可以由所有电流源/电流沉例子（针对像素阵列102 的每一列有一个电流源或电流沉）共用，假设在任何时刻仅仅一个这 种电路导通。图11b示出电路1100的两个这种例子（即，对于两列 像素）的操作。相邻VSR脉冲是一致的，并且Iref被从一个电流源/ 电流沉块（用于一个列）输送到另一个块（用于相邻列）。
如下进行继校准之后的像素编程操作的激活。VSR控制线1102 是定时非激活的；T2和T4因此截止。panel_program控制线1104 是定时激活的以便允许T5导通。从校准操作存储在CSINK内部的电荷 被保持，因为T2截止，允许T1和T3两者的栅极-源极电压调节和维 持编程电流Iref流过T5。
图11a所示出的电路1100在校准操作的激活期间具有级联电流 源/电流沉配置。CSINK两端的电势施加T3两端的栅极-源极电势，同 时向T2施加栅极电位。T1和T3的公共的漏极/源极节点将调节为提 供T3需要的电流流动。该技术被用来促进如从T5看到的更高的输出 阻抗，因此使得能够更好地免受电压波动。
具有DC电压编程的CMOS电流沉
图12示出利用DC电压编程的CMOS电流沉/电流源电路1200。 与上面公开的电流沉/电流源电路相反，该电路1200不要求任何外部 时钟或者电流基准信号。仅仅需要电压偏置VIN和电源电压（VDD和 VSS）。该电路1200消除了对任何时钟和关联的外围电路的需要，允 许它与更宽范围的面板上集成配置兼容。
电路1200依赖精致的电流镜技术来抑制器件参数变化（例如 TFT电压阈值VT和迁移率的变化）的影响。电路1200一般特征在于 八个TFT（标为M，其具有下标N来指示n型和下标P来指示p型）， 其形成电流镜1204来产生节点VTEST处的稳定电位，并且该节点随后 被用来驱动输出TFT MNOUT以便提供与提供给像素阵列102中的像素 的列之一的偏置电流Ibias对应的电流IOUT。请注意，可以包括多个 输出TFT，其共用VTEST作为栅极电位。这种输出TFT的尺寸或者长 宽比可以改变以便提供不同的IOUT幅度。在诸如其中一列典型地包括 三个或更多个子像素（红色、绿色和蓝色）的AMOLED显示器之类 的应用中，该设计的仅仅一个实例需要存在来驱动三个或更多个输出 TFT。
DC电压编程的电流沉电路1200包括接收可控的偏置电压VIN的偏置电压输入端1204。电路1200包括与可控的偏置电压输入端 1204 VIN连接的输入晶体管MN1。电路1200包括第一电流镜1201、 第二电流镜1202和第三电流镜1203。第一电流镜1201包括一对栅极 连接的p型晶体管（即，它们的栅极被连接在一起）MP1、MP4。第二 电流镜1202包括一对栅极连接的n型晶体管MN3、MN4。第三电流镜 1203包括一对栅极连接的p型晶体管MP2、MP3。电流镜1201、1202、 1203被布置为使得由输入晶体管MN1的栅极-源极偏置产生和由第一 电流镜1201复制的初始电流I1被反映在第二电流镜1202中，由第二 电流镜1202复制的电流被反映在第三电流镜1203中，并且由第三电 流镜1203复制的电流被施加到第一电流镜1201来产生电流沉电路 1200中的静态的电流流动。
电路1200包括输出晶体管MNOUT，输出晶体管MNOUT与第一电 流镜1201和第二电流镜1202之间的节点1206（VTEST）连接并且由 静态的电流流动偏置，以便在输出线1208上提供输出电流IOUT。输 入晶体管MN1的栅极-源极偏置（即，栅极和源极端子两端的偏置） 由可控的偏置电压输入端VIN和地电位VSS产生。第一电流镜和第三 电流镜连接到电源电压VDD。
电路包括与第三电流镜1203连接的n型反馈晶体管MN2。反馈 晶体管MN2的栅极连接到输入晶体管MN1的端子（例如，漏极）。可 替代地，反馈晶体管的栅极连接到可控的偏置电压输入端1204。电路 1200优选地没有任何外部时钟或者电流基准信号。优选地，由可控的 偏置电压输入端VIN、电源电压VDD和地电位VSS提供仅有的电压源， 并且没有外部控制线与所述电路1200连接。
下面描述该电路1200的操作。施加到电压偏置输入端1202的电 压偏置VIN和VSS建立MN1的栅极-源极偏置，使得建立电流I1。由 MP1和MP4建立的合成电流镜将电流I1反映到I4。同样地，由MN4和 MN3建立的合成电流镜将电流I4反映到I3。由MP3和MP2建立的合成 电流镜将电流I3反映到I2。MN2的栅极连接到MP1的栅极。
整个电流镜配置形成反馈环路，其将电流I1转化到I4，I4转化到 I3，I3转化到I2，并且I2结束反馈环路回到I1。作为上述配置的直觉 的扩展，MN2的栅极还能够连接到VIN，并且补偿阈值电压和迁移率 的相同的反馈环路方法有效。
所有TFT被设计成工作在饱和区，并且使MN4大于其余的TFT， 以便最小化其阈值电压和迁移率的变化对输出电流IOUT的影响。
该配置要求静态的电流流动（I1到I4）以便偏置输出TFT MNOUT。 因此可行的是，为了功率消耗控制不需要IOUT时使电源电压VDD断电。
电路1200被如下配置。如上所述，对于该CMOS电路，下标N 指示晶体管是n型，并且下标P指示晶体管是p型。MNOUT、MN4、 MN3、MN2和MN1的源极与地电位VSS连接。MNOUT的漏极以偏置电 流Ibias的形式产生输出电流IOUT，偏置电流Ibias在像素编程期间被 提供给像素阵列102中的像素的n列之一。MN1的栅极接收可控的偏 置电压VIN。MP1、MP2、MP3和MP4的源极与电源电压VDD连接。 MNOUT的栅极连接到VTEST节点，VTEST节点还与MP4的漏极、MN3的 栅极和MN4的漏极连接。MN4的栅极连接到MN3的栅极。MN3的漏极 连接到MP3的漏极和MP3的栅极，MP3的栅极还连接到MP2的栅极。 MP2的漏极连接到MN2的漏极，并且MN2的栅极连接到MP1的栅极和 MP1的漏极，MP1的漏极还连接到MN1的漏极。MP3的栅极和漏极被 连在一起，如MP1的栅极和漏极一样。
具有AC电压编程的CMOS电流沉
图13a和13b示出具有交流（AC）电压编程的CMOS电流沉电 路1300和用于校准电路1300的对应操作时序图。该设计的中心是两 个电容器C1和C2的充电和放电。互连TFT要求四个时钟信号，即 VG1、VG2、VG3和VG4，以便对两个电容器进行编程。这些时钟信号 可以由电流源/电流沉电路122或者由控制器112提供。
时钟信号VG1、VG2、VG3和VG4被分别施加到T2、T3、T5和 T6的栅极。T2、T3、T5和T6可以为n型或p型TFT，并且时钟激 活方案（高到低或者低到高）被相应地修改。为了使该讨论通用于n 型TFT和p型TFT两者，每一个晶体管将被描述为具有栅极、第一 端子和第二端子，其中，取决于类型，第一端子可以是源极或者漏极 而第二端子可以是漏极或者源极。第一可控的偏置电压VIN1被施加到 T2的第一端子。T2的第二端子连接到节点A，节点A还连接到T1 的栅极、T3的第二端子和第一电容器C1的一个板。第一电容器C1的另一个板连接到地电位VSS。T1的第二端子还与VSS连接。T1的第 一端子连接到T3的第一端子，T3的第一端子还连接到T4的第二端 子。T4的栅极连接到第二节点B，第二节点B还连接到T6的第二端 子、T5的第一端子和第二电容器C2的一个板。第二电容器的另一个 板连接到VSS。第二可控的偏置电压VIN2被施加到第二端子T5。T6 的第一端子连接到T4的第一端子，T4的第一端子还连接到T7的第 二端子。panel_program控制线连接到T7的栅极，并且T7的第一端 子施加Ibias的形式的输出电流到像素阵列102中的一列像素。C1和 C2的第二板极分别可以连接到可控的偏置电压（例如，由电源电压控 制电路114和/或控制器112控制）而不是基准电位。
接下来描述电路1300的示例性的操作。时钟信号VG1、VG2、VG3和VG4是四个顺序的一致的时钟，其一个接一个地转为激活的（参见 图13b）。首先，VG1是激活的，允许T2导通。电容器C1经由T2标 称地充电到VIN1。之后下一个时钟信号VG2变为激活的，并且T3导 通。然后T1处于二极管连接配置，具有用于C1通过T3放电的传导 路径。这种放电时段的持续时间被保持为较短；因此C1两端的最终 电压由T1的迁移率和器件阈值电压确定。换句话说，放电过程使器 件参数与C1两端的编程电势相关联，实现补偿。随后，另一个电容 器C2类似地分别通过VG3和VG4的定时的激活来充电和放电。
电路1300中示出的两个电容器配置被用来增大这种设计的输出 阻抗，以便允许更高的对于输出电压波动的抗扰性。除了对器件参数 不敏感之外，该电路1300还由于AC驱动性质而消耗非常低的功率。 没有静态的电流汲取，这有助于将该电路1300用于超低功率器件， 例如移动电子器件。
AC电压编程的电流沉电路1300包括四个切换晶体管T2、T3、 T5和T6，每一个切换晶体管接收以有序序列一个接一个地激活的时 钟信号（VG1、VG2、VG3和VG4）（参见图13b）。第一电容器C1在 校准操作期间通过第一时钟信号VG1的激活来充电并且通过继第一时 钟信号VG1的激活和去激活之后的第二时钟信号VG2的激活来放电。 第一电容器C1连接到第一和第二切换晶体管T2和T3。第二电容器 C2在所述校准操作期间通过第三时钟信号VG3的激活来充电并且通过 继第三时钟信号VG3的激活和去激活之后的第四时钟信号VG4的激活 来放电（参见图13b）。第二电容器C2连接到第三和第四切换晶体管 T5和T6。输出晶体管T7与第四切换晶体管T6连接，以便在所述校 准操作之后的编程操作期间吸收源自在所述校准操作期间存储在第 一电容器C1中的电流的输出电流Iout。如图13a的示例中所示，四 个切换晶体管T2、T3、T5和T6是n型。电路1300包括第一传导晶 体管T1，第一传导晶体管T1与第二切换晶体管T3连接以便为第一 电容器C1提供用于通过第二切换晶体管T3放电的传导路径。继第一 电容器C1的充电之后的第一电容器C1两端的电压与第一传导晶体管 T3的迁移率和阈值电压有关。电路1300包括第二传导晶体管T4，第 二传导晶体管T4与第四切换晶体管T6连接以便为第二电容器C2提 供用于通过第四切换晶体管T6放电的传导路径。在图13a示例中， 晶体管的数量正好是七个而电容器的数量正好为两个。
图13b中示出了利用交流（AC）电压对电流沉进行编程的示例 性的时序图。定时包括通过激活（对于n型电路高电平有效，对于p 型电路低电平有效）第一时钟信号VG1以便使得第一电容器C1充电来 启动校准操作。接下来，第一时钟信号被去激活而第二时钟信号VG2被激活以便使得第一电容器C1开始放电。接下来，第二时钟信号VG2被去激活而第三时钟信号VG3被激活以便使得第二电容器C2充电。接 下来，第三时钟信号VG3被去激活而第四时钟信号VG4被激活以便使 得第二电容器C2开始放电。第四时钟信号VG4被去激活以便终止校准 操作，并且在编程操作中访问控制线（panel_program）被激活以便 使得源自存储在第一电容器C2中的电流的偏置电流Ibias在编程操作 期间被施加到发光显示器100的有源矩阵区域102中的一列像素。在 将可控的偏置电压用于C1和C2的第二板（分别为VIN1和VIN2）的情 况下，每一个电容器在首先四个操作周期期间将具有相同的电压电 平，并且随后在像素编程电平期间改变为不同的电平。这使得能够更 有效控制由电流源/电流沉电路1300产生的电流电平。
基于NFET和PFET的电路的可互换性
本节概述基于PFET和基于NFET的像素电路设计之间的差别， 以及如何将n型电路转变为p型电路并且反之亦然。由于到每个像素 中的发光二极管的电流的极性必须对于NFET和PFET类型电路两者 是一样的，因此在两种情况下在像素发射期间通过发光二极管的电流 从电源电压（例如EL_VDD）流到地电位（例如，EL_VSS）。
采取图14a中的像素电路1400作为如何在n型和p型TFT之间 转变的示例。这里驱动晶体管T1是p型，并且开关晶体管T2和T3 是n型。用于每个像素104的时钟信号（即，SEL_1（用于行1）和 SEL_2（用于行2）等等）如图14b中的时序图中所示地反相。在基 于PFET的像素电路中，SEL_x信号是低电平有效的，因为使用P型 器件。这里在电路1400中，SEL信号是高电平有效的，因为使用N 型器件。其它信号的定时和它们的相对时间间隔在两个方案之间是相 同的。然而，值得注意的是，p型配置中的驱动晶体管T1具有在T1 的栅极和EL_VDD之间的其栅极-源极电压。因此，在p型配置中， OLED两端的电压对通过T1的电流的影响最小，只要TFT_T1工作 在其饱和区即可。然而，在n型对应物中，栅极-源极电压在T1的栅 极和VOLED节点（对应于T2和T3之间的公共的源极/漏极节点）之 间。在发射阶段期间的OLED电流将影响像素104性能的稳定性。这 可以通过确定TFT尺寸和适当地偏置像素电路104以便维持良好的 OLED电流对器件（T1）变化的抗扰性来减轻。然而，这成为相同的 像素设计的N型配置和P型配置之间的主要设计和操作差别之一。
相同的启示适用于在本申请中公开的电流沉/电流源电路。本节 概述上面描述的两种电流沉设计并且描述晶体管的极性（NFET或者 PFET）的重要性。图15a和16a所示出的示意图示出分别使用n型 和P型FET实现的电流沉/电流源电路1500、1600。对于电流沉的关 键要求是从输出端子提供恒定电流吸收路径。由于NFET和PFET之 间的细微差别，P型TFT固有地更难以实现电流沉。在N型电路1500 （图15a）中，经过T1的电流电平很大程度上由饱和区中的栅极-源 极电压确定，该栅极-源极电压由VSS和电容器CSINK两端的电压设定。 然后电容器由外部装置容易地编程。这里，源极总是为TFT电流路 径的较低电位节点。相反，PFET的源极节点（参见图16a）为TFT 电流路径的较高电位节点。因此，如果T1为PFET，则VSS不是T1 的源极节点。结果，对于NFET的相同的电路在没有对PFET对应物 进行修改的情况下不能被重新使用。因此，不同的电路必须如图16a 所示地实现。PFET实现方式具有连接在PFET T3的栅极和源极之间 的电容器CSINK。早先描述了电流沉的实际操作并且在这里不会重复。
电路1500被如下配置。基准电流Iref被施加到T5的漏极。 panel_program控制线连接到T6的栅极。VSR控制线连接到T5的栅 极和T4的栅极。T1的栅极连接到T2的源极和第一电容器CSINK1的 一个板。第一电容器的另一个板与地电位VSS连接，该地电位VSS还 与T1的源极连接。T2的漏极连接到T3的源极和节点A处的T1的 漏极。T3的漏极连接到节点B，节点B还与T5的源极、T6的源极 和T4的漏极连接。T4的源极连接到T3的栅极和第二电容器CSINK2的一个板，另一个板连接到VSS。T5的漏极以Ibias的形式施加输出 电流，Ibias被提供给像素阵列102中的一列像素。panel_program和 VSR控制线的激活和去激活可以由电流源控制122或者控制器112控 制。
电路1600示出了五个P型TFT，用于提供偏置电流Ibias到每 一列像素。基准电流Iref被施加到T4的源极。panel_program控制 线被施加到T5的栅极以便在电路1600的校准期间使其导通或者截 止。VSR控制线连接到T4的栅极和T2的栅极。T2的源极在节点A 处连接到T1的栅极、T3的栅极和电容器CSINK的一个板。电容器的 另一个板连接到节点B，节点B与T3的源极、T4的漏极和T5的漏 极连接。T3的漏极连接到T1的源极。T5的源极以偏置电流Ibias的 形式提供输出电流给像素阵列102中的一列像素。
图15b和16b的时序图示出如何根据电流源/电流沉电路是n型 还是p型来反转时钟控制线的激活。两种电流沉配置适应晶体管极性 差别，并且另外，时钟信号必须在两种配置之间被反相。栅极信号共 用相同的定时序列，但是被反相。所有电压和电流偏置未改变。在n 型的情况下，VSR和panel_program控制线为高电平有效，而在p型 的情况下，VSR和panel_program控制线为低电平有效。虽然为了便 于图示在本申请中公开的电流源/电流沉电路的时序图中仅仅示出了 两列，但是应当理解用于像素阵列104中的每一列的VSR控制线将在 panel_program控制线被激活之前顺序地被激活。
改善的显示器均匀性
根据本公开的另一个方面，公开了用于改善显示器（例如图1 所示出的显示器100）的空间的和/或时间的均匀性的技术。这些技术 提供从到像素阵列102的每一列的偏置电流Ibias导出的基准电流源 Iref的更快速的校准，并且通过提高动态范围来减少噪声影响。即使 存在每个像素104中的单独的TFT的不稳定性和不均匀性，它们也 还能够改善显示器均匀性和寿命。
在帧被显示在像素阵列102上时，发生两级的校准。第一级为具 有基准电流Iref的电流源的校准。第二级为具有电流源的显示器100 的校准。在该上下文中的术语“校准”与编程的不同之处在于，校准 指的是在发射期间校准或者编程电流源或者显示器，而在电流偏置的 电压编程的（CBVP）驱动方案的上下文中的“编程”指的是存储表 示用于像素阵列102中的每个像素104的期望亮度的编程电压VP的 过程。电流源和像素阵列102的校准典型地不在每个帧的编程阶段期 间执行。
图17示出包括电流源电路120、可选的电流源控制122和控制 器112的校准电路1700的示例框图。校准电路1700被用于用于具有 有源矩阵区域102的显示面板100的电流偏置的电压编程的电路。电 流源电路120接收基准电流Iref，其可以被提供在显示器100外部或 者被并入包围有源区102的外围区域106中的显示器100中。在图17 中标为CAL1和CAL2的校准控制线确定要校准哪一行电流源电路。 电流源电路120吸收或者供应被施加到有源矩阵区域102中的每一列 像素的偏置电流Ibias。
图18A示出校准电路1700的示意图示例。校准电路1700包括 第一行的校准电流源1802（标为CS#_1）和第二行的校准电流源1804 （标为CS#_2）。校准电路1700包括第一校准控制线（标为CAL1）， 被配置为使得第一行的校准电流源1802（CS#_1）利用偏置电流Ibias 校准显示面板102而同时第二行的校准电流源1804正被基准电流Iref 校准。第一和第二行的校准电流源1802、1804中的电流源可以包括 在本申请中公开的任何电流沉或电流源电路。术语“电流源”包括电 流沉，并且反之亦然，并且意图在本申请中被可互换地使用。校准 电路1700包括第二校准控制线（标为CAL2），被配置为使得第二行 的校准电流源1804（CS#_2）利用偏置电流校准显示面板102而同时 第一行的校准电流源1802正被基准电流Iref校准。
第一行和第二行的校准电流源1802、1804位于显示面板100的 外围区域106中。第一基准电流开关（标为T1）连接在基准电流源 Iref和第一行的校准电流源1802之间。第一基准电流开关T1的栅极 与第一校准控制线CAL1耦接。参考图17，第一校准控制线CAL1 还通过反相器1702并且第二校准控制线CAL2通过反相器1704，以 便产生除具有相反的极性之外与CAL1和CAL2控制线一起定时的 /CAL1和/CAL2控制线。因此，在CAL1为高时，/CAL1为低，并 且在CAL2为低时，/CAL2为高。这允许在显示面板正在由不同行的 校准电流源1802、1804校准的同时电流源被校准。仍然参考图18A， 第二基准电流开关T2连接在基准电流源Iref和第二行的校准电流源 1804之间。第二基准电流开关T2的栅极与第二校准控制线CAL2耦 接。第一偏置电流开关T4连接到第一校准控制线，并且第二偏置电 流开关T3连接到第二校准控制线。开关T1-T4可以是n型TFT晶体 管或p型TFT晶体管。
第一行的校准电流源1802包括电流源（例如在本申请中公开的 任何电流沉或电流源电路），对于有源区102中的每一列像素有一个 电流源。每个电流源（或者电流沉）被配置为提供偏置电流Ibias到 用于对应列像素的偏置电流线132。第二行的校准电流源1804还包括 电流源（例如在本申请中公开的任何电流沉或电流源电路），对于有 源区102中的每一列像素有一个电流源。每个电流源被配置为提供偏 置电流Ibias到用于对应列像素的偏置电流线132。第一和第二行的校 准电流源的每个电流源被配置为将相同的偏置电流提供给在显示面 板100的有源区中的每一列132像素。
第一校准控制线CAL1被配置为使得第一行的校准电流源1802 在图像的第一帧显示在显示面板上期间利用偏置电流Ibias校准显示 面板100。第二校准控制线CAL2被配置为使得第二行的校准电流源 1804在第二帧显示在显示面板100上期间利用偏置电流Ibias校准显 示面板100的每一列，第二帧在第一帧之后。
基准电流Iref是固定的并且在某些配置中可以被从显示面板100 外部的传统的电流源（未示出）提供给显示面板100。参考图18B的 时序图，第一校准控制线CAL1在第一帧期间是激活的（高）而第二 校准控制线CAL2在第一帧期间是非激活的（低）。第一校准控制线 CAL1在继第一帧之后的第二帧期间是非激活的（低）而第二校准控 制线CAL2在第二帧期间是激活的（高）。
图18b的时序图实现校准用于具有有源区102的发光显示器面板 100的电流偏置的电压编程的电路的方法。第一校准控制线CAL1被 激活以便使得第一行的校准电流源或电流沉电路（CS#_1）利用由第 一行的校准电流源或电流沉电路（CS#_1）提供的偏置电流Ibias校 准显示面板100，而同时由基准电流Iref校准第二行的校准电流源或 电流沉电路（CS#_2）。校准源或沉电路可以是在本申请中公开的任 何这种电路。
第二校准控制线CAL2被激活以便使得第二行（CS#_2）利用 由第二行的校准电流源或者电流沉电路（CS#_2)提供的偏置电流 Ibias校准显示面板100，而同时由基准电流Iref校准第一行（CS#_1）。 第一校准控制线CAL1在第一帧被显示在显示面板100上期间被激 活，并且第二校准控制线CAL2在第二帧被显示在显示面板100上期 间被激活。第二帧在第一帧之后。在激活第一校准控制线CAL1之后， 第一校准控制线CAL1在激活第二校准控制线CAL2之前被去激活。 在利用由第二行的电路（CS#_2）提供的偏置电流Ibias校准显示面 板100之后，去激活第二校准控制线CAL2以便结束用于第二帧的校 准周期。
第一校准控制线和第二校准控制线的激活和去激活的定时由显 示面板100的控制器112、122控制。控制器112、122被布置在显示 面板100的接近其上布置有发光显示器面板100的多个像素104的有 源区102的外围区域106上。控制器可以是电流源或电流沉控制电路 122。发光显示器面板100可以具有1920x1080像素或更小的分辨率。 发光显示器100可以具有不大于120Hz的刷新速率。
具有衰减的输入信号和低编程噪声的像素电路
改善显示器效率包括减少为驱动显示器的电流驱动的像素所需 的电流。具有高TFT迁移率的背板技术将具有有限的输入动态范围。 结果，噪声和串扰将导致像素数据中的显著误差。图19示出以相同 的比率衰减输入信号和编程噪声的像素电路1900。显著地，保持编程 电压的存储电容器被分成两个更小的电容器CS1和CS2。因为CS2在 VDD线下方，所以它将帮助改善像素1900的开口率。节点A处的最 终电压VA由以下公式描述：
其中VB为由偏置电流Ibias产生的校准电压，VP为用于像素的 编程电压，并且Vn为编程噪声和串扰。
图19所示出的像素1900包括六个p型TFT晶体管，由T1到 T6标记每个晶体管，其与图4a所示出的像素104a,b类似。存在两个 控制线，标为SEL和EM。SEL线是用于选择要被编程的那行像素的 选择线，并且发射控制线EM类似于图4a所示出的GEM控制线，其 被用来使TFT T6导通以便允许发光器件1902a进入发光状态。用于 该像素的选择控制线SEL连接到T2、T3和T4的相应的基极端子。 在SEL线是激活的时这些晶体管将导通。发射控制线EM连接到T5 和T6的基极，其在激活时使这些晶体管导通。
基准电压Vref被施加到T5的源极。用于像素1900的编程电压 经由Vdata被提供给T4的源极。T1的源极与电源电压Vdd连接。 偏置电流Ibias被施加到T3的漏极。
T1的漏极与节点A连接，该节点A还与T2的漏极、T3的源极 以及T6的源极连接。T1的栅极与第一和第二电容器CS1和CS2以及 T2的源极连接。T2、T3和T4的栅极与选择线SEL连接。T4的源 极与电压数据线Vdata连接。T4的漏极与第一存储电容器和T5的漏 极连接。T5的源极与基准电压Vref连接。T6和T5的栅极与用于控 制发光器件何时导通的发射控制线EM连接。T6的漏极与发光器件 的阳极连接，发光器件的阴极与地电位连接。T3的漏极接收偏置电 流Ibias。
图20是另一个像素电路2000，其具有标记为T1到T3的三个p 型TFT晶体管并且具有单个选择线SEL但是没有图19的像素电路 1900中示出的发射控制线EM。选择线SEL与T2和T3的栅极连接。 承载用于该像素电路2000的编程电压的电压数据线直接连接到第一 存储电容器CS1的一个板。第一存储电容器CS1的另一个板与节点B 连接，该节点B还与T2的源极、驱动晶体管T1的栅极和第二存储 电容器CS2的一个板连接。第二存储电容器的另一个板与电源电压 Vdd连接，该电源电压Vdd还与T1的源极连接。T1的漏极与节点A 连接，该节点A还与T2的漏极、T3的源极以及发光器件（诸如OLED） 的阴极连接。LED的阳极与地电位连接。当T3被激活时，T3的漏极 接收偏置电流Ibias。
在本申请中公开的任何电路可以根据许多不同的制造技术（包括 例如多晶硅、非晶硅、有机半导体、金属氧化物和传统的CMOS）来 制造。在本申请中公开的任何电路可以通过它们的互补电路架构对应 物来被修改（例如，n型电路可以被转换为p型电路，反之亦然）。
虽然已经示出和描述了本公开的特定实施例和应用，但是应当理 解，本公开不限于在本申请中公开的精确的构造和布局，并且在不脱 离如所附权利要求所限定的本发明的范围的情况下各种修改、改变和 变体可以根据上述描述而明白。
机译： 发光显示器的高效编程和快速校准方案，以及用于该显示器的稳定电流源/吸收器
机译： 发光显示器的高效编程和快速校准方案，以及用于该显示器的稳定电流源/吸收器
机译： 发光显示器的高效编程和快速校准方案，以及用于该显示器的稳定电流源/吸收器
