闪速存储器发展系统

摘要

一种闪速存储器发展系统，包括传输路径切换器以及闪速存储器模拟器。传输路径切换器串接在存储器控制器以及闪速存储器的信号传输路径间并接收侦错启动信号。闪速存储器模拟器藉由信号传输路径接收来自存储器控制器的至少一控制命令。闪速存储器模拟器并解译控制命令且响应控制命令以产生至少一模拟响应数据。闪速存储器模拟器还通过信号传输路径传送模拟响应数据至存储器控制器。本发明不需要通过昂贵的仪器或复杂的方法，提升产品的成本竞争力。

说明书

技术领域

本发明涉及一种闪速存储器发展系统。

背景技术

闪速存储器(flash memory)是一种可编程(programmable)的只读存 储器(read only memory，ROM)，其允许被多次的抹除并更新所储存的 数据。

在针对闪速存储器以及其存储器控制器进行侦错时，常利用所谓的 发展系统(development system)来完成。在已知的技术领域中，这种涉 及闪速存储器模块的发展系统可以用逻辑分析仪(Logical Analyzer， LA)或通用异步收发传输器(Universal Asynchronous  Receiver/Transmitter，UART)来建构。上述利用逻辑分析仪的已知作 法，虽可以提供较为详细的侦错数据，但在价格上相当的昂贵。此外， 逻辑分析仪也无法提供长时间的侦错记录，并不是一种好的选择。而在 使用通用异步收发传输器的技术中，其所产生的侦错记录并无法与错误 的发生时间产生关联。另外，通用异步收发传输器也无法提供大数量的 侦错记录的记录功能。

当然，除了上述所提的两种方式外，已知技术也提出多种不同的替 代方案，来进行闪速存储器模块的侦错及监控操作。然而，在兼顾成本 以及功效上，并无令人满意的解答。因此，有效的闪速存储器模块的发 展系统的建立，也为本领域的设计者所重视的一个课题。

发明内容

本发明提供一种闪速存储器发展系统，有效执行闪速存储器及其所 属的存储器控制器的除错及监控功能。

本发明提出一种闪速存储器发展系统，包括传输路径切换器以及闪 速存储器模拟器。传输路径切换器串接在存储器控制器以及闪速存储器 的信号传输路径间并接收侦错启动信号。闪速存储器模拟器耦接传输路 径切换器，藉由信号传输路径接收来自存储器控制器的至少一控制命 令。闪速存储器模拟器并解译控制命令且响应控制命令以产生至少一模 拟响应数据。闪速存储器模拟器还通过信号传输路径传送模拟响应数据 至存储器控制器。

在本发明的一实施例中，上述的传输路径切换器藉由信号传输路径 将存储器控制器传送的控制命令传送至闪速存储器模拟器及闪速存储 器，并依据侦错启动信号将模拟响应数据及闪速存储器产生的实际响应 数据的其中的一藉由信号传输路径传送至存储器控制器。

在本发明的一实施例中，上述的闪速存储器模拟器还耦接至主机 端，用以传送存储器控制器的至少一状态信息至主机端。

在本发明的一实施例中，上述的状态信息包括存储器控制器针对闪 速存储器进行存取的交通流量。

在本发明的一实施例中，上述的主机端还通过闪速存储器模拟器以 及信号传输路径来依据非闪速存储器控制命令来与存储器控制器相互 传送至少一数据信号。

在本发明的一实施例中，上述的主机端还设定侦错测试模式，并依 据状态信息与侦错测试模式来使闪速存储器模拟器产生侦错测试数据 以作为模拟响应数据并传送至存储器控制器。

在本发明的一实施例中，上述的存储器控制器依据固定周期来检查 闪速存储器模拟器是否传送闪速存储器存取需求，存储器控制器并依据 闪速存储器存取需求来存取闪速存储器。

在本发明的一实施例中，上述的闪速存储器存取需求由主机端发送 至闪速存储器模拟器。

在本发明的一实施例中，上述的主机端还用以储存状态数据以获得 备份状态数据。

在本发明的一实施例中，上述的主机端还传送备份状态数据至存储 器控制器以作为存储器控制器的工作状态的恢复依据。

基于上述，本发明藉由传输路径切换器中所提供的信号传输路径， 来完成存储器控制器、闪速存储器以及闪速存储器模拟器间的多种信号 的传输操作。并藉以达成通过闪速存储器模拟器来对闪速存储器及其所 属的存储器控制器进行监控及除错的操作。不需要通过昂贵的仪器或复 杂的方法，提升产品的成本竞争力。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并 配合附图作详细说明如下。

附图说明

图1显示本发明实施例的闪速存储器模块的发展系统100的示意 图。

图2显示本发明实施例的传输路径切换器110的一实施方式示意 图。

主要元件符号说明：

100：发展系统

110：传输路径切换器

120：闪速存储器模拟器

10：存储器控制器

30：主机端

50：闪速存储器

111：路径切换模块

CTRLS：控制命令

DEBEN：侦错启动信号

SW1、SW2：开关

A1、A2：端点

具体实施方式

首先请参照图1，图1显示本发明实施例的闪速存储器模块的发展 系统100的示意图。其中，发展系统100包括传输路径切换器110以及 闪速存储器模拟器120。传输路径切换器110串接在闪速存储器模块的 存储器控制器10以及闪速存储器50的信号传输路径间。闪速存储器模 拟器120耦接传输路径切换器110，藉由信号传输路径接收来自存储器 控制器的至少一个控制命令CTRLS，并解译所接收的控制命令CTRLS以 响应控制命令CTRLS以产生至少一个模拟响应数据。闪速存储器模拟器 120还通过信号传输路径传送模拟响应数据至存储器控制器。

上述的信号传输路径包括将存储器控制器110传送的控制命令 CTRLS同时传送至闪速存储器模拟器120及闪速存储器50。另外，信号 传输路径还包括将闪速存储器模拟器120对应控制命令CTRLS所产生的 模拟响应数据及闪速存储器50产生的实际响应数据的其中之一传送至 存储器控制器110。在此，传输路径切换器110接收侦错启动信号DEBEN 并依据侦错启动信号DEBEN来选择传送闪速存储器模拟器120所产生的 模拟响应数据或闪速存储器50产生的实际响应数据来回传至存储器控 制器110。具体一点来说明，当侦错启动信号DEBEN指示侦错动作被启 动时，传输路径切换器110选择传送闪速存储器模拟器120所产生的模 拟响应数据回传至存储器控制器110。相反的，若当侦错启动信号DEBEN 指示侦错动作被关闭时，传输路径切换器110选择传送闪速存储器50 产生的实际响应数据来回传至存储器控制器110。

闪速存储器模拟器120则是设计成包括闪速存储器50的所有功能。 简单来说，就是当存储器控制器10对闪速存储器50写入数据时，这些 数据同时会被写入至闪速存储器模拟器120。相同的，当存储器控制器 10发送对闪速存储器的读取命令被传送至闪速存储器模拟器120时，闪 速存储器模拟器120回传送出其所储存的数据至存储器控制器10。

请注意，侦错启动信号DEBEN可以由闪速存储器模拟器120所产生。 另外，闪速存储器模拟器120还提供一个传输接口，来与外界的主机端 30进行连接以及数据传输的操作。也就是说，闪速存储器模拟器120可 以通过其与主机端30的连接接口来将闪速存储器模块内的一个或多个 的状态信息传送至主机端30。另外，闪速存储器模拟器120也可以通过 这个连接接口来接收主机端30所提供的命令，来进行对闪速存储器模 块进行侦错的相关操作。在本实施例中，侦错启动信号DEBEN也可以是 通过主机端30来下达侦错启动的命令，并使闪速存储器模拟器120来 产生指示侦错操作被启动的侦错启动信号DEBEN。

附带一提的，主机端30可以是个人电脑或其他相同类型具有数据 处理能力的电子装置。

在本实施例中，闪速存储器模拟器120，可以藉由其通过传输路径 切换器110所提供信号传输路径来接收的一个或多个的控制命令CTRLS， 来解析出闪速存储器控制器10对闪速存储器50进行存取的交通流量， 并将这个交通流量周期性或非周期性的传送至主机端30。主机端30则 可以依据所接收的一个或多个的交通流量，来监控闪速存储器控制器10 与闪速存储器50的存取状态。

另外，主机端30还可以通过闪速存储器模拟器120以及信号传输 路径110来依据非闪速存储器控制命令来与存储器控制器10相互传送 一个或多个的数据信号。其中，上述的非闪速存储器控制命令并不会被 存储器控制器10所误译而对闪速存储器50进行错误的存取。因此，利 用非闪速存储器控制命令可以有效使主机端30与存储器控制器10进行 双向沟通，而不会产生对既有的闪速存储器模块产生干扰。此外，非闪 速存储器控制命令可以由设计者自行定义，并使主机端30以及存储器 控制器10双方皆可以识别即可。

在另一方面，主机端30还可以由使用者来设定一个侦错测试模式。 当闪速存储器模拟器120所传送的状态信息与所设定的侦错测试模式相 符合时，则使闪速存储器模拟器120产生侦错测试数据以作为模拟响应 数据并传送至存储器控制器10。具体一点来说明，例如主机端30设定 当存储器控制器10发送针对地址0x0020读出数据为侦错测试模式。当 闪速存储器模拟器120接收到的存储器控制器10所传送的控制命令 CTRLS恰为针对地址0x0020读出数据时，闪速存储器模拟器120变更原 来应传送出的储存在地址0x0020的数据(例如是0xAA)为侦错测试数据 0x55来作为模拟响应数据并传送至存储器控制器10。并藉此来观察存 储器控制器10接收到这个与预期不同的模拟响应数据所进行的反应， 以观测存储器控制器10。

存储器控制器10还可以依据一个固定周期来检查闪速存储器模拟 器120是否有传送闪速存储器存取需求。当存储器控制器10侦测到闪 速存储器模拟器120有发送闪速存储器存取需求时，存储器控制器10 则进行对闪速存储器50进行存取。在本实施例中，闪速存储器存取需 求可以由主机端30产生，并通过闪速存储器模拟器120来发送。而存 储器控制器10所针对闪速存储器50所进行的存取结果，则可以藉由传 输路径切换器110及闪速存储器模拟器120来传回主机端30。也就是说， 在本实施例中，主机端30可以存取闪速存储器50。

主机端30还可以将由闪速存储器模拟器120所获得的状态数据进 行储存以获得备份状态数据。主机端30还可以传送所预先储存的备份 状态数据至存储器控制器10以作为存储器控制器10的工作状态的恢复 依据。

以下请参照图2，图2显示本发明实施例的传输路径切换器110的 一实施方式示意图。传输路径切换器110包括路径切换模块111。路径 切换模块111由开关SW1及SW2来建构。其中，开关SW1及SW2皆受控 于侦错启动信号DEBEN，且开关SW1及SW2的导通或断开的状态是相反 的。简单来说，传输路径切换器110会将所接收来自于存储器控制器10 的控制命令CTRS同时通过端点A1以及A2分别传送至闪速存储器模拟 器120以及闪速存储器50。在另一方面，由闪速存储器模拟器120以及 闪速存储器50传至传输路径切换器110的数据(模拟响应数据以及实际 响应数据)则会依据路径切换模块111中的开关SW1及SW2的导通或断 开状态，来传送模拟响应数据以及实际响应数据的其中之一至存储器控 制器10。

综上所述，本发明利用闪速存储器模拟器来解译存储器控制器所产 生的控制命令，并依据控制命令以产生模拟响应数据以进行监控及侦错 的功能。另外，本发明还藉由传输路径切换器来选择侦错动作启动或关 闭时的信号传输路径，并藉以使闪速存储器模拟器在侦错动作启动时， 可以有效与闪速存储器以及存储器控制器进行互动，而在侦错动作关闭 时，可以恢复闪速存储器以及存储器控制器的正常操作。如此一来，在 不需要高成本的电子装置的辅助下，可以达到闪速存储器的侦错及监控 功能。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何 所属技术领域中的技术人员，当可作些许更动与润饰，而不脱离本发明 的精神和范围。