用于在时序控制器与源极驱动器之间传送数据具有位误码率测试功能的方法及装置

摘要

本发明揭露了一种用于在时序控制器与源极驱动器之间传送数据的方法及装置，尤其揭露了一种在时序控制器与源极驱动器之间的数据传送方法及装置，其具有位误码率测试(BERT)功能，用于当在时序控制器与源极驱动器之间传送和接收数据时，实时感测误码率。

说明书

技术领域

本发明涉及一种用于在时序控制器与源极驱动器之间传送数据的方法及装置，尤其涉及一种在时序控制器与源极驱动器之间具有位误码率测试(BERT)功能的数据传送方法及装置，该位误码率测试功能用于当在时序控制器与源极驱动器之间传送/接收数据时，实时感测误码率。 

背景技术

由于与传统的阴极射线管(CRTs)相比，平板显示装置更加薄且轻，因此平板显示装置用于各个领域。具体来说，显示装置，如液晶显示装置(LCD)，等离子显示面板(PDP)以及有机发光二极管(OLED)正迅速地在市场上蔓延，用于替代传统的CRTs。 

平板显示装置接收来自外部主机系统的数据信号，并将该数据信号施加于显示面板，从而显示图像。在这种情况下，平板显示装置包括一时序控制器与一源极驱动器。 

也就是说，从外部主机系统施加的数据信号被输入至时序控制器，时序控制器重新处理且将输入的数据信号传送至源极驱动器。源极驱动器使用从时序控制器接收的数据信号将图像数据电压施加给显示面板。 

近年来，由于平板显示装置的尺寸增加且必需提供图像的高质量，高分辨率已经显示出更高的趋势。因此，对时序控制器与源极驱动器之间的数据传送而言，需要高于现有技术的信号质量及传送速率，以及低的EMI水平，以保持显示系统的可靠性。 

使用小幅度摆动差分信号(RSDS)和微型低压差分信号(LVDS)的显示装置为传统的数据传送标准，在多点总线方案中信号线结构被使用。该RSDS方案导致结构性阻抗不匹配问题，从而当传送速率增加时， 信号质量迅速下降，同时EMI水平变高。 

为了补偿这种问题，提出点对点差分信号(PPDS)技术。该技术通过具有点对点结构的信号线传送数据信号，其中几乎没有任何信号不匹配，从而使其能够保持高信号质量，甚至在高传送速率的情况下。然而，当增加源极驱动器的数量时，数据信号线和时钟信号线的数量以相同的速率增加，从而使整个信号线的连接复杂化，且造成成本增加。 

图1为说明时序控制器与源极驱动器之间的数据传送的传统协议的示例图。 

如图1所示，用于时序控制器与源极驱动器之间的数据传送的传统协议包括：步骤1(P-I)，步骤2(P-II)以及步骤3(P-III)，其中该步骤1至步骤3作为一个周期。步骤1对应一时钟训练步骤，其中用于传送同步时序控制器与源极驱动器之间的时钟的时钟信号CT。在步骤2中，用于传送源极驱动器的操作设置和组态暂存的控制信号。在步骤3中，用于传送施加图像数据给显示面板的数据信号(RGB信号)。 

图2为说明步骤2中时序控制器与源极驱动器之间的数据传送的传统协议的示例的详细传送封包的示意图。 

参考图2，步骤2是传送源极驱动器的设置信息信号的步骤，其中包括：控制起始封包“CTR_START packet”，控制封包“CTR1 packet”和“CTR2 packet”，以及数据起始封包“DATA_START packet”。控制起始封包表示下一封包为一控制封包，控制封包具有各种用于源极驱动器的组态设置的控制信号，而数据起始封包表示下一封包为一数据封包。在步骤2中，可包括用于数据同步等的前序封包“PREAMBLE packet”。 

下面所示的表1和表2分别表示分配给控制起始封包与数据起始封包的位的定义。 

表1 

  位#   名称   设定值   0，1   CK   HH   2-7   CTR_START BIT   HLHLHL   8-25   Dummy   -   26，27   DMY   LL

[0015] 表2 

  位#   名称   设定值   0，1   CK   HH   2-7   DATA_START BIT   LHLHLH   8-25   Dummy   -   26，27   DMY   LL

参考表1和表2，控制起始封包包括：用于表示下一封包为一控制封包的控制起始位(CTR_START；第2位至第7位)，以及保留位(Dummy；第8位至第25位)；以及数据起始封包也包括：用于表示下一封包为一数据封包的数据起始位(DATA_START；第2位至第7位)，以及保留位(Dummy；第8位至第25位)。此外，每一个控制起始封包与数据起始封包包括：嵌入具有与数据信号相同尺寸的时钟信号“CK”和“DMY”。 

如上所述，用于在时序控制器与源极驱动器之间的数据传送的传统协议不包括位误码率测试(以下简称为“BERT”)功能，因此在时序控制器与源极驱动器之间的传送路径中存在实时感测位误码率的困难。 

发明内容

因此，本发明旨在解决存在于现有技术中的问题，且本发明的一个目的为提供一种用于在时序控制器与源极驱动器之间传送数据的方法及装置，其中该方法及装置又包括在时序控制器与源极驱动器之间的传送路径中感测位误码率的位误码率测试功能。 

为了实现上述目的，根据本发明的一方面，提供一种用于在时序控制器与源极驱动器之间传送数据的方法，该方法具有位误码率测试功能，该方法包括以下步骤：(a)在正常模式中传送，其中包括：同步时序控制器与源极驱动器之间的时钟的一时钟训练步骤；顺序传送用于源极驱动器的组态设置的一控制起始封包CTR_START、控制封包CTR1和CTR2、以及一数据起始封包DATA_START的步骤；以及传送一数据封包RGB DATA的步骤，其中该三个步骤作为一个周期；(b)在位误码率测试(BERT)就绪模式中传送，其中，在正常模式中控制起始封包与数据起始封包的逻辑状态是由第一和第二BERT封包变化及传送；(c)在BERT操作模式中传送，其中， 控制封包在BERT就绪模式中被第一BERT封包忽略，且通过第二BERT封包传送替代数据封包的伪随机二进制序列(PRBS)图案；以及(d)比较源极驱动器中的伪随机二进制序列图案与位流集，并感测位误码率。 

这里，该方法进一步包括在显示面板上显示位误码率的步骤。 

优选地，在步骤(b)连续地重复一次或多次之后，执行在BERT操作模式中传送的步骤(c)。 

此外，根据本发明的另一方面，提供一种用于在时序控制器与源极驱动器之间传送数据的装置，该装置具有位误码率测试功能，该装置包括：时序控制器，该时序控制器包含：用于处理并输出自外部输入的数据信号的数据处理单元、用于输出第一位流的第一线性反馈位移寄存器(LFSR)、第一XOR闸极，通过在第一位流与所有位的值均为1的位流之间进行XOR操作输出伪随机二进制序列(PRBS)图案、以及一多路复用器(MUX)，用于选择并输出伪随机二进制序列图案与数据信号的其中之一至数据信号传输线；以及源极驱动器，该源极驱动器包括：用于输出第二位流的第二线性反馈位移寄存器、以及用于输出在第二位流与伪随机二进制序列图案之间的XOR操作的结果的第二XOR闸极。 

这里，该装置进一步包括错误计数器，用于当将自时序控制器传送的伪随机二进制序列图案与源极驱动器中的位流集进行比较时，执行计数操作，从而感测位误码。 

优选地，第一线性反馈位移寄存器和第二线性反馈位移寄存器输出位流，其中的每一个均由24位构成。 

附图说明

在结合所附图式阅读下面的详细描述之后，本发明的上述目的，其它特点及优点将变得更加明显。图式中： 

图1为说明用于在时序控制器与源极驱动器之间数据传送的协议的示例图； 

图2为说明步骤2中时序控制器与源极驱动器之间数据传送的协议的示例的详细传送封包的示意图； 

图3为说明根据本发明的实施例中在时序控制器与源极驱动器之间 具有BERT功能的数据传送方法的示意图； 

图4和图5为说明根据本发明的实施例中在时序控制器与源极驱动器之间具有BERT功能的数据传送方法中的BERT操作模式的开始的示意图； 

图6和图7为说明根据本发明的实施例中在时序控制器与源极驱动器之间具有BERT功能的数据传送方法中的BERT操作模式的终止的示意图； 

图8为说明根据本发明的实施例中一种用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置的示意图； 

图9为说明根据本发明的实施例中在用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置中时序控制器的详细组态图；以及 

图10为说明根据本发明的实施例中在用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置中源极驱动器的详细组态图。 

具体实施方式

现在参考本发明的首选实施例，并参考所附图式作出详细说明。无论如何，相似的附图标记在这里用于代表相同或相似的组成部分。 

图3为说明根据本发明的实施例中在时序控制器与源极驱动器之间具有位误码率测试(BERT)功能的数据传送方法的示意图。 

参考图3，根据本发明的实施例中在时序控制器与源极驱动器之间具有BERT功能的数据传送方法包括：步骤S110，在正常模式中传送；步骤S120，在BERT就绪模式中传送；步骤S130，在BERT操作模式中传送；以及步骤S140，感测位误码率。 

这里，数据传送方法可进一步包括在显示面板上显示位误码率的步骤。 

用于在正常模式中传送的步骤S110包括：一时钟训练步骤，同步时序控制器与源极驱动器之间的时钟；顺序传送用于源极驱动器的组态设置的一控制起始封包“CTR_START packet”，控制封包“CTR1 packet”和“CTR2 packet”，以及一数据起始封包“DATA_START packet”的步 骤；以及传送一数据封包“RGB DATA packet”的步骤，作为一个周期。 

基于用于在时序控制器与源极驱动器之间的数据传送的现有协议进行在正常模式中传送的步骤Sll0。然而，该过程仅为本发明的一典型实施例，在不脱离本发明的技术方面的范围下，熟悉本领域的技术人员可在结构和细节上做各种变换。 

在BERT就绪模式中传送的步骤S120中，在正常模式中控制起始封包与数据起始封包的逻辑状态是由第一和第二BERT封包变化及传送。 

在BERT操作模式中传送的步骤S130中，被在BERT就绪模式中传送的第一BERT封包忽略的控制封包“CTR1 packet”和“CTR2 packet”以及替代数据封包(即，RGB DATA packet)的伪随机二进制序列(PRBS)图案被第二BERT封包传送。 

这里，当在BERT就绪模式中传送的步骤S120已连续地重复一次或多次时，开始在BERT操作模式中传送的步骤S130。优选地，为保证可靠性，当在BERT就绪模式中传送的步骤S120已连续地重复至少三次时，开始在BERT操作模式中传送的步骤S130。 

下面的表3和表4分别定义根据本发明的实施例中第一和第二BERT封包的位组态。 

表3 

表4 

参考表3，第一BERT封包将现有的控制起始封包中控制起始位(第2位至第7位)的逻辑状态“HLHLHL”变为“LLLLLL”，且使用部分保留位(第8位至第25位)作为用于控制BERT操作模式的位。尽管本发明的实施例描述了这种情况，即第一BERT封包将现有的控制起始封包中控制起始位(第2位至第7位)的逻辑状态“HLHLHL”变为“LLLLLL”，但本发明不限于此。控制起始位的逻辑状态可变为能够与现有的控制起始封包的控制起始位的逻辑状态区分开的另一逻辑状态。 

用于控制BERT操作模式的位包括，例如，重置位“DSRST BIT”，用于使由时序控制器传送的PRBS图案与源极驱动器的位流相一致；以及使能位“DSEN BIT”，用于确定PRBS图案的传送。 

也就是说，当重置位具有第一逻辑状态时，源极驱动器中的伪随机二进制序列图案和位流集彼此相一致。当使能位具有第二逻辑状态时，伪随机二进制序列图案在下一周期中被传送至源极驱动器。然而，当使能位具有第三逻辑状态时，在下一周期中保持伪随机二进制序列图案的传送。优选地，第二逻辑状态与第三逻辑状态必须能够彼此相互区分。 

例如，重置位“DSRST BIT”可组态为三位，其中，当其逻辑状态是“HHH”时，在源极驱动器中由时序控制器和位流集传送的PRBS图案可彼此相一致。 

同时，使能位“DSEN BIT”可组态为三位，其中，当使能位具有逻辑状态“HHH”时，PRBS图案在下一周期中被传送，当使能位具有逻辑状态“LLL”时，在下一周期中保持PRBS图案的传送。 

参考表4，第二BERT封包将现有的数据起始封包“DATA_START封包”中数据起始位(第2位至第7位)的逻辑状态“LHLHLH”变为“LLLHHH”，且使用部分保留位(第8位至第25位)作为位“POL”， “RXC”，“EQ1”，“EQ2”以及“CLR/HLDb”，用于设置源极驱动器的组态，以替代被第一BERT封包忽略的控制封包。 

尽管本发明的实施例描述了这种情况，即第二BERT封包将现有的数据起始封包“DATA_START packet”中数据起始位(第2位至第7位)的逻辑状态“LHLHLH”变为“LLLHHH”，本发明不限于此。数据起始位的逻辑状态可变为能够与现有的数据起始封包中的数据起始位的逻辑状态区分开的另一逻辑状态。 

在感测位误码率的步骤S140中，由时序控制器传送的PRBS图案可与源极驱动器中的位流集相比，以感测传送路径的误码率。 

根据本发明的实施例，在源极驱动器中，在传送的PRBS图案与位流集之间设置一预定的规则，然后检查在传送的PRBS图案与位流之间是否保持上述预定的规则。 

再者，在显示面板上显示位误码率的步骤可通过在显示面板上显示的位误码率实时识别位误码率。 

图4和图5为说明根据本发明的实施例中在时序控制器与源极驱动器之间具有BERT功能的数据传送方法中BERT操作模式的开始的示意图。 

参考图4和图5，根据本发明的实施例中开始BERT操作模式是为了改变且传送控制起始封包和数据起始封包的逻辑状态，控制起始封包和数据起始封包的逻辑状态在步骤II中通过正常模式中的第一和第二BERT封包被传送，其中包括：进行时钟训练的步骤I(P-I)；传送控制起始封包“CTR_START packet”，控制封包“CTR1 packet”和“CTR2 packet”，以及数据起始封包“DATA_START packet”的步骤II(P-II)；以及传送数据封包的步骤III(P-III)，上述三个步骤作为一个周期。 

优选地，控制起始封包的控制起始位与数据起始封包的数据起始位的逻辑状态是变化的。例如，控制起始位的逻辑状态可变化为“LLLLLL”，数据起始位的逻辑状态可变化为“LLLHHH”。 

此外，控制起始封包的部分保留位(即，第8位至第25位)被用作为重置位“DSRET BIT”，其中由时序控制器传送的伪随机二进制序列图案与源极驱动器中的位流集相一致；控制起始封包的部分保留位(即， 第8位至第25位)被用作为使能位“DSEN BIT”，用于确定伪随机二进制序列图案的传送。 

相似地，数据起始封包的部分保留位(即，第8位至第25位)被用作为位“POL”，“RXC”，“EQ1”，“EQ2”以及“CLR/HLDb”，用于设置源极驱动器的组态，以替代被第一BERT封包忽略的控制封包。 

根据本发明的实施例，当第一和第二BERT封包连续地重复至少三次时，一模式被转换为BERT操作模式，进行传送。在BERT操作模式中，步骤II(P-II)的控制封包被第一BERT封包忽略，且通过第二BERT封包传送替代步骤III(P-III)的数据封包的PRBS图案。 

同时，在BERT操作模式中，可进一步包括通过将源极驱动器中的位流集与由时序控制器传送的PRBS图案比较来感测位误码率的步骤，以及在显示面板上显示感测的位误码率的步骤。 

图6和图7为说明根据本发明的实施例中在时序控制器与源极驱动器之间具有BERT功能的数据传送方法中BERT操作模式的终止的示意图。 

参考图6和图7，根据本发明的实施例中BERT操作模式的终止是为了将第一和第二BERT封包的逻辑状态返回至在BERT操作模式中正常模式的逻辑状态，其中包括：进行时钟训练的步骤I(P-I)；传送第一和第二BERT封包的步骤II(P-II)；以及传送PRBS图案的步骤III(P-III)，上述三个步骤作为一个周期。因此，自下一周期，控制封包再次被控制起始封包识别，通过数据起始封包传送替代PRBS图案的像素数据(RGB data)。 

优选地，第一BERT封包的第一BERT位和第二BERT封包的第二BERT位的逻辑状态是变化的。例如，第一BERT位的逻辑状态可变化为“HLHLHL”，第二BERT位的逻辑状态可变化为“LHLHLH”。 

图8为说明根据本发明的实施例中用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置的示意图。 

参考图8，根据本发明的实施例中用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置100包括：时序控制器110、源极驱动器120、以及数据信号传输线130。 

根据本发明的实施例中用于在时序控制器与源极驱动器之间传送数据的装置100又具有BERT功能，用于感测信号传输线的误码率。 

为此，根据本发明的实施例中的时序控制器110不仅可以接收并传送自外部输入的数据信号、时钟信号等，而且可以传送PRBS图案，用于确定在数据信号传输线上是否存在误码。 

再者，源极驱动器接收PRBS图案和数据信号，并将PRBS图案与位流集进行比较，以感测误码率。此外，感测的误码率可实时显示在显示面板上。最好使数据信号传输线130以点对点的方案相连，但本发明不限于此。 

图9为说明根据本发明的实施例中用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置中时序控制器的详细组态图。 

参考图9，根据本发明的实施例中的时序控制器110包括：数据处理单元111、第一线性反馈位移寄存器(以下简称为“LFSR”)112、第一XOR闸极113、以及多路复用器(MUX)114。 

数据处理单元111处理并输出自外部输入的数据信号，通过在第一位流与所有位的值均为1的位流之间进行XOR操作使第一LFSR 112输出第一位流，第一XOR闸极113输出PRBS图案。最后，多路复用器(MUX)114选择并输出PRBS图案与数据信号的其中之一至数据信号传输线。 

这里，LFSR是一种位移寄存器，具有其中输入至寄存器的值通过之前的状态值的线性功能来计算的结构。在提出本申请之前，在LFSR上的技术被广泛地熟知且应用在数字通信和信号处理领域，因此对其操作详细描述。 

根据本发明的实施例，当液晶显示装置以8位彩色模式操作时，LFSR输出由24位构成的位流(24’hFFFFFF)，其中典型的多项式用方程式1表示如下： 

X²⁴+X⁹+X⁵+X²+1..................(1) 

此外，根据本发明的实施例，LFSR响应数据信号之间具有相同尺寸的嵌入式时钟信号“EPI Word CLK”，其中，当接收使能信号“DSEN”时，LFSR输出第一位流，当接收重置信号“DSRST”时，输出所有位的 值均为1的位流。LFSR仅为本发明的典型实施例，在不脱离本发明的范围下，熟悉本领域的技术人员可以对其进行各种修改及变换。 

图10为说明根据本发明的实施例中用于在时序控制器与源极驱动器之间传送数据具有BERT功能的装置中源极驱动器的详细组态图。 

参考图10，根据本发明的实施例中的源极驱动器120包括：第二LFSR 121和第二XOR闸极122。这里，源极驱动器120可进一步包括错误计数器123，用于将自时序控制器110传送的PRBS图案与源极驱动器120中的位流集进行比较，且当感测位误码时，执行计数操作。此外，本发明可以这种方式实现，即在显示面板上显示错误计数器的输出，以实时识别数据信号传输线的误码率。 

根据本发明的实施例，第二LFSR 121输出第二位流，第二XOR闸极122输出在第二位流与自时序控制器110传送的PRBS图案之间的XOR操作的结果。优选地，第二LFSR 121输出与第一LFSR 112相同的位流，第二LFSR 121的典型的方程式也与第一LFSR 112的相同。 

此外，错误计数器123在传送的PRBS图案与第二位流之间设置一预定的规则，然后当在传送的伪随机二进制序列图案与第二位流之间不保持该预定的规则时，执行计数操作。 

这里，PRBS图案可通过第一LFSR 112为第一位，但是根据本发明实施例中的PRBS图案通过具有位流的XOR操作生成，其中，通过第一XOR闸极113可使该位流的24位的值均为1。因此，第二LFSR 121的第二位流具有一其所有位均与PRBS图案的位相反的形式。因此，当在数据信号传输线130中没有位误码时，第二XOR闸极122输出所有位的值均为1的位流。这仅是本发明的典型实施例，在不脱离本发明的技术方面的范围下，熟悉本领域的技术人员可在结构和细节上做各种变化。 

由于上面的描述是显而易见的，本发明提供一种方法和装置，其可通过将源极驱动器中的位流集与自时序控制器110传送的伪随机二进制序列(PRBS)图案进行比较几秒的方法实时感测位误码率。 

再者，根据本发明，可通过使用时序控制器与源极驱动器之间无任何变化的现有传送协议与数据格式来实时感测，显示并识别位误码率。 

尽管本发明的首选实施例已作为说明性目的被描述，在不脱离本发 明及所附权利要求的范围和精神下，熟悉本领域的技术人员可做各种修改，添加和替换。