具有改进的转换速率的运算放大器

摘要

提供了一种转换速率改进运算放大器电路，以利用功率耗散和其他运算放大器参数的最小牺牲来改进运算放大器的转换速率。为改进运算放大器的转换速率，在检测到转换运算时激活附加电流源。可以使用两个比较器电路来实现转换运算的检测和基于检测对电流源的激活，两个比较器电路一个用于正转换运算，一个用于负转换运算。实现该转换速率改进构思的亚45nm FinFET实施方式，并与转换速率优化的单独两级运算放大器相比较。仿真显示出通过比较器电路的实施方式，显著改进了转换速率(5590V/μS相比于273V/μS)，同时功率耗散的增加最少(78μW相比于46μW)。

说明书

相关申请的交叉参考

本申请要求于2010年3月2日提交的印度专利申请序列号542/MUM/2010的优先权，其全部内容作为参考合并在此。本申请还要求2010年4月21日提交的申请序列号12/764,294的对应美国专利申请的优先权，其全部内容作为参考合并在此。

背景技术

普通的两级运算放大器包括输入级和第二级。输入级通常是具有跨导特性的差分放大器，从差分电压输入产生输出电流。跨导典型地非常高，因此相当小的输入电压可能足以导致输入级饱和，从而产生恒定电流输出。

第二级接收来自输入级的电流输出，在第二级实现频率补偿。该级的低通特性近似于积分器，因此如果电流输入恒定，则该电流输入可以产生线性增大的输出。至第二级的输入电流连同放大器的补偿电容和增益带宽一起都影响两级运算放大器的转换速率。

放大器的转换速率表示电路中任何点处信号改变的最大速率。换言之，如果输入信号的频率超过放大器的转换速率限制，则转换速率的限制会造成非线性效应，这会导致放大器输出严重失真。因而，输入信号的频率通常受到电路设计期间放大器的能力的限制。

发明内容

在一示例中，提出了一种具有改进的转换速率的运算放大器电路。该运算放大器电路包括：运算放大器，接收第一电压输入和第二电压输入。运算放大器电路还包括：电流增强器电路，包括第一电流源、第二电流源、第三电流源和第四电流源。运算放大器电路还包括：第一比较器，具有非反相输入、反相输入和输出，非反相输入耦接至第一电压输入，反相输入耦接至第二电压输入；以及第二比较器，具有非反相输入、反相输入和输出，非反相输入耦接至第二电压输入，反相输入耦接至第一电压输入。第一和第二比较器的输出控制第一、第二、第三和第四电流源提供附加电流，改进运算放大器电路的转换速率。

在另一示例中，用具有不同尺寸的晶体管来实现电路的第一比较器和第二比较器。不同尺寸可以是不同沟道长度。此外，第一比较器检测正转换运算的开始，并且第二比较器检测负转换运算的开始，使得在第一比较器检测到正转换运算的开始时激活第一和第三电流源，并在第二比较器检测到负转换运算的开始时激活第二和第四电流源。此外，当第一电压输入与第二电压输入之差是大于阈值电压的正值时，检测到正转换运算的开始，当第一电压输入与第二电压输入之差是绝对值大于阈值电压的负值时，检测到负转换运算的开始。运算放大器的比较器还可以使用FinFET器件来实现。

在一示例中，还提供了一种改进运算放大器的转换速率的方法。该方法包括：检测转换运算的开始；在转换运算期间激活附加电流源，以改进转换速率；当未检测到转换运算时，对附加电流源解除激活，从而最小化来自附加电流流动的附加功率耗散。此外，检测转换运算的开始可以进一步包括：将运算放大器的输入处第一电压和第二电压之差与一个或多个比较器的开关阈值电压相比较。在一个示例中，依据检测到的转换运算为正还是为负，激活运算放大器的附加电流源。如果输入电压之差为正并且大于一个或多个比较器的开关阈值电压，则转换运算可以为正，如果输入电压之差为负并且该差的绝对值大于一个或多个比较器的开关阈值电压，则转换运算可以为负。

在另一示例中，用于改进转换速率的所述一个或多个比较器的两个输入晶体管具有不同尺寸。不同尺寸可以包括不同沟道长度。此外，第一比较器和第二比较器可以使用FinFET器件来实现。

在另一示例中，提供了一种针对运算放大器的转换速率改进电路。转换速率改进电路包括：电流增强器电路，包括第一电流源、第二电流源、第三电流源和第四电流源；以及比较器电路，包括第一比较器和第二比较器，其中第一比较器具有非反相输入、反相输入和输出，非反相输入耦接至第一电压输入，并且反相输入耦接至第二电压输入，第二比较器具有非反相输入、反相输入和输出，非反相输入耦接至第二电压输入，并且反相输入耦接至第一电压输入；其中第一和第二比较器的输出控制第一、第二、第三和第四电流源提供附加电流，改进运算放大器电路的转换速率。第一电压输入和第二电压输入还可以是至运算放大器的电压输入。

以上发明内容仅仅是说明性的，而绝不是限制性的。除了上述示例性的各方案、各实施例和各特征之外，参照附图和以下详细说明，将清楚其他方案、其他实施例和其他特征。

附图说明

将通过以下描述和附图进一步说明实施例。

图1是具有改进的转换速率的运算放大器电路的示意电路图。

图2a是两级运算放大器的FinFET实现的示意电路图。

图2b是具有第一和第三电流源的第一比较器的FinFET实现的示意电路图。

图2c是具有第二和第四电流源的第二比较器的FinFET实现的示意电路图。

图3是两级运算放大器与本申请的具有改进转换速率的运算放大器电路实施例之间的转换速率比较图。

图4是第一两级运算放大器、第二两级运算放大器与本申请的具有改进转换速率的运算放大器电路实施例之间的瞬态响应比较图。

具体实施方式

在以下详细说明中，参考了作为详细说明的一部分的附图。在附图中，类似符号通常表示类似部件，除非上下文另行指明。具体实施方式部分、附图和权利要求书中记载的示例性实施例并不是限制性的。在不脱离在此所呈现主题的精神或范围的情况下，可以利用其他实施例，且可以进行其他改变。应当理解，在此一般性记载以及附图中图示的本公开的各方案可以按照在此明确和隐含公开的多种不同配置来设置、替换、组合、分割和设计。

本申请提供一种运算放大器，具有高转换速率，同时保持低功率开销和基本性能度量。在一实施例中，该电路的工作原理依赖于检测电路的转换运算的开始，并相应地激活附加电流源。因为只在电路的转换运算期间激活附加电流源，所以运算放大器电路的功率耗散和其他性能度量保持不变。

图1是具有改进转换速率的运算放大器电路100的实施例的示意电路图。运算放大器电路100包括两级运算放大器电路102、附加电流源104和比较器电路106。两级运算放大器电路102包括串联连接的第一放大器108和第二放大器110，其中第一放大器108接收电压输入V_in1和V_in2，第二放大器110输出电压V_out。与补偿器电容器114串联的电阻器112与第二放大器并联耦接。两级运算放大器电路102的输出端耦接至负载电容器128。

比较器电路106包括第一比较器124和第二比较器126，两个比较器都接收电压输入V_in1和V_in2，并且分别具有第一比较器输出C₁和第二比较器输出C₂。附加电流源104包括第一电流源116、第二电流源118、第三电流源120和第四电流源122。根据第一比较器输出C₁来控制第一电流源116和第三电流源120，而根据第二比较器输出C₂来控制第二电流源118和第四电流源122。第一电流源116和第二电流源118耦接至两级运算放大器电路102的输出，而第三电流源120和第四电流源122耦接至运算放大器102的第一放大器108的电源。

如图1所示，附加电流源104和比较器电路106是附加电路，可以用于改进两级运算放大器电路102的转换速率。附加电流源104在效果上是用于两级运算放大器电路102的电流增强模块，比较器电路106在效果上是用于检测转换的开始的检测电路。

如图1所示，第一比较器124和第二比较器126是非对称的。非对称比较器具有非对称输入差分级，这造成人为输入偏移电压，该人为输入偏移电压是比较器的差分开关阈值电压。可以使用尺寸不同的比较器输入晶体管或者尺寸不同的比较器输入级负载晶体管来实现这种非对称输入差分级。在本申请的实施例中，用沟道长度不同的输入晶体管来实现第一比较器124和第二比较器126。比较器124和126可以进一步设计成在电压输入V_in1和V_in2之差的绝对值小于阈值V_SW时，使控制逻辑电路的输出保持在适当逻辑电平(即，逻辑“高”或逻辑“低”，这依据四个附加电流源116、118、120和122的极性)。在本实施例的情况下，当未检测到转换开始时，第一比较器124和第二比较器126的输出在控制P-FinFET电流源时为V_DD，或者在控制N-FinFET电流源时为地。

如上所述，第一电流源116和第三电流源120由第一比较器124控制，第二电流源118和第四电流源122由第二比较器126控制。第一电流源116和第三电流源120的电流值可以近似相等，而第二电流源118和第四电流源122在值方面也可以近似相等。

在功能上，当V_in1比V_in2大某一边际值时，第一比较器124工作于正转换模式，而当V_in1比V_in2小某一边际值时，第二比较器126工作于负转换模式。在电压输入V_in1和V_in2之差超过例如V_SW之类的阈值电压的情况下，第一比较器的反相输出变低，并且第一电流源116和第三电流源120被激活。第一电流源116的激活提供了通过补偿电容器114的附加电流，第三电流源120的激活提供了对补偿电容器114的相对端子放电的路径。结果，第三电流源120辅助第一电流源116来改进电路的正转换速率。

类似地，当检测到负转换运算的开始时(电压输入V_in1和V_in2之差的绝对值超过阈值电压V_SW)，第二比较器的输出C₂变高。在这种情况下，激活第二电流源118和第四电流源122，并改进负转换速率。在两种情况下，阈值电压V_SW确定检测器电路的开关点，并且可以被设计成适应于不同的运算放大器应用。

在本申请的一个实施例中，使用45nm技术的FinFET器件来实现具有改进转换速率的运算放大器。在本实施例中使用的FinFET技术参数具有最小沟道长度(L)20nm，有效氧化物厚度(EOT)0.9nm，鳍宽度(WFIN)6nm以及鳍高度(HFIN)30nm。沟道掺杂是1×10¹⁵cm^-3，源极/漏极掺杂是1×10²⁰cm^-3，其中交叠距离(LOV)是2nm，进入沟道的高斯掺杂梯度是1nm/decade。

图2a是两级运算放大器的FinFET实现的示意电路图202；图2b是具有第一和第三电流源的第一比较器的FinFET实现的示意电路图204；图2c是具有第二和第四电流源的第二比较器的FinFET实现的示意电路图206。在图2a-2c所示的示例实施例中，括号中的数字指示各个FinFET器件的鳍的个数。还提供了电容器和电阻器的示例值。

如图2a所示，两级运算放大器参数是针对给定功率约束下最大转换速率而设计和优化的，并相应地用于仿真以说明由于实现图2b和2c所示比较器和电流增强器电路而带来的转换速率改进。

在图2的实施例中，使用沟道长度50nm的FinFET器件来设计运算放大器电路202。然而，为了获得所需的阈值(开关电压)V_SW，希望通过实施非对称输入器件来使用非对称比较器。如上所述，可以按照不同方式实现比较器电路204和206的非对称性，例如通过在两个相应输入晶体管的长度或指状物个数之间引入失配来实现非对称性。在图2所示示例实施例中，在输入级中使用具有不同沟道长度的FinFET器件，来实现所需的非对称性。

在图2b的第一比较器电路204中，图2b中比较器的输入晶体管M10和M11具有不同沟道长度。M10以及第一比较器电路204中其他FinFET器件的沟道长度是50nm，而输入晶体管M11的沟道长度是100nm。类似地，图2c中第二比较器电路206的晶体管M23和M24具有不同沟道长度。M23以及第二比较器电路206中其他FinFET器件的沟道长度是50nm，而输入晶体管M24的沟道长度是100nm。

如上所述，以在给定功率约束下优化图2a的运算放大器电路202的参数为开始，来说明针对运算放大器电路的转换速率改进。表1中示出了优化的参数以及转换速率值。转换速率值是针对上升和下降时间为100ps的输入信号而测量的。在下面的讨论中，该电路称为“两级Op-Amp 1”。

  期望值  获得的最佳值(两级Op-Amp 1)  增益  ≥80dB  79.65dB  相位余量  ≥65°  61°  单位增益频率  ≥500MHz  695MHz  功率耗散  ≤50μW  46μW  偏移电压  ≤50μV  83μV  转换速率上升  ≥500V/μS  273V/μS  转换速率下降  ≥500V/μS  271V/μS

表1

在已经优化了两级运算放大器电路202的参数之后，设计第一和第二比较器电路204和206。在本实施例中，将开关电压V_SW设定在55mV。与上述内容一致，比较器电路204和206的输入晶体管是非对称的。也可以调整比较器电路204和206的电流源电路中FinFET器件的鳍个数，以在转换运算期间提供最佳稳定时间。

一旦已优化了第一和第二比较器电路204和206的参数，执行仿真，以单独地将优化两级运算放大器电路202的转换速率与组合了转换速率改进电路的优化两级运算放大器电路202的转换速率相比较，其中转换速率改进电路包括比较器电路204和206、电流源116、118、120、122以及控制逻辑。在下面的讨论中，两级Op-Amp 1与转换速率改进电路的组合称为“SR改进Op-Amp”。表2示出了仿真结果。

  两级Op-Amp 1  SR改进Op-Amp  增益  79.65dB  79.65dB  相位余量  61°  61°  单位增益频率  695MHz  695MHz  功率耗散  46μW  78μW  偏移电压  83μV  83μV  转换速率上升  273V/μS  6171V/μS  转换速率下降  271V/μS  5590V/μS

表2

如表2所示，SR改进Op-Amp的转换速率从两级Op-Amp 1的转换速率271V/μS改进到5590V/μS，而功率耗散从46μW增加到78μW，其他参数保持不变。相比于转换速率的改进，功率耗散的增加是微不足道的。还应该注意，一些增加的功率耗散来自比较器电路204和206。

图3是两级Op-Amp 1与SR改进Op-Amp的转换速率比较图300。对于上升和下降时间在25ps到2ns范围内变化的输入信号，测量两级Op-Amp 1与SR改进Op-Amp的转换速率。如图所示，两级Op-Amp1的转换速率大体上与输入上升时间无关。另一方面，在低至100ps的范围上，SR改进Op-Amp的转换速率随输入信号上升时间的减少而显著增加。由此，本申请实施例中提供的组合有转换速率改进电路的运算放大器电路能够跟踪上升/下降时间短至100ps的输入信号。

为进一步说明通过比较器电路204和206获得的转换速率改进，在没有任何功率约束的情况下，针对最大转换速率优化了第二个两级运算放大器电路。该电路称为“两级Op-Amp 2”，该电路的转换速率为650V/μS，功率耗散为113μW。在这种情况下，两级Op-Amp 2的功率耗散比原先优化的功率耗散受约束的两级Op-Amp 1以及SR改进Op-Amp都要大。此外，两级Op-Amp 2的转换速率大约是本申请SR改进Op-Amp实施例的转换速率的十分之一。

图4是在给定上升时间为100ps的输入信号时，两级Op-Amp 1、两级Op-Amp 2和SR改进Op-Amp的瞬态响应比较图400。与两个两级运算放大器相比，SR改进Op-Amp显示出明显的高转换速率。

除了转换速率，还比较了电路的稳定时间。对输出达到并保持其最终值的2％所需的时间进行测量，作为稳定时间。表3示出了两级Op-Amp 1、两级Op-Amp 2和SR改进Op-Amp的上升沿和下降沿稳定时间的比较，每个电路都具有20fF的负载电容。在表3中，稳定时间的单位是皮秒(ps)。

  SR改进Op-Amp  两级Op-Amp 1  两级Op-Amp 2  t_s，r(ps)  310  1490  620  t_s，f(ps)  600  1610  660

表3

如表3所示，SR改进Op-Amp的上升沿稳定时间明显比两个两级运算放大器的上升沿稳定时间短得多。另一方面，SR改进Op-Amp的下降沿稳定时间明显比两级运算放大器1的下降沿稳定时间短得多，但是与两级运算放大器2的下降沿稳定时间相当。应该注意，两级Op-Amp 2是在无功率约束的情况下设计的，其为了更好的转换速率而消耗附加的功率(113μW相比于SR改进Op-Amp电路的78μW)。

为进一步改进功率效率，转换速率改进运算放大器的备选实施例可以包括共享相同比较器电路的多个两级运算放大器，从而减少电路中每个附加运算放大器的增加的功率耗散。

尽管已经在此公开了多个方案和实施例，但是本领域技术人员应当明白其他方案和实施例。这里所公开的多个方案和实施例是出于说明性的目的，而不是限制性的，本公开的真实范围和精神由所附权利要求表征。

本公开不限于在本申请中描述的具体示例，这些具体示例意在说明不同方案。本领域技术人员清楚，不脱离本公开的精神和范围，可以做出许多修改和变型。本领域技术人员根据之前的描述，除了在此所列举的方法和装置之外，还可以想到本公开范围内功能上等价的其他方法和装置。这种修改和变型应落在所附权利要求的范围内。本公开应当由所附权利要求的术语及其等价描述的整个范围来限定。应当理解，本公开不限于具体方法、试剂、化合物组成或生物系统，这些都是可以改变的。还应理解，这里所使用的术语仅用于描述具体示例的目的，而不应被认为是限制性的。

至于本文中任何关于多数和/或单数术语的使用，本领域技术人员可以从多数形式转换为单数形式，和/或从单数形式转换为多数形式，以适合具体环境和应用。为清楚起见，在此明确声明单数形式/多数形式可互换。

本领域技术人员应当理解，一般而言，所使用的术语，特别是所附权利要求中(例如，在所附权利要求的主体部分中)使用的术语，一般地应理解为“开放”术语(例如，术语“包括”应解释为“包括但不限于”，术语“具有”应解释为“至少具有”等)。本领域技术人员还应理解，如果意在所引入的权利要求中标明具体数目，则这种意图将在该权利要求中明确指出，而在没有这种明确标明的情况下，则不存在这种意图。例如，为帮助理解，所附权利要求可能使用了引导短语“至少一个”和“一个或多个”来引入权利要求中的特征。然而，这种短语的使用不应被解释为暗示着由不定冠词“一”或“一个”引入的权利要求特征将包含该特征的任意特定权利要求限制为仅包含一个该特征的实施例，即便是该权利要求既包括引导短语“一个或多个”或“至少一个”又包括不定冠词如“一”或“一个”(例如，“一”和/或“一个”应当被解释为意指“至少一个”或“一个或多个”)；在使用定冠词来引入权利要求中的特征时，同样如此。另外，即使明确指出了所引入权利要求特征的具体数目，本领域技术人员应认识到，这种列举应解释为意指至少是所列数目(例如，不存在其他修饰语的短语“两个特征”意指至少两个该特征，或者两个或更多该特征)。另外，在使用类似于“A、B和C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B和C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。在使用类似于“A、B或C等中至少一个”这样的表述的情况下，一般来说应该按照本领域技术人员通常理解该表述的含义来予以解释(例如，“具有A、B或C中至少一个的系统”应包括但不限于单独具有A、单独具有B、单独具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B、C的系统等)。本领域技术人员还应理解，实质上任意表示两个或更多可选项目的转折连词和/或短语，无论是在说明书、权利要求书还是附图中，都应被理解为给出了包括这些项目之一、这些项目任一方、或两个项目的可能性。例如，短语“A或B”应当被理解为包括“A”或“B”、或“A和B”的可能性。

另外，在以马库什组描述本公开的特征或方案的情况下，本领域技术人员应认识到，本公开由此也是以该马库什组中的任意单独成员或成员子组来描述的。

本领域技术人员应当理解，出于任意和所有目的，例如为了提供书面说明，这里公开的所有范围也包含任意及全部可能的子范围及其子范围的组合。任意列出的范围可以被容易地看作充分描述且实现了将该范围至少进行二等分、三等分、四等分、五等分、十等分等。作为非限制性示例，在此所讨论的每一范围可以容易地分成下三分之一、中三分之一和上三分之一等。本领域技术人员应当理解，所有诸如“直至”、“至少”、“大于”、“小于”之类的语言包括所列数字，并且指代了随后可以如上所述被分成子范围的范围。最后，本领域技术人员应当理解，范围包括每一单独数字。因此，例如具有1～3个单元的组是指具有1、2或3个单元的组。类似地，具有1～5个单元的组是指具有1、2、3、4或5个单元的组，以此类推。

尽管已经在此公开了多个方案和实施例，但是本领域技术人员应当明白其他方案和实施例。这里所公开的多个方案和实施例是出于说明性的目的，而不是限制性的，本公开的真实范围和精神由所附权利要求表征。