分割偏置电流可缩放缓冲器

摘要

本发明揭示用于缓冲高频信号(IN)以经由集成电路进行传输的电路、技术及方法。在一个特定实施方案中，个别地偏置多个放大电路(M1、M2)以用于放大来自压控振荡器及/或数控振荡器的信号，以在装置上提供本机振荡器信号。

说明书

依据35U.S.C.§119主张优先权

本专利申请案主张2009年7月23日申请的名为“分割偏置电流可缩放缓冲器 (Split-Biased Current Scalable Buffer)”的第61/227,953号临时申请案的优先权，所述 临时申请案已转让给本受让人，且在此以引用的方式明确地并入本文中。

技术领域

背景技术

在当今的多频带多模式整合射频(RF)收发器中，归因于扩展的较大芯片尺寸及复 杂的本机振荡器(LO)产生方案，通常需要高频缓冲器来驱动长LO线，而不使DCO/VCO 性能降级以及向可能跟随的LO产生器提供足够信号强度。传统上，广泛地使用自偏置 反相器类型缓冲器。然而，在(例如)极端过程条件及/或较低供应电压下，模拟展示出： 自偏置反相器类型缓冲器可能归因于Vth增加及余量有限而失去其放大能力。随着处理 转变到较小技术节点，过程条件变得越发急剧。因而，自偏置缓冲器的电流消耗甚至可 高于用于提供振荡输入信号的DCO/VCO的电流消耗。又，基于不同操作模式及/或过程 -电压-温度(PVT)拐点而对于电流消耗可缩放的LO方案可有助于满足针对RF收发器 的不断增加的低功率要求。

发明内容

附图说明

图1为根据一实施例的缓冲器电路的示意图。

图2为根据一实施例的用于影响缓冲器电路的配置的系统的示意图。

图3为根据一替代实施例的缓冲器电路的示意图。

具体实施方式

词语“示范性”在本文中用以意味着“充当实例、例子或说明”。在本文中描述为 “示范性”的任何实施例未必被解释为比其它实施例优选或有利。

下文结合附加图式所阐明的详细描述既定作为示范性实施例的描述，而既定不表示 由所主张的标的物涵盖的仅有实施例。贯穿此描述所使用的术语“示范性”意味着“充 当实例、例子或说明”，且未必应被解释为比其它示范性实施例优选或有利。详细描述 包括出于提供对示范性实施例的透彻理解的目的的特定细节。对于所属领域的技术人员 将显而易见，可在无这些特定细节的情况下实践示范性实施例。在一些实例中，以框图 形式展示众所周知的结构及装置，以便避免混淆本文中所呈现的示范性实施例的新颖 性。

如上文所指出，结合复杂的本机振荡器(LO)方案，增加芯片尺寸已导致电流消耗 增加。在一个示范性实施例中，包含输入端子的缓冲器电路可从压控振荡器(VCO)及 /或数控振荡器(DCO)接收振荡输入信号。可在具有输出端子的第一放大电路及第二放 大电路处接收输入信号，输出端子耦合在一起以提供放大LO信号。偏置电路可以不同 电压个别地偏置第一放大电路及第二放大电路。

通过个别地偏置缓冲器电路中的放大器，缓冲器电路可在较长线路上及/或以较大负 载驱动LO信号，同时减少电流消耗。另外，此缓冲器电路可提供VCO及/或DCO与 LO信号线的改善的隔离。又，此缓冲器电路可实现可缩放的电流消耗，所述电流消耗 可根据更改的应用、动态负载及/或过程-电压-温度(PVT)拐点的改变而改变。举例来 说，特定示范性实施例是有关减少LO电流消耗以及在极端PVT条件(例如，1.25 V/SS/-30、1.05V/SS/-30C，等等)下放大6GHz的RF信号。

图1为根据一特定实施方案的缓冲器电路的示意图。此处，缓冲器电路100可实施 于分配LO信号的若干类型的装置中的任一者中，例如(仅举几个实例)射频(RF)收 发器、可编程处理器、用于本机晶体振荡器应用中的XO缓冲器、用于发射器的预驱动 器放大器。然而，应理解，这些实例仅仅为缓冲器电路的实例应用，且所主张的标的物 在此方面不受限制。

在图1的特定示范性实施例中，开关Split0、Split1及/或Splitsel可经设定以将缓冲 器电路100配置成充当自偏置缓冲器电路或分割偏置电路。在分割偏置配置中，缓冲器 电路100可经配置以个别地偏置第一放大电路及第二放大电路。如图1的示意图所示， 可通过VCO及/或DCO(未图示)提供输入信号IN以产生输出信号OUT作为LO信号。 通过电阻器的配置形成的分压器可在通过pmos晶体管M₂、M₂₁及M₂₂形成的第一放大 电路与通过nmos晶体管M₁、M₁₁及M₁₂形成的第二放大电路之间分配Vdd。如图所示， 将不同偏置电压Vpmos及Vnmos施加到此两个放大电路的晶体管栅极。因此，分离地 及/或个别地偏置所述两个放大电路。

在一个实例实施方案中，缓冲器电路100可通过闭合开关Split0且断开开关Split1 及Splitsel而经配置成处于自偏置模式。此处，通过闭合Split0，从电路移除电阻器R₄、 R₅、R₇及R₈以在偏置电压Vpmos与偏置电压Vnmos之间大致均匀地分配Vdd。然而， 应理解，此情形仅仅为缓冲器电路可如何经配置成处于自偏置模式的一个实例，且所主 张的标的物在此方面不受限制。

在另一实例实施方案中，缓冲器电路100可通过闭合开关Splitsel且断开开关开关 Split0而经配置成处于自偏置模式。在使开关Switch1维持于闭合状态的情况下，使用 通过电阻器R₄及R₅形成的分压器，根据如下表达式(1)而在偏置电压Vpmos与偏置 电压Vnmos之间分配Vdd：

$\mathrm{Vpmos}=\mathrm{Vdd}\frac{R_6}{R_3+R_4+{R_5+R}_6},$$\mathrm{Vnmos}=\mathrm{Vdd}\frac{R_4+R_5+R_6}{R_3+R_4+{R_5+R}_6}---\left(1\right)$

在此特定分割偏置配置中，偏置电压Vpmos及Vnmos维持于不同电压。在一个特 定数值实例中，出于说明的目的，输出电压Vo可维持于大约0.6伏特，而Vpmos及Vnmos 分别维持于大约700mV及600mV。在另一特定分割偏置配置中，开关Split1可置于闭 合状态，使得使用通过电阻器R₄及R₅、R₇及R₈形成的分压器，根据如下表达式(2) 而在偏置电压Vpmos与偏置电压Vnmos之间分配Vdd：

$\mathrm{Vpmos}=\mathrm{Vdd}\left[\frac{R_6}{R_3+\frac{R_4{R}_7}{R_4+R_7}+\frac{R_5{R}_8}{R_5+R_8}+R_6}\right],$

$\mathrm{Vnmos}=\mathrm{Vdd}\left[\frac{\frac{R_4{R}_7}{R_4+R_7}+\frac{R_5{R}_8}{R_5+R_8}+R_6}{R_3+\frac{R_4{R}_7}{R_4+R_7}+\frac{R_5{R}_8}{R_5+R_8}+R_6}\right]---\left(2\right).$

在此特定分割偏置配置中，偏置电压Vpmos及Vnmos也维持于不同电压。然而， 在此特定配置(如表达式(2)所示)中，偏置电压Vpmos与偏置电压Vnmos之间的差 小于在先前实例分割偏置配置(如表达式(1)所示)中偏置电压Vpmos与偏置电压Vnmos 之间的差。通过减少Vpmos与Vnmos的分离度，缓冲器电路100可经配置以在较低功 率输出及消耗的情况下进行操作。因此，对于通过减少Vpmos与Vnmos的分离度而需 要较低输出功率的应用，可闭合开关Split1。

如上文所论述，缓冲器电路100可通过设定开关Split0、Split1及/或Splitsel的状态 而经被配置用于不同功率输出电平。通过经由设定开关S1及S2来改变许多输出放大级， 可进一步改变功率输出。在图1中，放大电路被展示为各自具有三个晶体管(对于第一 放大电路为pmos晶体管M₂、M₂₁及M₂₂，且对于第二放大电路为nmos晶体管M₁、M₁₁及M₁₂)。然而，应理解，这些放大电路可具有三个以下或三个以上晶体管。因此，根据 特定电流消耗要求及/或输出端子OUT处的负载，此特定缓冲器电路设计是可缩放的。 另外，视特定电流消耗/放大要求及/或输出端子OUT处的负载而定，可断开或闭合开关 对S1及S2。此处，如果断开开关对S1及S2，则从第一放大电路移除晶体管M₂₁及M₂₂且从第二放大电路移除晶体管M₁₁及M₁₂。此一所得缓冲器电路可适用于具有较低负载 及/或较低电流消耗要求的应用。可通过闭合开关对S1且接着闭合开关对S2而递增地 扩张此缓冲器电路以应用于(例如)较高负载。然而，应理解，此情形仅仅是可如何以 可切换方式缩放缓冲器电路以适应于不同负载及/或电流消耗要求的一个特定实例，且所 主张的标的物在此方面不受限制。

在图1的特定示范性实施例中，pmos晶体管M₂、M₂₁及M₂₂具有耦合到偏置电压 Vpmos的相应栅极端子，及耦合到输出端子OUT的相应源极端子。类似地，晶体管M₁、 M₁₁及M₁₂具有耦合到偏置电压Vmmos的相应栅极端子，及耦合到输出端子OUT的相 应漏极端子。此处，在前述分割偏置配置中，输出端子OUT处的输出电流经由电阻器 R0而反馈到偏置电压Vpmos及Vnmos，从而形成共模反馈(CMFB)回路以提供输出 共模电压。因此，特定实施例能够建立稳定的偏置电压Vpmos及Vnmos。

在图1的特定示范性实施例中，CMFB回路将电流从输出端子OUT处的输出电流 通过分压器电阻器及电阻器R₂而反馈到晶体管M₁的栅极端子处的偏置电压Vnmos。类 似地，CMFB回路102将电流从输出端子OUT处的输出电流通过分压器电阻器及电阻 器R₁而反馈到晶体管M₂的栅极端子处的偏置电压Vpmos。然而，应理解，此情形仅仅 为可用于个别地偏置缓冲器电路中的多个放大电路的CMFB电路的实例，且所主张的标 的物在此方面不受限制。

示范性实施例允许在不利的PVT条件下弱RF信号的方法、在小裸片面积上的实施 及/或在超宽带宽(2.8GHz～6.3GHz)上的覆盖。表1概述在所指示的不同过程拐点下 处于图1所示的自偏置或分割偏置模式的输入缓冲器电路的特定可配置实例实施方案。 在这些实例中，Vdd可经设定为1.1V。又，过程拐点“TT”指示NMOS晶体管及PMOS 晶体管均为典型晶体管；过程拐点“FS”指示NMOS晶体管快于(强于)典型晶体管， 而PMOS晶体管慢于(弱于)典型晶体管；过程拐点“SF”指示NMOS晶体管慢于(弱 于)典型晶体管，而PMOS晶体管快于(强于)典型晶体管；过程拐点“SS”指示NMOS 晶体管及PMOS晶体管慢于(弱于)典型晶体管；且过程拐点“FF”指示NMOS晶体 管及PMOS晶体管快于(强于)典型晶体管。

  Splitsel   Split1   Split0   S1   S2   功率   过程拐点   1   0   0   1   1   最高   1   1   0   1   1   SS，高功率   1   1   1   1   1   SS，低功率   1   1   1   1   0   TT，高功率   1   1   1   0   0   FF，高功率   0   x   x   1   1   TT，低功率   0   x   x   1   0   FF，低功率   0   x   x   0   0   最低

表1

此处，在表1中，配置对于不同的电路配置及过程拐点是从最高功率输出到最低功 率输出进行排列。然而，应理解，这些过程拐点及电路配置仅仅是实例过程拐点及可选 择的电路配置，且可在不脱离所主张的标的物的情况下使用不同过程拐点及可选择的电 路配置。因而，在特定实施方案中，至少部分地基于与并入有图1的缓冲器电路的装置 相关的特定过程拐点及所要功率输出，可选择性地断开及闭合开关Split0、Split1、 Splitsel、S1及S2。

图2展示可通过逻辑108响应于所检测的条件进行配置的缓冲器电路100的实例实 施方案。在特定实施例中，逻辑108可在并入有缓冲器电路100的集成装置的外部加以 实施，或实施为(例如)内建式自我测试电路的部分。逻辑108可实施为可由微处理器 及/或固线式逻辑执行的软件。此处，逻辑108能够响应于在过程检测器102处的过程条 件的检测及/或输出信号OUT而设定开关Split0、Split1、Splitsel、S1及/或S2的状态。 举例来说，基于所测量的峰值输出电压与峰值参考电压的比较，逻辑108可调高或调低 缓冲器电路100的功率输出。又，逻辑108可从过程检测器102确定用以实施缓冲器电 路100的特定过程拐点，且设定开关Split0、Split1、Splitsel、S1及/或S2的状态以提供 如在以上表1中通过实例所指示的所要输出电平。

图3为可配置而以相对较低功率在分割偏置模式中进行操作的缓冲器电路200的示 意图。此处，缓冲器电路200不同于缓冲器电路100之处在于：施加到放大电路的偏置 电压Vpmos与偏置电压Vnmos被调换。此处，在此特定实施例中，Vpmos大于Vnmos。 因而，特定分割偏置配置的功率输出可能低于其它特定自偏置配置的功率输出。然而， 应理解，此情形仅仅为一实例配置，且所主张的标的物在此方面不受限制。

所属领域的技术人员应理解，可使用多种不同技术和技艺中的任一者来表示信息及 信号。举例来说，可通过电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其 任何组合来表示可贯穿以上描述所参考的数据、指令、命令、信息、信号、位、符号及 码片。

所属领域的技术人员应进一步了解，结合本文中所揭示的实施例所描述的各种说明 性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或此两者的组合。为 了清楚地说明硬件与软件的此互换性，已于上文中大体上在其功能性方面对各种说明性 组件、块、模块、电路及步骤进行了描述。此功能性是实施为硬件还是软件视特定应用 及强加于整个系统的设计约束而定。所属领域的技术人员可针对每一特定应用以不同方 式来实施所描述的功能性，但这些实施方案决策不应被理解为导致脱离本发明的示范性 实施例的范围。

结合本文中所揭示的实施例所描述的各种说明性逻辑块、模块及电路可通过以下各 者实施或执行：经设计以执行本文中所描述的功能的通用处理器、数字信号处理器 (DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、 离散门或晶体管逻辑、离散硬件组件或其任何组合。通用处理器可为微处理器，但在替 代例中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为 计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一个 或一个以上微处理器，或任何其它此类配置。

结合本文中所揭示的实施例所描述的方法或算法的步骤可直接体现于硬件中、体现 于由处理器执行的软件模块中，或体现于此两者的组合中。软件模块可驻留于随机存取 存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可 擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸式磁盘、CD-ROM或此项技术中 已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存 储媒体读取信息及将信息写入到存储媒体。在替代例中，存储媒体可与处理器成一体式。 处理器及存储媒体可驻留于ASIC中。ASIC可驻留于用户终端中。在替代例中，处理器 及存储媒体可作为离散组件而驻留于用户终端中。

在一个或一个以上示范性实施例中，所描述的功能可实施于硬件、软件、固件或其 任何组合中。如果实施于软件中，则可将所述功能作为一个或一个以上指令或代码而存 储于计算机可读媒体上或经由计算机可读媒体进行传输。计算机可读媒体包括计算机存 储媒体及通信媒体两者，通信媒体包括促进计算机程序从一处到另一处的传送的任何媒 体。存储媒体可为可由计算机存取的任何可用媒体。通过实例而非限制，此计算机可读 媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或 其它磁性存储装置，或可用以载运或存储呈指令或数据结构形式的所要程序代码且可由 计算机存取的任何其它媒体。又，将任何连接适当地称为计算机可读媒体。举例来说， 如果使用同轴电缆、光缆、双绞线、数字订户线(DSL)或无线技术(例如红外线、无 线电及微波)而从网站、服务器或其它远程源传输软件，则同轴电缆、光缆、双绞线、 DSL或无线技术(例如红外线、无线电及微波)包括于媒体的定义中。如本文中所使用， 磁盘及光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软 性磁盘及蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘通过激光以光学方式再 现数据。上述各者的组合也应包括于计算机可读媒体的范围内。

提供所揭示的示范性实施例的先前描述以使任何所属领域的技术人员均能够制作 或使用本发明。对这些示范性实施例的各种修改对于所属领域的技术人员将是易于显而 易见的，且在不脱离本发明的精神或范围的情况下，本文中所界定的一般原理可适用于 其它实施例。因此，本发明既定不限于本文中所展示的实施例，而是应被赋予与本文中 所揭示的原理及新颖特征一致的最广范围。