包括截取的希格玛-德塔调制器及其应用

摘要

一种包括各级之间的比特截取的多级希格玛-德塔调制器。比特截取减少了后续的级中必须处理的比特的数目，并且因此允许更快的响应时间。在一些实施方式中，反馈回路的增益被选择为对该比特截取进行补偿使得该希格玛-德塔调制器操作在稳定状态中。

说明书

相关申请的交叉引用

本申请要求2009年3月25日递交的、标题为“Improved DeltaSigma Modulators for High Speed Applications”的美国临时专利申请序列号61/163,182的优先权。以引用的方式将该临时申请并入本申请。

技术领域

本发明涉及电子领域。

背景技术

希格玛-德塔(Sigma-delta)调制器通常被用于生成其求和面积(summed area)表示输入信号的脉冲。所生成的脉冲的宽度或间隔可以改变。在包括模数(ADC)转换器、数模(DAC)转换器、频率合成器、开关模式电源、开关放大器和电机控制器的多种电子组件中都可以发现希格玛-德塔调制器。

图1显示了二阶希格玛-德塔调制器100的示例。该模块包括组合器105，组合器105被配置为对输入信号A和反馈信号F进行组合。通过第一积分器110对组合后的信号A和F进行积分，以产生输出B。组合器115用于对输出B和反馈信号F进行组合。然后使用第二积分器120对组合后的信号B和F进行积分，以产生输出C，使用量化器125对输出C进行量化以产生最终输出D。向反馈生成器130提供该输出D，以生成反馈信号F。该反馈信号F被配置为降低由积分和量化所引入的噪声。

一阶、三阶或更高阶的希格玛-德塔调制器是现有技术中已知的。在一阶希格玛-德塔调制器中，将省略组合器115和积分器120，而在三阶调制器中将包括附加的组合器115和积分器120。更高阶的优点在于组合器115和积分器120的每个级进一步降低感兴趣的频带中的噪声。更高阶的缺点在于表示积分后的信号(例如信号B和C)所需要的比特数目在每一级中更大。这增加了在每个后续组合器(例如组合器115)执行信号组合所需要的复杂度和时间。

发明内容

本发明的各种实施方式包括一种减少表示希格玛-德塔调制器的各级之间的信号的比特的数目的系统和方法。这些实施方式包括对一个或多个积分器的输出的截取。典型地，该截取包括去除一个或多个最低有效位(LSB)。可选地，通过反馈过程来执行截取，在该反馈过程中使用一个或多个LSB来生成与将要被截取的信号重组的反馈信号。

本发明的希格玛-德塔调制器可用于开关功率放大器、数模转换器等等中。在需要高频数字输入的应用中，本发明的一些实施方式被用于代替现有技术的希格玛-德塔调制器。

本发明的各种实施方式包括一种希格玛-德塔调制器电路，其包括：至少包括第一组合器和第一积分器的第一调制级，该第一组合器被配置为对输入信号和第一反馈信号进行组合，该第一积分器被配置为对该第一组合器的输出进行积分并且产生第一多比特输出；第一截取级，其被配置为接收该第一多比特输出并且从该第一多比特输出截取最低有效位；至少包括第二组合器和第二积分器的第二调制级，该第二组合器被配置为对该第一调制级的截取后的输出和第二反馈信号进行组合，该第二积分器被配置为对该第二组合器的输出进行积分以产生第二多比特输出；以及反馈生成器，其被配置为生成该第一反馈信号和该第二反馈信号。

本发明的各种实施方式包括一种功率放大器，其包括：第一希格玛-德塔调制器级，其被配置为接收输入信号并且产生多比特输出；第二希格玛-德塔调制器级，其被配置为接收使用该第一希格玛-德塔调制器级所生成的输入信号；布置在该第一希格玛-德塔调制器级和该第二希格玛-德塔调制器级之间的第一截取级，其被配置为接收该多比特输出并且被配置为在截取该多比特输出的至少一个最低有效位之后才将截取后的多比特输出提供给该第二希格玛-德塔调制器；以及反馈生成器，其被配置为向量化器的输出端与该第一希格玛-德塔调制器级之间的反馈回路提供增益。

本发明的各种实施方式包括一种方法，其包括：接收信号；将该接收信号与第一反馈信号进行组合以产生第一组合后信号；对该第一组合后信号进行积分以产生第一多比特输出；截取该第一多比特输出；将截取后的第一多比特输出与第二反馈信号组合以产生第二组合后信号；对该第二组合后信号进行积分以产生第二多比特输出；对该第二多比特输出或者使用该第二多比特输出所生成的输出进行量化，以产生量化后信号；并且使用该量化后信号来产生该第一反馈信号和该第二反馈信号。

附图说明

图1示出了现有技术的两级希格玛-德塔调制器。

图2示出了根据本发明的各种实施方式的多级希格玛-德塔调制器。

图3示出了根据本发明的各种实施方式的截取电路。

图4示出了根据本发明的各种实施方式的二阶截取电路。

图5示出了根据本发明的各种实施方式的方法。

图6示出了根据本发明的各种实施方式的包括具有两个输入的组合器的电路。

具体实施方式

在希格玛-德塔调制器中，使用组合器将接收的输入信号与反馈信号进行组合。由积分器接收该组合器的输出，该积分器被配置为输出表示该组合器的输出的积分的多比特值。在各种实施方式中，该多比特值包括2、3、4或更多个比特。可以将其中一个比特指定为符号比特。该多比特输出可以具有2补数(2s-compliment)的格式。该积分器的输出比输入包括更多的比特。

多级希格玛-德塔调制器的每个级包括组合器和积分器。因此，每个级具有多比特输出。在现有技术的希格玛-德塔调制器中，每个级的输出包括比该级所接收的信号更大数目的比特。结果，每个后续级必须被配置为操作更大数目的比特。与之相反，在本发明的各种实施方式中，多级希格玛-德塔调制器的一个或多个级还包括截取器，该截取器被配置为在减少了从积分器接收到的比特的数目之后才向该多级希格玛-德塔调制器的下一级提供该比特。典型地，该截取器去除积分器输出的一个或多个最低有效位(LSB)。因此，由下一级接收的比特的数目小于由前一级的积分器生成的比特的数目。

图2示出了根据本发明的各种实施方式的多级希格玛-德塔调制器200。希格玛-德塔调制器200包括三个希格玛-德塔级之间的截取器。然而，本发明的可替代的实施方式包括两个、四个或更多个希格玛-德塔级。可以在这些希格玛-德塔级的全部或其中一些之间包括截取器。每个截取器被配置为从前一个希格玛-德塔级的输出去除一个或多个比特。

更具体而言，希格玛-德塔调制器200包括：被配置为接收信号的输入端205，多个组合器210(单独被标记为210A-210C)、多个积分器215(单独被标记为215A-215C)以及多个截取器220(单独被标记为210A-210B)。该希格玛-德塔调制器200还包括量化器225，其被配置为生成输出端230处的信号。输出端230处的信号被反馈生成器235用于生成向组合器210提供的一个或多个反馈信号(F)。

在一些实施方式中，组合器210A-210C包括加法器，该加法器被配置为将两个或更多的信号相加。在接收到高频信号的应用中，组合器210A-210C典型地被配置为在比所接收的信号的频率更高的频率(例如2倍或4倍)上进行操作，使得该信号被过采样。在各种实施方式中，组合器210A被配置为处理至少100MHz、500MHz、1GHz、2GHz、4GHz、或10GHz或低于100MHz的输入信号。

组合器210A-210C的不同成员被可选地配置为接收不同数目的比特。例如，在各种实施方式中，组合器210A可以被配置为接收1个比特而组合器210B和210C中的每一个可以被配置为接收1个、2个、4或更多个比特。如在本文的别处所讨论的，由组合器210A和210C所接收的比特的数目取决于截取器220A和220B的配置。组合器210B可选地被配置为接收与组合器210A相同数目的比特。类似地，组合器210C可选地被配置为接收与组合器210B相同数目的比特。

在一些实施方式中，组合器210A-210C中的一个或多个包括被配置用于最大采样频率的加法器。例如，其它因素保持不变时，具有两个输入端的加法器的采样频率典型地大于具有多于两个输入端的加法器的采样频率。另外，可以由每个只具有两个输入端的串联的加法器来代替具有多于两个输入端的加法器。例如，如果其中一个加法器是被配置为输出符号比特的反值的特殊“加法器”，则可以实现以下表1中所示的变换。

X₀—＞Y₀

X₁—＞Y₁

X₂—＞Y₂

X₃—＞Y₃

符号比特—＞(取反)—＞Y₄

反馈比特—＞新的符号比特

表1

在截取器220的输出的包括最高有效位(除了进位比特之外)的部分(在本文的别处进一步讨论)上使用该特殊加法器。然后使用另一个二输入加法器，将截取器220的进位比特与该特殊加法器的输出组合。在本文的别处(例如，与图6相关)提供了该配置的实例。

积分器215A-215C被配置为分别接收组合器210A-210C的输出，以在时间上对这些输出进行积分并且生成表示该积分的结果的它们自己的多比特输出。积分器215A-215C中的每一个的复杂度部分地取决于它们在其输入端处接收的比特的数目。比特数目越大则需要越高的复杂度但是也提供更大的准确度。积分器215A-215C可以包括现有技术的希格玛-德塔调制器中所使用的任意积分器电路。积分器215A-215C的输出的符号可选地存储在最高有效位中。在一些实施方式中，加法器215A被配置为接收至少6个比特的输入。

截取器220A和220B被配置为截取积分器215A和215B的输出。更具体而言，它们被配置为从积分器215A和215B的输出去除一个或多个最低有效位。在各种实施方式中，被去除的比特的数目是1、2、3、4更多个。被截取器220A去除的比特的数目可选地与被截取器220B去除的比特的数目不同。如本文别处所进一步描述的，截取器220A和220B可选地包括反馈回路，在该反馈回路中使用去除的比特来降低在该截取器的输入处的噪声。

量化器225被配置为对积分器215C的输出进行量化。量化器225可以被配置为处理十进制的或2补数的输入。量化器225可以包括现有技术的希格玛-德塔调制器中所使用的任意量化器。量化器225可以被配置为输出一个比特或多于一个比特。

反馈生成器235被配置为使用量化器225的输出来生成一个或多个反馈信号(F)并且将这些反馈信号提供给组合器210A-210C。提供给组合器210A-210C的反馈信号可以相同或不同。反馈生成器235可选地被配置为提供非一的增益，即不等于一的增益。例如，在一些实施方式中，反馈生成器235被配置为在到组合器210A的反馈中提供大约1.6倍或4dB的增益。该增益对由截取器220A和220B所进行的最低有效位的去除进行补偿，并且因此导致稳定的系统。在可替代的实施方式中，该增益可以在1和2之间。在每个级上的反馈回路增益典型地是相同的。

图3示出了截取器220的实施方式。截取器220在输入端310处接收来自其中一个积分器215的信号。该信号是在组合器210D处接收到的。组合器210D的操作与组合器210A-210C相似。在组合器210的输出端315，产生包括m+n个比特的信号。在这些比特中，将n个最低有效位(LSB)引导到包括反馈电路320的反馈回路中。在各种实施方式中，比特数目n是1、2、3、4或更大。提供其余的m个比特作为截取器220的输出。反馈电路320被配置为改变由该n个比特所表示的值的符号。该符号改变等效于将该n个比特所表示的值乘以-1。通过在组合器210中将所接收的信号与最低有效位的反值组合，从所接收的信号中去除了这些比特。

图4示出了截取器220的可替代的实施方式。这些实施方式包括二阶截取，在该二阶截取中，使用第一反馈电路320将最低有效位中的第一个比特乘以-1并且在第一组合器210E中将其与最低有效位中的两个或更多个比特组合。组合器210E还被配置为接收已经过放大器410的最低有效位的复本。在一些实施方式中，放大器410的增益大约是2。组合器210被配置为以与本文所讨论的其他组合器210类似的方式进行操作。然后使用第二反馈电路320，将组合器210E的输出乘以-1。提供第二反馈电路320的输出作为到组合器210D的反馈信号。

图5示出了根据本发明的各种实施方式的方法。在接收信号步骤505，在输入端205接收信号。该信号可以是数字的。在组合信号步骤510，使用组合器210A来将在接收信号步骤505中接收的信号与使用反馈生成器235生成的反馈组合。如本文别处所述的，典型地在导致所接收的信号的过采样的频率上执行该组合。例如，在一些实施方式中，组合器210A被配置为以四倍奈奎斯特频率对所接收的信号进行采样。

在积分步骤515，使用积分器215A对组合器210A的输出进行积分并且产生多比特输出。积分器215A的输出典型地包括比积分器215A的输入更大数目的比特。由积分器215A(和215B和215C)执行的积分是递归的，这在于在该输入端接收的信号取决于通过反馈回路的积分输出。

在截取步骤520，使用截取器220A从积分器215A的多比特输出中去除一个或多个最低有效位。该过程可选地包括在到截取器220A内的组合器的反馈回路中使用该一个或多个最低有效位。该反馈回路降低与截取过程相关联的噪声。

在组合信号步骤525，使用组合器210将截取器220A的输出与反馈信号组合。以与组合信号步骤210类似的方式执行组合信号步骤525。

在积分步骤530，使用积分器215B对组合器210B的输出进行积分以产生多比特输出。以与积分步骤515类似的方式执行积分步骤530。积分器215B的输出可以包括与积分器215A的输出相比更少，相同或更多的比特。

在截取步骤535，使用截取器220B从积分器215B的多比特输出中去除一个或多个最低有效位。该过程可选择地包括在到截取器220B内的组合器的反馈回路中使用该一个或多个最低有效位。在一些实施方式中，与截取步骤520相比，在截取步骤535中去除更大数目的比特。例如，在截取步骤520中可能去除2个比特，而在截取步骤535中可能去除4个比特。

在组合信号步骤540，使用组合器210C将截取器220B的输出与反馈信号组合。以与组合步骤525类似的方式执行组合信号步骤540。

在积分步骤545，使用积分器215C对组合器210C的输出进行积分。以与积分步骤530类似的方式执行积分步骤545。在包括比图2中所示的希格玛-德塔级更少的希格玛-德塔级的系统中(例如，不包括组合器210B、积分器215B和截取器220B的实施方式)，步骤535、540和545是可选的。在这些实施方式中，由组合器210接收截取器220A的输出。类似地，在包括附加希格玛-德塔级的系统中，可以执行附加出现次数的步骤535、540和545。

在量化步骤550中，使用量化器225对积分器215C的输出进行量化。量化器的输出可选地是一个比特。在反馈步骤555，使用反馈生成器235，用量化器225的输出来生成反馈信号。将这些反馈信号提供给组合器210A、组合器210B和组合器210C。在一些实施方式中，反馈步骤555包括对反馈信号提供增益。在本文的别处讨论可以提供的增益值的实例。在反馈步骤555中产生的反馈被配置为降低由积分和/或组合步骤所引入的噪声。

图6示出了根据本发明的各种实施方式的包括组合器210D、210B和210F的电路，其中组合器210D、210B和210F中的每一个只具有两个加法器(信号)输入。在一些实施方式中，该电路是图2所示的电路的子集。与反相器610组合的组合器210F包括特殊加法器，该特殊加法器被配置为实现表1中所示的转换功能。在该电路中，从积分器215B接收包括n+m个比特的输入。该输入被分割成n个比特和m个比特。将最低有效位(n)引导到截取器220B中的组合器210D的二输入实施方式。该组合器的进位比特作为截取器220B的输出。将m个最高有效位提供给二输入特殊加法器。在组合器210C中对该特殊加法器的输出和该进位比特进行组合。类似的电路可以被用于本发明的实施方式中的别处。典型地，n的值是一。

本文具体例示和/或描述了若干实施方式。然而，要明白在不脱离本发明的精神和意图的范围的前提下，多种修改和变化都被本文的教导覆盖并且被在所附权利要求的范围中。例如，所公开的希格玛-德塔调制器可以包括在功率放大器中。在一些实施方式中，将输出端230处所提供的信号提供给天线，并且量化器225被配置为与该天线的阻抗匹配。

本文所讨论的实施方式用于例示本发明。由于本发明的这些实施方式是参考例示来描述的，所以，对所述的方法和/或具体结构的各种修改和调整对于本领域技术人员是显而易见的。依赖于本发明的教导的、以及被这些教导用来推进本领域技术的所有这种修改、改造或变化都被认为是落在本发明的精神和范围中。因此，不应当将这些描述和附图看做是限制性的，这是因为可以理解本发明不以任何方式仅限于所示的实施方式