磁盘文件前置放大器频率响应和延时补偿

摘要

本发明公开了磁盘文件前置放大器频率响应和延时补偿。一种装置，包括，一个或多个读取器电路、一个或多个写入器电路以及回送通道。一个或多个读取器电路可被配置为从磁介质读取数据。一个或多个写入器电路可被配置为将数据写入磁介质。回送通道耦接在一个或多个读取器电路与写入器电路之间。

说明书

技术领域

总的来说，本发明涉及用于访问存储介质的系统和方法，具体地，涉 及用于实现磁盘文件前置放大器频率响应和延时补偿的方法和/或装置。

背景技术

向磁存储介质写入信息包括在待写入存储介质近旁生成磁场。在使用 磁介质的常规存储装置中，使用常规读取/写入磁头组件在磁存储介质近旁 生成磁场。读取/写入磁头组件可包括感应写入元件以及磁阻(MR)读取 元件。待存储的信息被发送至写入/编码电路。写入/编码电路对信息进行 编码，从而将存储效率最大化。然后，写入/编码电路调节写入磁头中的电 流，以生成使存储介质磁化的交变极性的磁场。写入信息的质量在很大程 度上取决于写入磁头和介质之间的适合间距(即飞行高度)。

参考图1，该图示出了相对于存储介质12设置的读取/写入磁头组件 10，作为描述磁飞行高度(或间距)14的方式。一般地，读取/写入磁头 组件10与存储介质12之间的距离通常称为飞行高度。在读取期间，要求 适当控制飞行高度，以确保回读信号表现出尽可能好的信噪比，从而改善 性能，防止有害的磁头磁盘接触。一般地，飞行高度用于表示磁飞行高度 14。磁飞行高度14一般对应于存储介质12上的磁膜与读取/写入磁头组件 10的转换器极尖的间距。但是，因为读取/写入磁头组件10的磁头表面以 及存储介质12保护性地涂覆及润滑有层(即，分别为涂层16和18)以防 腐以及减轻瞬时磁头磁盘接触造成的损害，所以物理飞行高度(或间距) 20以涂层16和18的总厚度小于磁飞行高度14。

在常规磁盘文件中，飞行高度通过测量回读信号的两个或多个谐波幅 度来确定。常规方法使用包含(从中可测量谐波的)周期图案的磁存储介 质上的空闲或专用区域。虽然常规方法提供了飞行高度的合理静态估计， 但是常规方法无法提供在准操作时间段内发生的飞行高度的任何变化的 指示。因此，常规方法无法提供调整在磁存储介质操作期间发生的变化的 能力。为了局部减轻常规飞行高度测量方案的无效性，以便控制长时间写 入或数据传输过程中的飞行高度，与数据相交错的伺服信息可用作回读谐 波源。

基于谐波幅度感测的常规飞行高度测量方法依赖于对(包括前置放大 器和记录通道模拟电路以及互联传输线的)回读信号路径增益的精确了 解。其他飞行高度测量方法，例如基于通道位密度(CBD)估计以及全回 读信号幅度的那些方法，可表现出在特定频率处对增益变化的敏感性，因 此可以受益于在这些频率处使增益稳定。

飞行高度测量精度受限于前置放大器的幅度响应的无可避免的漂移， 并且位于读取通道模拟部分中。即使是在当前技术发展水平的装置中， ～4nm间距以下的飞行高度测量精度也很差。在位图案化介质(BPM)记 录中发生进一步关于耐受性的问题，其中寻求写入转换与存储介质上的预 沉积平台(land)的精确对准。在此记录模式中，对包含前置放大器和记 录通道的读取写入路径的延迟变化的补偿非常关键。补偿延时变化的一种 方法使用预定区域中的周期性重复读取/写入操作，以确定产生最大回放幅 度的写入阶段。但是，此种方法降低了平均文件传送率。

为了在装置寿命内在特定频率处维持恒定的相对增益，期望一种在特 定频率处测量和/或补偿前置放大器频率响应中的变化的方法和/或装置。 还期望在BPM记录系统中提供一种测量前置放大器和通道读取写入路径 的总延迟的方法和/或装置，以便允许延迟变化补偿。

发明内容

本发明涉及一种包括一个或多个读取磁头单元电路、一个或多个写入 磁头单元电路以及回送通道的装置。一个或多个读取磁头单元电路可被配 置为从磁介质读取数据，其中，该读取数据存在于放大后的回读信号中。 一个或多个写入磁头单元电路可被配置为向磁介质写入数据。回送通道耦 接至一个或多个读取磁头单元电路与写入磁头单元电路之间。

进一步地，回送通道包括：回送读取器单元，连接至一个或多个读取 磁头单元电路；变幅电流开关，连接至回送读取器单元；以及选择器单元， 连接至变幅电流开关和一个或多个写入磁头单元电路。

进一步地，回送通道还包括：回送写入单元，连接至选择器单元和一 个或多个写入磁头单元电路。

进一步地，变幅电流开关包括电流路由长尾对。

进一步地，回送通道包括：回送读取器单元，连接至一个或多个读取 磁头单元电路；以及回送注入和增益控制电路，连接至回送读取器单元和 装置的写入路径。

进一步地，回送通道还包括：一对运算跨导放大器，被配置为向回送 读取器单元提供共模接地，并在出现在一个或多个读取磁头单元电路之前 清零回送单元通道输出。

进一步地，回送注入和增益控制电路包括互补双极折叠级联电路。

一种装置，包括：一个或多个读取器电路，被配置为从磁介质读取数 据；一个或多个写入器电路，被配置为将数据写入至磁介质；以及回送通 道，耦接在一个或多个读取器电路与一个或多个写入器电路之间，其中， 回送通道使用互补硅锗BiCMOS处理来实施。

进一步地，回送通道对于双频飞行高度测量启用，并在正常读取写入 操作期间禁用。

进一步地，一个或多个读取磁头单元电路以及一个或多个写入磁头单 元电路在双频飞行高度测量期间禁用。

一种方法，包括以下步骤：测量在前置放大器的输出处的两个频率的 幅度，同时读取磁存储介质的预记录校准区域；启用前置放大器的回送模 式，并在前置放大器的写入数据线上注入复合双频序列；当复合双频序列 被注入到前置放大器的写入数据线上时，记录在前置放大器的输出处的两 个频率的幅度；以及使用(i)当读取预记录校准区域时测量的幅度、(ii) 回送模式中记录的幅度以及(iii)预定基线回送值来计算校正后的回放幅 度。

进一步地，预定基线回送值存储在包括磁介质的磁盘文件存储器中。

进一步地，该方法还包括：使用校正后回放幅度以及华莱士空间损耗 方程来计算相对于预定设定点飞行高度的飞行高度误差。

进一步地，该方法还包括：将相对于设定点的飞行高度误差的补偿后 且定标后的形式应用于加热器驱动器元件，以将飞行高度调整到预定设定 点。

进一步地，该方法还包括：将权利要求11的步骤重复执行两次或两 次以上。

进一步地，预定回送基线值在工厂通过以下方式确定：将读取磁头移 动到磁存储介质的预记录校准区域上；控制磁头以接近着陆点，然后将磁 头后退至预定设定点飞行高度；在预定设定点飞行高度处，测量在前置放 大器的输出处的两个频率的两个幅度，并永久保存所测量的幅度；启用前 置放大器的回送模式，并在前置放大器的写入数据线上注入复合双频序 列；当复合双频序列被注入到前置放大器的写入数据线上时，记录在前置 放大器的输出处的两个频率的幅度；以及将所记录的幅度保存为预定回送 基线值。

进一步地，在额定环境下测量预定值。

进一步地，着陆点通过轨道跟踪位置误差信号上叠加的振荡或通过辅 助声学传感器或热传感器进行感测。

一种装置，包括：一个或多个读取器电路，被配置为从磁介质读取数 据；一个或多个写入器电路，被配置为将数据写入磁介质；以及回送通道， 耦接在一个或多个读取器电路与一个或多个写入器电路之间，回送通道包 括连接至一个或多个读取器电路的回送读取器单元以及连接至回送读取 器单元和装置的写入路径的回送注入和增益控制电路，其中，该回送注入 和增益控制电路包括互补双极折叠级联电路。

一种装置，包括：一个或多个读取器电路，被配置为从磁介质读取数 据；一个或多个写入器电路，被配置为将数据写入磁介质；以及回送通道， 耦接在一个或多个读取器电路与一个或多个写入器电路之间，其中，回送 通道包括，连接至一个或多个读取器电路的回送读取器单元，以及一对运 算跨导放大器，运算跨导放大器被配置为向回送读取器单元提供共模接 地，并在出现在一个或多个读取器电路之前清零回送单元通道输出。

本发明的目的、特征及优点包括：提供一种实现磁盘文件前置放大器 频率响应和延时补偿的方法和/或装置，该方法和/或装置可(i)提供一种 允许前置放大器频率响应在所选频率处的表征的回送通道，(ii)测量并补 偿前置放大器频率响应中的变化，以便在装置寿命内在特定频率处保持恒 定相对增益，(iii)基于回放音调的相对幅度提供飞行高度测量技术的增 益稳定性，(iv)允许读取器频率响应的场表征，(v)导出校正系数，以去 除增益变化，(vi)允许测量写入数据至读取数据的定时，(vii)支持位图 案化介质(BPM)记录，(viii)补偿前置放大器写入和读取路径中的延迟 变化，和/或(ix)将磁盘驱动器读取-写入前置放大器的适用性领域扩展 至Tb/in²面密度级别。

附图说明

根据以下详细描述和所附权利要求以及附图，本发明的上述及其他目 的、特点和优势将变得显而易见，图中：

图1是示出相对于存储介质配置的读取/写入磁头组件，以描述磁飞 行高度和物理飞行高度的示图；

图2为示出包括根据本发明的实施方式的前置放大器的磁记录系统 的框图；

图3为示出各种飞行高度可允许的差分增益误差的线形图；

图4为示出根据本发明的实施方式的图2中的前置放大器的示例性实 施方式的框图；

图5为示出图4中的前置放大器的示例性实施方式的框图；

图6为示出图5中的回送电路块的示例性实施方式的框图；

图7为示出根据本发明的另一个实施方式的图2中的前置放大器的另 一个示例性实施方式的框图；

图8为示出图7中的回送电路的示例性实施方式的框图；

图9为示出图8中的回送增益块的示例性实施方式的示图；

图10为示出根据本发明的实施方式的读取磁头单元的实例的示图；

图11A和图11B为示出根据本发明的实施方式的回送清零块的实例 的示图；

图12是示出根据本发明的包含和不包含回送补偿的示例性前置放大 器的差分增益误差之间的对比的曲线图；

图13为示出根据本发明的包括回送补偿的双频飞行高度测量处理的

实例的流程图；

图14为示出确定图13的处理中使用的基线值的处理的流程图。

具体实施方式

磁盘文件中的再生磁头可在垂直和纵向记录中用作飞行高度(FH) 转换器。虽然实施方式可能会有变化，但是基本主题包括至少两个不同频 率的应用以及华莱士空间损耗方程以推断飞行高度。多个频率的使用允许 读取路径整体增益变化与飞行高度测量相退耦。但是，所选频率的增益比 率一般需要在产品寿命内保持基本恒定。在接近并超过1Tbit/in²密度时， 低飞行高度以及对磁头磁盘间距的精确控制是主要考虑因素。

磁盘文件前置放大器可由一个或多个前端(或读取磁头单元)低噪声 放大器(LNA)及相关联的磁阻(MR)磁头偏置注入电路构成。每个磁 头单元可服务于专用记录磁头。如来自系统数据控制器的磁头选择命令所 指出的，可激活单个读取磁头单元。磁头单元的输出可通过对所有磁头来 说公共的增益和信号处理级，然后到达记录通道。同样，可设置一组写入 磁头单元。每个写入磁头单元可能与特定的写入磁头相关联。所有写入磁 头单元可由一组(接收来自记录通道的写入数据输入的)信号处理电子装 置提供服务。本发明一般提供与读取写入磁头单元类似的虚设(或回送) 写入回送和读取回送单元。写入回送和读取回送单元不提供磁头，并且连 接在一起，从而写入数据通过公共写入器电路，通过回送单元；通过公共 读取电子装置返回至记录通道。在可选实施方式中，根据本发明的回送功 能可通过提供与读取/写入磁头单元关联对内的桥接电路来执行。

一般地，本发明提供方法和电路，以生成校正系数，以使前置放大器 读取路径相对增益重新正常化，从而补偿元件老化及环境变化。在没有重 新正常化的情况下，使用无辅助的多频率技术来获取精确的飞行高度感测 是困难的。根据本发明实施的前置放大器的进一步好处在于，具有校正前 置放大器下游的模拟信号处理元件中的相对增益变化的功能。例如，根据 本发明的实施方式可以测量及补偿前置放大器频率响应变化，以便在装置 寿命内在特定频率处维持恒定的相对增益。基于回放音调相对幅度的飞行 高度测量技术一般要求增益稳定性。本发明可提供一种还适合于读取器电 路频率响应的场表征的方法和装置。在一个实例中，根据本发明的回送通 道一般允许用户表征所选频率处的频率响应并导出校正系数，以消除(补 偿)增益变化。根据本发明的回送通道可以提供有价值的特性，支持低维 纳米(low-nanometer)飞行高度测量。可按照可选飞行高度控制机制和算 法来实施本发明，或者在缺少激活的飞行高度控制的情况下实施本发明， 或者在要求精确飞行高度感测的测量应用中实施本发明。

本发明可提供一种方法，该方法还适用于位图案化介质(BPM)记 录，以补偿前置放大器读取写入路径中的延迟变化。预成型的单个位磁平 台上的精确转换布置是位图案化介质(BPM)记录的前提。例如，数据率 为～4Gbit/秒，位元单元为-250ps时，联合读取写入前置放大器数据路径中 的～25ps的延迟变化为物质损伤，并且使常规磁盘文件前置放大器的典型 数值。本发明一般提供对延迟补偿技术有用的校正系数。根据本发明的回 送通道还允许测量写入数据至读取数据的定时，例如支持BPM。

参考图2，示出了可实施本发明实施方式的磁记录系统环境的实例的 示图。系统100可包含滑动器102、磁存储(记录)介质104、磁阻(MR) 读取磁头106、前置放大器108、柔性悬垂(FOS)传输线(或元件)110、 读取/写入/回送模块112、加热器驱动器114、读取(记录)通道116、致 动器柔性电路118、可变增益放大器(VGA)和连续时间滤波器(CTF) 120、模拟-数字转换器(ADC)122、数字信号处理(DSP)块124、飞行 高度(FH)控制块126、总线128和磁盘驱动器数据控制器130。前置放 大器108的读取/写入/回送模块112一般包含读取磁头单元、回读端(公 共)电路、写入磁头单元及回写端(公共)电路。读取/写入/回送模块112 还包含根据本发明的回送通道。回送通道允许用户表征所选频率处的频率 响应，并导出校正系数，以消除增益变化。根据本发明的回送通道一般提 供有价值的特性，支持低维纳米飞行高度测量。回送通道还允许测量写入 数据至读取数据的定时，支持位图案化介质(BPM)。

滑动器102一般距旋转记录介质104约2～10nm飞行。滑动器102可 携带磁阻(MR)读取磁头106和写入磁头(未示出)。虽然感应读取磁头 已被MR类型取代，但是感应读取磁头还可用于本发明。滑动器102还携 带有可通过滑动器102的热变形影响飞行高度的加热器。前置放大器108 可通过柔性悬垂(FOS)传输线110连接至磁阻(MR)读取磁头106和 写入磁头。读取/写入/回送子电路112和加热器驱动器子电路114一般被 实施为前置放大器108的一部分。前置放大器108一般安装在例如通过音 圈电机(未示出)驱动的存取机构(如支臂)的底部。滑动器102可通过 (其上还安装有FOS 110的)柔软悬垂机械地耦接至存取机构。FOS 110 在前置放大器108与在滑动器102上制造的读取/写入磁头元件106之间传 送信号。

前置放大器108可通过致动器柔性电路118耦接至记录通道116。记 录通道116一般通过模拟可变增益放大器(VGA)和连续时间滤波器(CTF) 级(VGA 10 & CTF)120来处理放大后的磁头信号，因此信号(例如，通 过ADC 122)被数字化。ADC 122的输出指向DSP块124。DSP块124 执行数据检测(例如，使用迭代或最大似然处理)并过滤和提取从前置放 大器108接收的信号的谐波幅度。所提取的谐波幅度可用于飞行高度检测。 谐波(音调)幅度可传送至FH控制块126，以便进一步处理(将在下文 进行描述)。可在固件或硬件中实施飞行高度控制块126。飞行高度控制块 126一般通过加热器驱动器子电路114关闭飞行高度调节回路。在读取操 作期间，串并转换后的再生数据通过总线128上的记录通道116传送至磁 盘驱动器数据控制器130。在写入操作期间，总线128将写入数据从数据 控制器130传送至记录通道116，其中对写入数据进行适当编码，以刻入 记录介质104。

在用于垂直或纵向记录的常规双频(f₁，f₂)飞行高度测量方案中，在 前置放大器108的输出处检测(f₁，f₂)音调幅度(例如，在读取通道ADC 122的输出处进行测量)。处理所检测的幅度，以提取飞行高度信息。飞行 高度控制的典型应用可以描述如下：首先，在工厂中，在额定环境下，在 磁头处于预记录校准区域上时，可允许磁头接近记录介质表面(称为接近 着陆点)。然后，磁头后退至预定基线(或飞行高度设定点)，在此处测量 基线幅度。着陆点可通过轨道跟踪位置误差信号上叠加的振荡或通过辅助 声学传感器或热传感器进行感测。由于灾难性的磁头磁盘干扰过程的风险 增加，优选地，不在场中执行着陆和后退。

此后，在驱动器寿命期间，周期性地使磁头返回至预记录校准区域， 并且重新测量当时的飞行高度处产生的谐波幅度。计算与设定点相关的飞 行高度误差，并将补偿后的且定标后的误差施加至前置放大器108中的加 热器驱动器，以将飞行高度调节至设定点。必要时可重复进行重新测量处 理。将谐波幅度与飞行高度相联系的理论以著名的华莱士方程为基础，该 方程使再生过程频率响应与磁头介质间距相联系(参见H.N.Bertram， Theory of Magnetic Recording.Cambridge，England：Cambridge University  Press，1994，结合于此作为参考)。因为华莱士方程在长波长的垂直记录中 无效，所以需要在校准区域内保持高磁通密度，或者需要对基本华莱士公 式进行校正。

参考如下推导过程，示出了使用华莱士“空间损耗”方程计算磁飞行 高度(或间距)的实例。

作为磁头-介质磁间距的函数的磁头输出电压的华莱士方程：

$V=K·e^{-\frac{2\pi ·x}{\lambda }}=K·e^{-\frac{2\pi ·f·x}{v}}$方程1

其中，V＝|再生电压|；v≡磁头/磁盘速度；f≡频率；λ＝波长；K＝ 也是前置放大器和磁头增益对频率的变化的原因的系数；以及x＝磁间距 /磁飞行高度。

对于着陆/校准飞行高度d_TD的两个所选频率f1，f2(f2＞f1)，

测量相关联的声调幅度：

方程2

方程3

和的值永久地保存在例如驱动器的闪存内，以便将来使 用。

随后，在操作中，当要感测未知磁飞行高度d时，可执行以下处理：

设定d＝d_TD+d_Δ并测量f₁，f₂处的幅度和

使用所保存的着陆/校准值和并计算商：

$\frac{V_1^{x=d}}{V_2^{x=d}}=\frac{K_1·e^{-2\pi f_{1}d/v}}{K_2·e^{-2\pi f_{2}d/v}}=\frac{[V_1^{x=d_{\mathrm{TD}}}·e^{\frac{2\pi ·f_1·d_{\mathrm{TD}}}{v}}]·e^{-2\pi f_1(d_{\mathrm{TD}}+d_{\Delta })/v}}{[V_2^{x=d_{\mathrm{TD}}}·e^{\frac{2\pi ·f_2·d_{\mathrm{TD}}}{v}}]·e^{-2\pi f_2(d_{\mathrm{TD}}+d_{\Delta })/v}}=\frac{V_1^{x=d_{\mathrm{TD}}}}{V_2^{x=d_{\mathrm{TD}}}}{e}^{\frac{2\pi d_{\Delta }(f_2-f_1)}{v}};$以及

求解d_Δ

$\Rightarrow d_{\Delta }=\frac{v}{2\pi (f_2-f_1)}·\ln [\frac{V_1^{x=d}}{V_2^{x=d}}·\frac{V_2^{x=d_{\mathrm{TD}}}}{V_1^{x=d_{\mathrm{TD}}}}]$方程4

注意常量d_TD的消失

f₁和f₂的读取器信号路径增益比率变化，包括由于读取器输入级与柔 性悬垂的交互引起的作用——与基线处的比率相关——影响飞行高度测 量精度。需要在驱动器寿命内对差分增益(例如，频率f₁和f₂的相对增益 变化)进行限制。以上推导过程一般地示出了从着陆点推断出的磁飞行高 度的基线测量。与基线磁飞行高度相关联的幅度值以及随后的音调幅度值 可用于确定驱动器寿命内的未知磁飞行高度。

参考如下推导过程，示出了量化允许的模拟路径差分增益变化的处 理。

可通过如下计算敏感度函数来确定飞行高度对(自从着陆/校准以来 发生的前置放大器差分增益偏移造成的比率形式的)误差的敏感度：

方程5

$S_{\left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}^d\equiv \frac{\mathrm{\delta d}/d}{\delta \left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)/\frac{V_1^{x=d}}{V_2^{x=d}}}=\frac{\frac{V_1^{x=d}}{V_2^{x=d}}}{d}·\frac{\partial d}{\partial \left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}=\frac{v}{2\pi (f_2-f_1)·d}$方程6

注意$\frac{\partial d}{\partial \left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}=\frac{\partial d_{\Delta }}{\partial \left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}=\frac{v}{2\pi (f_2-f_1)}·{\left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}^{-1}$方程7

∴在间距d处的磁飞行高度中允许的Ψ百分比误差隐含了中 允许的百分比误差ε，

$ϵ=\frac{\Psi }{S_{\left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}^d}\%=\frac{\Psi ·2\pi (f_2-f_1)·d}{v}\%$方程8

以dB计，ε_dB＝20·log₁₀(1+ε/100)dB    方程9

$\Rightarrow {ϵ}_{\mathrm{dB}}=20·{\log }_{10}(1+\frac{\Psi }{100}\times \frac{2\pi (f_2-f_1)·}{v})$方程10

实例：

考虑3.5英寸，7200RPM/120RPS磁盘驱动器，具有3Gbit/秒OD最 大传送速率并且磁飞行高度d～6nm。

OD半径～1.6”(0.041m)f＝DR/2。

对于f₁和f₂，合理的选择为f₁＝f/8；f₂＝3f/8。

$\Rightarrow f=1.5e9\mathrm{Hz},$$f_1\cong 375\mathrm{MHz};$$f_2\cong 1125\mathrm{MHz}.$

求出允许的dB差分增益变化，以确保测量的飞行高度误差Ψ≤10％

$S_{\left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}^d\equiv \frac{v}{2\pi (f_2-f_1)·d}\approx 1.1,ϵ\equiv \frac{\Psi }{S_{\left(\frac{V_1^{x=d}}{V_2^{x=d}}\right)}^d}\approx \pm 9.1\%,$

分别计算与正负飞行高度误差相对应的dB增益误差：

-0.83dB≤ε_dB＝20·log₁₀(1+ε/100)dB≤+0.76dB

上述示出的磁飞行高度计算可扩展为量化跨越从MR磁头106穿过 记录通道模拟路径(例如VGA & CTF块120)的整个模拟系统的长期增 益率精度规格。在一个实例中，为实现指定飞行高度测量精度所必需的差 分增益偏移的限制可使用上述推导过程示出的处理来确定。上述推导过程 使用示例性值示出了上述推导过程的技术的应用。

参考图3，示出了曲线图，该曲线图示出了表示固定的±10％磁飞行 高度误差的最大允许差分增益误差ε_dB的绘制曲线A-L；在这种情况下，对 于7200RPM，磁头设置在OD附近的3.5英寸磁盘。敏感度(Sd)可根据 方程6来确定。误差(±dB)可根据方程8～方程10来确定。例如，可以 阅读图3的曲线图，以示出数据率为DR＝3Gbit/秒并且代表值为f₁＝DR/8 以及f₂＝3DR/8处，允许的系统差分增益误差应不超过～±0.58dB，以支持 ～4.5nm的磁飞行高度为。曲线图A-L的飞行高度和频率值总结在下面的 表1中：

表1

虽然所示系数可以表示典型记录通道中支持的系数。但是，其他系数 可用于满足特定实施方式的设计标准。点M标记了曲线C上的位置，该 位置表示数据率为3005Mbits/秒，飞行高度为4.5nm以及最大允许差分 增益误差为±0.58dB。点N标记了曲线E上的位置，该位置表示数据率为 3000Mbits/秒，飞行高度为3.5nm以及最大允许差分增益误差为±0.46dB。 点O标记了曲线J上的位置，该位置表示数据率为3000Mbits/秒，飞行高 度为2nm以及最大允许差分增益误差为±0.26dB。

4.5nm磁飞行高度在提高至1Tbit/in²记录密度所需的范围内。对于 ±0.58dB系统差分增益误差，给组合前置放大器读取/写入/回送模块112、 柔性悬垂传输线110以及MR磁头106级联分配～±0.5dB误差是合理的， 但是，在常规读取器中通常难以达到。剩余的～±0.08dB误差可在记录通 道116的模拟处理电路(例如，VGA&CTF块120)中消耗掉，并作为相 关联的ADC 122中的量化噪声。本发明一般提供能够将“校正后”误差降低 至允许的级别的方案。

参考图4(框图)，示出了框图，以阐明根据本发明的示例性实施方 式的图2中的前置放大器108的示例性实施方式。在一个实例中，前置放 大器108可实施为多磁头前置放大器。为了明了，省略了加热器驱动器元 件114。根据本发明的实施方式，前置放大器108可包含读取路径电路130、 写入路径电路132、回送路径(或通道)134、端子136以及端子138。前 置放大器108的正常读取路径电路130包括输入级(或电路)140(例如， 读取磁头单元)以及增益级(或电路)142。正常读取数据路径还包括MR 读取磁头106和柔性悬垂(FOS)组件110。为了简化，输入级140和增 益级142并入图2中的读取/写入/回送模块112。输入级140的数量可等于 驱动器上的磁头数。增益级142可共同提供具有从～12dB到～42dB的典 型范围的用户可编程增益。增益级142还可提供可编程的频率响应整形。 增益级142可共同服务于输入级140。可在输入级140中完成FOS 110的 终结。输入级140可合并MR偏置电路，以将相关联的MR磁头106偏置 于最佳的操作点。在处理之后，端子136上可显示放大后的回读信号(例 如，RD OUT)，用于去往柔性电路118上的读取通道116的传送。可以差 分形式显示放大后的回读信号RD OUT(例如，RDP/RDN)。

前置放大器108的写入路径电路132一般始于端子138。在一个实例 中，端子138可经由柔性电路118接收来自记录通道116的写入器电路(图 1中未示出)的低摆幅差分写入数据(例如，WD IN)。输入的写入数据通 过接收器和信号调节级150，通过写入驱动器(写入磁头单元)152，然后 到达FOS 154和感应写入磁头156。可将多个读取写入元件并入前置放大 器108。多个读取写入元件允许单个硅芯片服务于多个磁头。在一个实例 中，前置放大器108可包含磁头选择总线158。磁头选择总线158可用于 控制在指定时间激活哪一条读取写入路径。

前置放大器108的回送路径(或通道)134可耦接至(i)输入级140 和增益级142之间的读取路径电路130以及(ii)接收器和信号调节级150 与写入驱动器152之间的写入路径电路132。在一个实例中，回送路径134 的输入可耦接至接收器和信号调节级150的输出，并且该输出可耦接至增 益级142的输入。在一个实例中，回送路径134可包含块(或元件)160、 块(或元件)162、块(或元件)164以及块(或元件)166。元件160、 162、164和166是本发明的新型元件。通常激活块160、162、164和166 仅用于回送补偿校准。在回送补偿校准期间，禁用输入电路140。如果在 写入操作过程中执行回送补偿校准，可保持启用一个或多个写入磁头单元 152。如果单独执行回送补偿校准，则可使所有写入驱动器152断电。在 一个实例中，磁头选择总线158可对回送命令进行编码，或者可使用其他 模式标签，以启用回送通道134并禁用输入级140和写入驱动器152。

在一个实例中，块160可实施为读取器输入级140的简化(虚设)形 式。块160在这里一般称为读取回送单元(或电路)。为了简化和降低功 耗，例如，读取回送单元160可省略并入正常读取器输入级140的MR偏 置电路。只要读取回送单元160充分复制输入级140的响应，就可从读取 回送单元160中删除正常读取器输入级140中的其他特性。例如，输入级 140和读取回送单元160应拥有相似的输入结构。

在一个实例中，块162可实施为电流开关电路。通常，块162向读取 回送单元160提供可变幅度电流模式差分信号驱动。可编程幅度控制(例 如，来自前置放大器108的控制逻辑中的寄存器域)可允许用户选择确保 端子136上表现的前置放大器108输出在线性范围内的驱动级别。为抵消 读取器增益级142中的可选增益的影响，期望可编程性。在一个实例中， 可采用常规技术将电流开关162实施为具有可编程可变尾电流源的电流路 由(current-routing)长尾对。

在一个实例中，块164可实施为选择器电路。在一个实例中，块166 可实施为简化(虚设)的写入驱动器单元(或电路)。块166在这里一般 称为写入回送单元(或电路)。通常，块164调解来自两个源中的一个的 电流开关162输入：写入数据接收器和信号调节级150或写入回送单元 166。当为测量飞行高度执行回送校正时，可选择写入数据接收器和信号 调节级150。当为BPM系统中的延时补偿执行回送时，可选择写入回送 单元166。选择器164和电流开关162的频率响应应平坦，以超过期望的 测试频率。

根据本发明的教导，读取回送电路160并联于输入级140有效地被添 加并被配置为，使得可以在用户的控制下选择读取回送电路160的输出代 替输入级140的输出。同样，并联于写入驱动器152有效地设置写入回送 电路166。在一个实例中，在用户控制下，写入回送电路166可指向接收 来自端子138的输入，在这种情况下，任意数量的写入器驱动器152仍可 通过块150的输出来驱动。读取回送电路160和写入回送电路166通过开 关164和可变增益块162连接。

一般而言，包括回送激励路径中的写入回送驱动器166在飞行高度回 送补偿校准期间是不必要的，因为脉冲不对称性可影响所提取的回送谐波 幅度。对于BPM使用，将附加写入回送单元166并入回送激励路径中。 通常，写入回送单元166模拟正常写入驱动器单元152的操作，即使是在 较低内部摆幅处，同时保留对正常写入驱动器单元152的温度特性的延时。 这样，BPM回送操作可测量写入数据路径输入端子138至读取数据路径 输出端子136的延迟。每当飞行高度校正回送有效时，可禁用写入驱动器 152，以防止存储介质上的无意写入。在BPM回送期间，可禁用所有写入 驱动器152；可选地，但是一个或多个写入驱动器152可以是有效的，以 允许在写入操作期间的写入时钟定相的动态校正。

为了使用根据本发明的回送技术确定差分增益校正值，包含f₁，f₂频 率分量的数字序列通常施加至写入数据路径输入端子138。然后分析端子 136上的读取数据路径输出(例如，通过记录通道中的离散傅立叶变换 (DFT))，以确定f₁，f₂分量的相对幅度。可选地，单纯的f₁或f₂音调可 连续驱动至端子138，并再次使用DFT技术进行两次测量，因为电流开关 162和PECL接收器150都是高增益电流模式电路。应在着陆基线测量之 后立即执行回送程序，以获取永久保存在驱动器内存中的初始回送基线响 应。每当测量飞行高度时，可执行后续回送程序。前置放大器相对增益变 化的校正可给予(保存的)基线和后续回送结果之间的差。

通常，根据本发明的前置放大器回送测量隐含地包括柔性电路118 和通道模拟链120的作用。这是有益的，避免了通道模拟链的单独本地回 送校准的需要。一般而言，回送程序不会受到FOS/Zin失配变化引起的端 子失配影响。因此，根据本发明实施的前置放大器应提供对温度稳定的宽 带输入阻抗。在所选飞行高度测试频率f₁，f₂处，串联FOS/输入级或电流 电压转换网的相对响应不应在产品寿命内发生明显变化。

参考图5，示出了详细阐明图4中的前置放大器108的实施方式的示 图。在一个实例中，块的回送电路134可设置在块(或电路)170、块(或 电路)172、块(或电路)174以及块(或电路)176中。通常，块170和 172类似于图4中的读取回送单元160。通常，块174类似于图4中的块 162和164。通常，块176类似于图4中的写入回送单元166。在一个实例 中，块170可用作虚设回送共模零电路。在一个实例中，块172可事实为 虚设(回送)读取单元。在一个实例中，块174可事实为回送注入和增益 控制电路。在一个实例中，块176可事实为虚设(回送)写入器电路。

块170可包含与虚设读取单元172相关联的输出清零和共模控制电 路。块170的电路可用于确保虚设读取单元172中的静态偏移不会过分驱 动读取器后端增益级142。可关于读取磁头单元140设置相似偏移-清零电 路。当设置这种清零电路时，与读取磁头单元140和虚设读取单元172相 关联的清零电路可合并。在一个实例中，回送注入和增益控制块174可包 含合并在一起的图4中的选择器块164和电流开关块162。选择器块164 和电流开关块162可合并在一起，以在电路级联时降低增大的传播延迟不 确定性。块176可包含用于BPM路径延时测量的写入回送单元166。

参考图6，示出了阐明图5中的回送块134的示例性实施方式的示图。 图6中示出的电路一般地示出了根据本发明的示例性实施方式。本领域普 通技术人员在阅读这里包含的教导时会明白，也可以有可选实现方式。在 一个实例中，优选地使用互补硅锗BiCMOS处理(双极结型晶体管与互补 金属氧化物半导体技术的结合)。但是，在不背离本发明的指定范围的情 况下，其他工艺技术可用于实施回送块134。在一个实例中，可使用互补 双极折叠级联来实施回送块174。回送注入和增益控制块174通常合并选 择器块164和可变幅度电流开关块162的功能，以在电路级联时降低增大 的传播延迟不确定性。

在一个实例中，组合选择器和可变幅度电流开关块174可将电流模式 信号传送至回送读取单元172的电阻分压器176。通常，电阻分压器176 模拟MR磁头。电阻分压器176的中心电阻器可以为低值，例如，5Ω， 允许利用回送注入开关174中充足的器件电流密度，以通过操作集电极电 流产出最大值Ft或Fmax处的器件来优化器件响应时间。电流开关174可 包含可变强度的尾电流镜(如I安培)，从而允许控制回送注入级别。如 前所述，优选这种控制，以便补偿前置放大器的读取器部分中的增益设定 变化。(pnp)折叠级联发射极源可从属于强度2I。运算跨导放大器(OTA) 178可在虚设读取单元172中建立共模接地，并在将输出施加至增益级142 之前清零读取单元的输出。可通过耦接在OTA 178的输出处的电容器来提 供环路补偿。OTA 178可独立于读取器输入级140的MR偏置控制电路中 包含的OTA，或者可与之合并。由于高零点精度和快速恢复时间在回送模 式中并非必要因素，所以OTA 178可采用简单设计。

在一个实例中，可将虚设读取单元172配置为具有尾源建立输入阻抗 (如Zin)的共栅拓扑，以匹配主前置放大器的共栅/交叉耦接共栅结构。 虚设读取级172可采用相等的并联反馈差分共发射极形式的等价物。但是， 可实施其他虚设级设计，以匹配特定主前置放大器的输入级。

参考图7，示出电路108′的示图，以阐明根据本发明可选实施方式实 施的另一示例性前置放大器。相同编号的块与图4中的对应块具有同等功 能。电路108′省略了图4中的全虚设回送电路134，有利于多个单独且较 小的桥接回送单元，134a-134n。每个较小的桥接回送单元，134a-134n， 都与图4中的单元134具有相似结构。每个桥接单元，134a-134n，都可服 务于一对读取/写入磁头单元(例如，140a和152a、140b和152b等)。为 降低复杂性，可从各个写入磁头单元152a-152n内捕获信号(如182所示)， 并被驱动至各个读取磁头单元140a-140n(如180所示)。虽然示出了桥接 回送单元134a-134n耦接在相似编号的读取/写入磁头之间，但是由给定桥 接回送单元耦接的特定读取/写入磁头并不是关键的。通过实施多个桥接回 送单元134a-134n而非单个回送电路134，如图4所示，回送路径包含比 图4的实施方式更多的读取/写入数据路径。结果是，与图4示出的实施方 式相关的回送和数据传输路径之间的匹配得到有益改善。此外，因为图7 的实施方式中的回送和读取/写入磁头单元的接近性，所以回送和数据路径 之间的热致参数漂移在图7实现方式中比图4实现方式的更低。

图中还示出了示例性读取磁头单元140x，阐明了桥接回送单元 134a-134n可连接至输出元件184的第一输入，读取磁头单元的其他电路 186可连接至元件184的第二输入。此外，图中还示出了示例性写入磁头 单元152x，阐明了桥接回送单元134a-134n可连接在写入磁头单元152的 移位元件187和写入桥接元件189之间。

参考图8，示出了详细阐明图7中的前置放大器108’的实施方式的示 图。在一个实例中，元件106、110、138、140、142、146、150、152、154 和156可以类似于图5的相似编号的元件来实施。如图5所示，写入磁头 单元152和读取磁头单元140可以配对。可通过桥接电路部分190、192、 194、196和198引入回送通道。回送桥接部分190和192仅用于位图案化 介质记录。部分190可接收来自通常出现在写入器单元152中的电平移位 器187的输入。部分192可接收来自PECL接收器150的输入。在一个实 例中，来自PECL接收器150的信号可由部分196进行缓冲。部分190可 被配置为将CMOS信号转换为差分信号。在一个实例中，部分192可实 施为AOI栅极。

部分190提供近似地跟踪通过写入器输出驱动器189的延迟的延迟。 可通过AOI栅极192完成位图案化介质和飞行高度回送模式之间的选择。 AOI栅极192一般对应于图7中的开关164。AOI栅极接收来自PECL接 收器150的输入，并将该信号传送至部分196。部分196一般对应于图7 中的桥接回送电路的读取部分134a-134n。部分198将回送信号注入读取 磁头单元140。包含部分190、192和194的回送桥接单元可与每对读取写 入磁头单元，140a-140n和152a-152n相关联。

可通过部分198来完成放大器142的输入处的偏置的清零。部分198 可实施为清零环路OTA和电容器。部分198将电流注入部分194，将放大 器142输入处的偏置伺服为零。MR偏置控制反馈回路可多路复用以完成 清零，无需提供单独的清零元件198。

根据本发明的本桥接方案的另一种变形用于使读取磁头单元140中 的输入放大器184保持完全偏置，并抑制MR磁头偏置。取消激活MR磁 头偏置通常会抑制磁头回读信号，使得回送占据主导地位，同时降低偏移 清零电路的复杂性。根据本发明的桥接方案的又一个变形，桥接回送单元 134a-134n可采用(其输出直接将电流注入各个读取磁头单元140a-140n 中的)简单电流开关长尾对。这种方法的吸引力在于它的简单性。但是， 将需要在微安回送注入电路中具有足够Ft的双极或MOSFET器件。

参考图9，示出了阐明回送增益电路200的示例性实施方式的示图。 电路200可用于实施图8的回送增益块194。共基极晶体管QA允许将偏 移清零电流注入回送级。激活开关，以选择回送注入。在一个实例中，开 关可响应于信号(例如，ENABLE LOOPBACK)而被控制。在一个实例 中，开关可实施为NMOS器件。通过在每条支臂上设置多个开关，可以 在多个读取器单元之间共享单个回送单元。电源IL被匹配。因此，没有 电流从电源IL流入NMOS源极。因此，仅通过电源IX来偏置NMOS器 件。电源IL通过控制生成跨过电阻器R1的电压的开关电流来设定回送增 益。电阻器R1一般为较小值(例如，5-20欧姆)。电阻器R2一般被配置 为接近MR磁头的电阻(例如，每个～200欧姆)。NMOS器件的栅极一 般连接至跟踪NMOS共栅极级的Vgs(on)的电压电源(例如，+Vgson)。 这样，使得CG NMOS输出变为～0V。

参考图10，示出了电路210的示图，阐明了根据本发明的读取磁头 单元的示例性实施方式。读取磁头单元电路210可用于实施图8的块140。 根据本发明，电路210可与常规读取磁头单元类似地实施，除非电路210 可包括(i)用于连接电路210至回送级(例如，电路200)的连接点(例 如，电路200)以及(ii)被配置为在正常模式(例如，常规读取磁头单 元)和根据本发明的回送模式之间切换电路210的开关。在一个实例中， 开关可实施为NMOS器件。开关可配合回送级中的相似开关起作用。在 一个实例中，可取消激活开关，以选择回送模式。在一个实例中，开关可 响应于信号(例如，～ENABLE LOOPBACK)而被控制。在一个实例中， 信号～ENABLE LOOPBACK可补偿信号ENABLE LOOPBACK。

参考图11A，示出了电路220的示图，阐明了包含运算跨导放大器 (OTA)的回送清零电路的示例性实施方式。电路220可用于实施图8中 的清零块198。电路220可被配置为生成可被提供给所有磁头单元的读取 磁头单元桥接零信号。电路220可被配置为基于读出信号(例如， NULLPOINT SENSE)和参考信号(例如，CURRENT_SWITCH CM REF) 生成读取磁头单元桥接零信号。

参考图11B，示出了电路230的示图，阐明了回送清零电路的另一示 例性实施方式。通常，电路230为电路220的简化形式。例如，电路230 删除了一个OTA、两个NMOS器件、一个电容器以及两个电阻器。OTA 和PMOS差分对用作直流电压清零环路，以去除来自读取器增益级中增益 级中的增益级的输入的静态偏移。选择电容器，以补偿反馈回路。

参考图12，示出了柱状图，阐明了具有以及不具有根据本发明的回 送补偿的前置放大器、FOS和MR磁头的差分增益误差。阴影的条柱表示 未校正的差分增益误差。根据本发明，白色的条柱表示利用回送补偿获得 的校正差分增益误差。覆盖了30％至60％的相对湿度，对应于使用干燥剂 的HDA的内部湿度(湿度影响FOS聚酰亚胺薄膜电介质的)。示出了 工业环境典型的范围为从-1℃到139℃的前置放大器晶片温度。横坐标中 点上的箭磁头280限定了执行工厂进行的初始着陆/后退测量的环境条件。 浅色条柱表示在数据率为DR＝3Gbit/秒且f₁＝DR/8，f₂＝3DR/8处，具有设 置在在OD(r＝1.6英寸)附近的磁头的7200RPM，3.5英寸驱动器的校 正后(例如，使用回送补偿)结果。相较于由暗色条柱强调的未校正值， 相对f₁，f₂差分增益误差降低～60％，表明根据本发明校正的前置放大器能 够在未来1Tb/in²记录系统中对于在～2nm处的飞行高度测量来说可允许的 ～±0.18dB差分增益误差。

参考图13，示出了流程图，阐明了根据本发明的包括回送补偿的双 频飞行高度测量技术的处理300。处理300假定在工厂已执行着陆/后退测 量。因此，处理300表示在磁盘驱动器寿命内定期执行的飞行高度校准和 控制序列。通常，贯穿驱动器寿命定期执行处理(方法)300。方法300 一般包含步骤(或状态)302、步骤(或状态)304、步骤(或状态)306、 步骤(或状态)308、步骤(或状态)310、步骤(或状态)312以及步骤 (或状态)314。可使用前置放大器108实施方法(或处理)300。一般地， 所有幅度测量值均以分贝(dB)表示。虽然为了清楚，全差分增益校正被 示出为在步骤308处被施加，但是回送校正可以被分离并且在每次回送试 验之后立即进行局部补偿。一般用后一种方法保存存储器。

在步骤302中，处理300开始。在步骤304中，磁头退回预记录的校 准区域，并在前置放大器102的输出处测量(例如，在读取通道ADC 122 的输出处进行测量)当前飞行高度(例如，d¹)处发生的双(例如，f₁，f₂) 音调回放幅度。测量值可称为(表示为)A_f1和A_f2。在步骤306中，设定 (启用)回送模式，并将复合f₁，f₂序列注入到写入数据线上。当将复合 f₁，f₂序列注入到写入数据线上时，f₁，f₂分量的幅度被记录(例如，在读 取通道ADC 122的输出处)。记录的幅度可称为A_f1^回送和A_f2^回送表示。在步 骤308中，可使用预定(例如，工厂设定的)基线回放和基线回送值(例 如，A_f1^校正＝A_f1-(A_f1^回送-A_f1^回送基线)，且A_f2^校正＝A_f2-(A_f2^回送-A_f2^回送基线))来计 算校正后的回放幅度。在步骤310中，可使用华莱士方程计算与设定点 d_BL：ε＝d_BL-d¹相关的飞行高度误差。在步骤312中，补偿后且定标后的ε 可应用于前置放大器108中的加热器驱动器114，控制到设定点的d_BL飞 行高度。在步骤314中，处理300可以结束。但是，必要时可重复处理300 (例如，多次迭代)。

参考图14，示出了流程图，阐明了测量根据本发明的包括回送补偿 的双频飞行高度测量技术中使用的基线参数的处理400。处理400一般发 生在工厂，在那里包括具有根据本发明的回送补偿的双频飞行高度测量的 装置被制造或测试。在工厂进行处理400，以防止无意的磁头磁盘干扰方 面的机会。处理400是执行(上面参考图10描述的)处理300的前提条 件。方法400一般包含步骤(或状态)402、步骤(或状态)404、步骤(或 状态)406以及步骤(或状态)408。可使用前置放大器108执行方法(或 处理)400。

在步骤402中，基线参数测量处理400开始。在步骤404中，在额定 环境下，当磁头在预记录的校准区域上时，调整磁头以接近“着陆点”，然 后后退至期望的基线/设定点飞行高度(例如，d_BL)。在期望的基线/设定 点飞行高度，在前置放大器108的输出处检测(例如，在读取通道ADC 122 的输出处测量)双(例如，f₁，f₂)音调的幅度，并永久保存为A_f1^基线和A_f2^基线。在步骤404中，立即设定回送模式，并将复合f₁，f₂序列注入到写入 数据线上。当将复合f₁，f₂序列注入到写入数据线上时，将f₁，f₂音调的幅 度被记录(例如，在读取通道ADC 122的输出处)为A_f1^基线和A_f2^基线，并 且被存储。在步骤408中，处理400结束。

本领域的技术人员应该明白，根据本说明书进行编程之后，可使用以 下装置执行图10和图11的示图所执行的功能：常规通用处理器、数字计 算机、微处理器、微控制器、RISC(精简指令集计算机)处理器、CISC (复杂指令集计算机)处理器、SIMD(单指令多数据)处理器、信号处 理器、中央处理单元(CPU)、算术逻辑单元(ALU)、视频数字信号处理 器(VDSP)和/或类似计算装置。本领域的技术人员还应该明白，熟练的 编程员可根据本发明的教导准备适合的软件、固件、编码、程序(routine)、 指令、操作码、微码和/或程序模块。通常由机器实施方式的一个或多个处 理器从介质或多个介质来执行软件。

本发明也可通过制备ASIC(专用集成电路)、平台ASIC、FPGA(现 场可编程门阵列)、PLD(可编程逻辑器件)、CPLD(复杂可编程逻辑器 件)、门海、RFIC(射频集成电路)、ASSP(专用标准产品)或通过将常 规元件电路的网络互联来实施，如这里所述，其修改对本领域的技术人员 来说是显而易见的。

因此，本发明也可包括可以是(包括可用于对机器进行编程以执行根 据本发明的一个或多个处理或方法的指令的)存储介质或媒体和/或传输介 质或媒体的计算机产品。通过机器来执行计算机产品中包含的指令并且操 作外围电路，可将输入数据转换成存储介质上的一个或多个文件和/或表示 物理对象或物质(诸如音频和/或视频描述)的一个或多个信号。存储介质 可包括但不限于任何类型的盘(包括软盘、硬盘、磁盘、光盘、CD-ROM、 DVD以及磁光盘)以及电路(诸如ROM(只读存储器)、RAM(随机存 取存储器)、EPROM(电可编程ROM)、EEPROM(电可擦除ROM)、 UVPROM(紫外可擦除ROM)、闪存、磁卡、光卡和/或适合于存储电子 指令的任何类型的介质。

本发明的元件可构成一个或多个装置、单元、组件、系统、机器和/ 或设备的一部分或全部。装置可包括但不限于服务器、工作站、存储阵列 控制器、存储系统、个人电脑、膝上电脑、笔记本电脑、掌上电脑、个人 数字助理、便携式电子设备、电池供能装置、机顶盒、编码器、解码器、 代码转换器、压缩器、解压缩器、预处理器、后处理器、发射器、接收器、 收发器、密码电路、蜂窝电话、数码相机、定位和/或导航系统、医疗设备、 平视显示器、无线电设备、音频录制、存储和/或回放装置、视频录制、存 储和/或回放装置、游戏平台、外围设备和/或多芯片模块。本领域技术人 员应明白，本发明的元件可用于其他类型的装置，以满足特定应用的标准。

虽然已经参考其优选实施方式具体示出并且描述了本发明，但是本领 域的技术人员应明白，各种形式上和细节上的修改都不背离本发明的范 围。