混合跳频无线收发系统及其运行方法

摘要

本发明为混合跳频无线收发系统及其运行方法，本系统包括发射机和接收机。发射机有依次连接的数据接口、跳频组帧器、发射机差分跳频模块和常规跳频模块、D/A变换器和前端发射电路。接收机为依次连接的前端接收电路、A/D变换器、接收机常规跳频模块和差分跳频模块、跳频解帧器和数据接口。本系统的运行方法将整个工作频段划分为M个带宽相等的子频段，常规跳频在各段频带之间跳变，而差分跳频则在段内跳变。发射机通过常规跳频和差分跳频，实时全频段跳频，生成待发送的跳频信号；接收端按相反顺序完成对接收信号的解跳，还原出数据信息。本发明采用两种跳频，充分利用两种优势，提高了系统的随机性和抗干扰、抗侦查能力，有效提高跳频通信性能。

说明书

(一)技术领域

本发明涉及无线通信技术的无线跳频通信领域，具体为一种综合采用两 种跳频方式和两级跳频结构，通过混合方式实现高速无线跳频通信的混合跳 频无线收发系统及其运行方法。

(二)背景技术

不同于传统的常规跳频技术，差分跳频(DFH，Differential Frequency  Hopping)技术代表了现代跳频通信技术的新发展，甚至在短波频段上可实现 高速跳频(跳频速率可达5000Hop/s)和高速数据传输(传输速率可达19.2 kbit/s)，极大地提高了抗跟踪干扰和侦查的能力，数据传输的有效性大为提 高。

不同常规跳频系统编码、调制和跳频的顺序实现方式，差分跳频系统中， 编码、调制和跳频采用网格编码调制(TCM，Trellis Coded Modulation)一 体化实现方式。发送端，信息数据经过信道编码后，再经G函数映射为跳频 序列控制数控振荡器(DDS，Direct Digital Synthesizer)产生相应的跳频载 波；在接收端，对A/D采样信号进行数字正交下变频后产生两路正交的信号， 随后对其进行快速傅立叶变换(FFT，Fast Fourier Transformation)，变换 结果经跳频检测单元判决得到有效的跳频信号，再经频率序列译码模块根据 事先定义好的规则解调出发送的数据信息。

跳频系统若能实现实时全频段跳频，对系统的抗干扰能力的提升将大有 裨益。但是，由于受到数字信号处理单元的软硬件资源的限制，差分跳频方 式难以实现较宽的频率范围跳变。例如，若要实现短波全频段(3～30MHz) 跳频，根据带通采样定理，ADC的采样速率为f_s≥60Msps。若直接以如此高 的速率采样，其后续的快速傅立叶变换(FFT，Fast Fourier Transformation) 数据运算等信号处理将极难实现。现有相关增强型跳频系统(CHESS， Correlated Hopping Enhanced Spread Spectrumd)采用“分段跳频”解决， 即将短波段划分为若干个频段，取其中一个频段作为工作频段，采用正交下 变频的方法，将信号变为一定速率的复采样信号，随后再对此信号进行快速 傅立叶变换(FFT，Fast Fourier Transformation)处理。这种方法有效缓 解了快速傅立叶变换(FFT，Fast Fourier Transformation)的实现难度， 降低了信号处理对硬件的要求，但是却大大减少了频率跳变范围(一般为 2MHz左右)，也大大降低了抗干扰和抗侦查的能力。

此外，差分跳频系统正交组网性能较差。对于单用户的通信，差分跳频 系统可以提供较高的数据传输率，由于不存在异频干扰，其可靠性也非常高。 当网内有多个用户时，若采用异步正交组网，其后果是频谱利用率急剧下降。 若采用异步非正交组网，由于存在子网间的异频干扰，差分跳频系统的性能 则完全依赖于系统本身的差错纠正能力，受与最大似然频率序列检测相关的 编码特性制约。若提高系统的差错纠正能力，实现的复杂度将相应提高。

R-S序列有良好的正交性，在同步组网时可实现“无碰撞”组网，在异步 组网时性能也非常优良，若常规跳频序列采用R-S码，系统可较易实现正交 组网。但常规跳系统可实现的跳速较低，数据传输率也较低。

(三)发明内容

本发明的目的是设计一种混合跳频无线收发系统，包括常规跳频和差分 跳频两大结构，实现实时全频段跳频，有效增强了抗干扰和抗侦查能力。

本发明的另一目的是设计一种混合跳频无线收发系统的运行方法，发射 端通过常规跳频和差分跳频，实时全频段跳频，生成待发送的跳频信号；接 收端按相反顺序完成对接收信号的解跳，还原出数据信息。

本发明设计的混合跳频无线收发系统包括发射机和接收机两大部分。

发射机主要包括：顺序连接的发射机数据接口、跳频组帧器、发射机差 分跳频模块、发射机常规跳频模块、D/A变换器(数模变换器)和射频宽带 前端发射电路。其中发射机差分跳频模块含有依次连接的频率序列编码器、 差分跳频频率控制字存储器(ROM)、插值器和差分跳频数控振荡器(差分跳 频NCO)；发射机常规跳频模块则含有发射机R-S序列发生器、常规跳频频率 控制字存储器(ROM1)、插值滤波器、发射机跳频数控振荡器(发射机跳频 NCO)和减法器。发射机R-S序列发生器的一个输出接入跳频组帧器、另一输 出经常规跳频频段频率控制字存储器接入发射机跳频NCO，差分跳频NCO输 出的Q路和I路信号分别接入一台插值滤波器，2台插值滤波器输出的内插 后的I路和Q路差分跳频信号分别与发射机跳频NCO产生的两路跳频载波信 号混频，得到I₁路和Q₁路信号，接入减法器。所得Q₁路信号和I₁路信号之差， 经D/A变换器送入射频宽带前端发射电路。

接收机主要包括：依次连接的射频宽带前端接收电路(RF前端宽带接收 电路)、A/D变换器(模数变换器)、接收机常规跳频模块、接收机差分跳频 模块、跳频解帧器和接收机数据接口。其中接收机常规跳频模块包括解跳数 控振荡器(解跳NCO)、抽取滤波器、低通滤波器、常规跳频同步器、接收机 R-S序列发生器；接收机差分跳频模块包括快速傅立叶变换(FFT Fast  Fourier Transformation)模块(FFT模块)、频率序列译码器和跳沿同步器， 频率序列译码器由载频识别器连接维特比译码器组成。FFT模块的输出接入 频率序列译码器和跳沿同步器，跳沿同步器反馈接入FFT模块。跳频解帧器 输出的同步信息接入常规跳频同步器，常规跳频同步器的输出连接接收机 R-S序列发生器，再接入解跳NCO，解跳NCO发出的2路载波信号与A/D变换 器高速数据采样得到Q₁和I₁两路信号混频后分别经过抽取滤波器和低通滤波 器得到Q路和I路信号送入接收机差分跳频模块。

上述发射机常规跳频模块、发射机差分跳频模块、接收机常规跳频模块 及接收机差分跳频模块均采用数字信号处理器(DSP，Digital Signal  Processing)实现。数字信号处理模块的核心为现场可编程门阵列 (FPGA，Field-programmable Gate Array)。

本发明设计的混合跳频无线收发系统的运行方法将整个短波频段划分为 M段，每段带宽均相等，常规跳频在各段频带之间跳变，而差分跳频则在段 内跳变。

本运行方法具体分为发射机和接收机的运行，

发射机生成待发送的跳频信号的具体运行步骤如下：

I、通过数据接口，发射机读取待发送的数据信息；

II、跳频组帧器同时读取R-S序列发生器产生的同步信息(寄存器状态 信息和时钟信息)以及数据接口的待发送的数据信息，进行组帧设计，信息 经组帧后送入差分跳频模块进行处理；

III、组帧后的信息数据送入发射机差分跳频模块的频率序列编码器，在 此频率转移函数将组帧后的信息数据进行差分编码映射，或称之为频率序列 编码，得到差分跳频序列信息，再以序列号值作为地址，访问差分跳频信号 频率控制字存储器ROM，得到差分跳频信号频率控制字后送入插值器；

IV、在插值器对差分跳频序列进行插值处理，通过对频率控制字进行内 插处理，将其采样率提升至与差分跳频NCO采样率匹配；

V、插值处理后的信息进入差分跳频NCO，差分跳频NCO读取差分跳频 信号频率控制字，输出I、Q两路正交的且与输入数据信息相关的差分跳频信 号，I、Q两路信号用式①表示，式中f_c为差分跳频信号的频率。

S_I(t)＝cos(f_ct)  S_Q(t)＝sin(f_ct)①

VI、I、Q两路差分跳频信号分别进入发射机常规跳频模块的插值滤波 器进行内插，将其采样率提高至f_s，使其数据率与发射机跳频NCO的输出信 号数据率相匹配；

VII、发射机R-S序列发生器输出伪随机序列，并以序列号值作为地址 访问常规跳频频段频率控制字存储器ROM1，得到频率控制字后送入发射机 跳频NCO；；

VIII、发射机跳频NCO读取常规跳频频段频率控制字，产生两路正交的跳 变速率为R_f的跳频载波，分别与经内插后的I路和Q路差分跳频信号相混频， 得到I₁路和Q₁路两路正交的跳变速率为5Hop/s的常规跳频载波信号，用式 ②表示，式中f_q为常规跳频系统所选频段的频率。

S_I1(t)＝cos(f_qt)  S_Q1(t)＝sin(f_qt)②

IX、I₁路和Q₁路进入减法器得到二者的差，Q₁路信号和I₁路信号之差通 过D/A变换器、送入射频宽带前端发射电路，由天线发射。发送信号可用式 ③表示，f_c为差分跳频信号的频率，f_q为常规跳频系统所选频段的频率。

S(t)＝S_I(t)-S_Q(t)＝cos(f_ct)*cos(f_qt)-sin(f_ct)*sin(f_qt)＝cos[(f_c+f_q)t]③

所述步骤II中，跳频组帧器同时读取R-S序列发生器产生的同步信息和 数据接口的待发送的数据信息后，在初始同步阶段设计为初始同步帧，在勤 务同步阶段设计为勤务数据帧，完成组帧设计。

接收机完成对接收信号的解跳，还原出数据信息的具体运行步骤如下：

i、接收机的射频宽带前端接收电路通过射频天线和其前置射频(RF) 放大器得到的射频信号，送入A/D变换器进行高速数据采样，得到Q₁和I₁两路信号；

ii、常规跳频同步器根据跳频解帧器解调出的同步信息，调整本地的伪 码发生器状态信息和时钟信息(TOD信息，Time of the Day)，将同步信息 送入接收机R-S序列发生器，使接收机R-S序列发生器生成与发射机发送的 射频信号跳变规律一致的R-S伪随机码；

iii、接收机R-S序列发生器接入解跳数控振荡器(解跳NCO)，控制解跳 NCO产生与发射机的发送的射频信号跳变规律一致的2路跳频载波信号，分 别与步骤i得到的Q₁和I₁信号混频实现解常规跳；

iv、解常规跳后的2路信号分别经过抽取滤波器进行正交数字下变频， 经低通滤波器滤除掉带外干扰信号，得到Q路和I路正交的差分跳频信号送 入接收机差分跳频模块；

v、在跳沿同步器的控制下，快速傅立叶变换模块确定跳频信号的起始 时刻(即跳沿同步)，并计算每跳信号的幅度和相位信息，之后送入载频识别 器

vi、载频识别器根据FFT模块计算出的每跳信号的幅度信息和相位信息 判决出有效的跳频信号，并将其转换为相应于发射机发送信号的频率序列编 号，再将编号送入维特比译码器；

vii、维特比译码器根据频率序列编号，还原出相应的接收数据信息，再 送往跳频解帧器；

viii、跳频解帧器完成同步信息相关码的检测和对解调信息的拆帧，并将 同步信息反馈回跳频同步器，有用的数据信息则经数据接口送往信息最终用 户。

所述步骤ii，在初始同步阶段，常规跳频同步器控制接收机R-S序列发 生器输出一个递增的周期序列(0，1，…M-1，0，1…M-1，0…)，序列值跳变速率 为100Hop/s。

所述步骤ii中，当扫描时间超过6s后若没有完成捕获，则常规跳频同步 器控制接收机R-S序列发生器停止扫描输出，转为输出一固定值，控制解跳 NCO输出一固定载波(将接收机频段固定于某频段)，直至完成捕获为止。随 后，常规跳频同步器进入接收伪随机码状态信息和TOD信息状态，等到检测 到同步结束标志信号后，便用接收到的伪随机码状态信息和TOD信息控制接 收机R-S序列发生器进行状态更新，进而生成与发射机一致的R-S伪随机码。

所述步骤iii中，解跳NCO产生的2路跳频载波信号为跳变速率为100 Hop/s的2路正交的本地载波，控制解跳数控振荡器输出一跳变速率为 100Hop/s的载波。

所述步骤v中，在一个扫描时间内，跳沿同步器迅速进行跳沿调整。由 于差分跳沿同步仅需要13跳即可完成跳沿同步，因此如若扫描到发射信号， 在一个扫描时间内跳沿同步器可迅速进行调整直至完成跳沿同步。

所述步骤viii中，跳频解帧器对包括同步头在内的同步信息进行相关检测， 若检测到同步头，便发出指令控制接收机R-S序列发生器停止扫描输出，进 而控制解跳NCO输出当前载波(停留在当前频段)，至此便完成了同步的捕获。

所述步骤viii中，完成同步捕获后，跳频解帧器将解调出的同步信息(伪 随机码状态信息和TOD信息)反馈回常规跳频同步器。

本运行方法将整个工作频段划分为多个相等的子频段，工作频段的总带 宽B_w由式B_w≥M×2*[N×B_s+B_h]决定，其中M为常规跳频的频段数，N为 每个频段内差分跳频的频点数，B_s为信道间隔，B_h为过渡带宽。

对M、N的取值要进行综合权衡。当取M＝1时，则此系统就是单纯的差分 跳频系统。M取值越大，常规跳频频段数越多，多址性能则越好，利于系统 的正交组网，但常规跳频同步实现难度会进一步增大。对应的差分跳频的N 值越小，差分跳频硬件资源消耗则越小。但差分跳频频点数过少，自由距则 会越小，系统的纠错能力越差，差分跳频的性能难以提高。反之，亦有相应 的问题。M、N的分配取值牵涉到多址性能、复杂度和成本，必须认真考虑。

本发明设计的分配原则为整个短波工作频段划分为M个相等的子频段， 分段后任意两个常规跳频点之间的频差大于或等于2倍的差分跳频带宽B_c， 即|f_qi-f_qj|≥2B_c i，j＝1，2..M，且f_qi＞2B_c i＝1，2..M。确保当接收机频段与发射 机频段一致时，经混频和滤波后只保留有用信号。

本发明混合跳频无线收发系统及其运行方法的优点为：1、采用两种跳频 方式和两级跳频结构的形式，充分利用两种方式的各自优势和两种结构的级 联特点；后级采用差分跳频方式，保持了差分跳频高速跳变和高速数据传输 等优点，同时前级采用常规随机跳频方式，获得了正交组网性能，在多用户 情况下性能远好于差分跳频系统；本跳频系统可以实现在频段之间大间隔跳 变，也就实现全频段跳频，由此可以把跳频带宽扩展至整个短波频段，具有 更宽的跳频带宽，极大地丰富了跳频频点数，提高了系统的随机性和抗干扰、 抗侦查能力，系统的误码性能远远好于单纯采用差分跳频的系统，有效提高 跳频通信的性能；2、降低了差分跳频对硬件规模和技术的要求，也降低硬件 成本和实现的难度；3、两级级联的跳频结构，参数和性能可以合理分担和互 换，可以根据用户数和硬件资源对频段进行灵活划分，在复杂度和成本之间 平衡，保证了设计上的灵活性；例如，可以减少后级差分跳频频点数，增加 前级常规跳频频点数，来降低差分跳频处理难度；4、R-S序列有良好的正交 性，在同步组网时可实现“无碰撞”组网，在异步组网时性能也非常优良； 前级采用R-S码作为伪随机码，跳频系统可实现正交组网；5、差分跳频的高 跳速与常规跳频的低跳速级联，更有利于系统同步的实现；常规跳频速率较 低，可在一个常规跳的时间内传输完所有的同步信息，较易实现跳频同步。

(四)附图说明

图1为本混合跳频无线收发系统实施例发射机的结构框图；

图2为本混合跳频无线收发系统实施例接收机的结构框图。

(五)具体实施方式

混合跳频无线收发系统实施例

本混合跳频无线收发系统实施例的发射机如图1所示，接收机如图2所 示。

发射机主要包括：顺序连接的发射机数据接口、跳频组帧器、发射机差 分跳频模块、发射机常规跳频模块、D/A变换器和射频宽带前端发射电路。 其中发射机差分跳频模块含有依次连接的频率序列编码器、差分跳频信号频 率控制字存储器(ROM)、插值器和差分跳频数控振荡器(差分跳频NCO)；发 射机常规跳频模块则含有发射机R-S序列发生器、插值滤波器、发射机跳频 数控振荡器(发射机跳频NCO)和减法器。发射机R-S序列发生器的一个输 出接入跳频组帧器、另一输出经常规跳频频段频率控制字存储器接入发射机 跳频NCO，差分跳频NCO输出的Q路和I路信号分别接入一台插值滤波器，2 台插值滤波器输出的内插后的I路和Q路差分跳频信号分别与发射机跳频 NCO产生的两路跳频载波信号混频，得到I₁路和Q₁路信号，接入减法器。所 得Q₁路信号和I₁路信号之差，经D/A变换器送入射频宽带前端发射电路。

接收机主要包括：依次连接的低噪声射频宽带前端接收电路(低噪声RF 宽带前端接收电路)、A/D变换器、接收机常规跳频模块、接收机差分跳频 模块、跳频解帧器和接收机数据接口。其中接收机常规跳频模块包括解跳 NCO、抽取滤波器、低通滤波器、常规跳频同步器、接收机R-S序列发生器； 接收机差分跳频模块包括快速傅立叶变换(FFT Fast Fourier  Transformation)模块、频率序列译码器和跳沿同步器，频率序列译码器由 载频识别器连接维特比译码器组成。FFT模块的输出接入频率序列译码器和 跳沿同步器，跳沿同步器反馈接入FFT模块。跳频解帧器输出的同步信息接 入常规跳频同步器，常规跳频同步器的输出连接接收机R-S序列发生器，再 接入解跳NCO，解跳NCO发出的2路载波信号与A/D变换器高速数据采样得 到Q₁和I₁两路信号混频后分别经过抽取滤波器和低通滤波器得到Q路和I路 信号送入接收机差分跳频模块。

上述发射机常规跳频模块、发射机差分跳频模块、接收机常规跳频模块 及接收机差分跳频模块均用FPGA(现场可编程门阵列)实现。

混合跳频无线收发系统的运行方法实施例

本例整个短波工作频段6MHZ～30MHZ，

差分跳频速率：R_c＝2500Hop/s

信息传输率：b＝2000bit/s

码元速率：R＝2500symbol/s

常规跳频速率：R_f＝5Hop/s

子频段数：M＝8

最小信道间隔：B_s＝45KHZ

每个子频段内差分跳频点数：N＝32

系统总跳频点数：N₁＝32*8＝256

射频采样率：f_s＝76.8MSPS

中频采样率：f_s1＝7.68MSPS

扇出系数(每跳携带比特数)：BPH＝2

差分跳频带宽：B_c＝32*45KHZ＝1.44MHZ

过渡带宽：B_h＝0.06MHZ

常规跳频频段频率：3、6、9、12、15、18、21、24MHZ，即

|f_qi-f_qj|≥2B_c，i，j＝1，2，…8，，且f_qi＞2B_c。

B_M≥M×2[N×B_s+B_h]，即B_M≥8×2[32×45+60]＝24，

即f_qi＞2B_c i＝1，2..M。

本例发射机生成待发送的跳频信号的具体运行步骤如下：

I、通过数据接口，发射机读取待发送的数据信息。

II、跳频组帧器同时读取R-S序列发生器产生的同步信息(寄存器状态 信息和时钟信息)以及数据接口的待发送的数据信息，在初始同步阶段设计 为初始同步帧，在勤务同步阶段设计为勤务数据帧，完成组帧设计；本例同 步信息数据率为2500bit/s，待发送数据信息数据率为2000bit/s，组帧后数 据率为2500bit/s，信息经组帧后送入差分跳频模块进行处理。

III、组帧后的送入差分跳频模块的频率序列编码器，在此频率转移函数 将组帧后的信息数据进行差分编码映射，或称之为频率序列编码，得到差分 跳频序列信息，再以序列号值作为地址，访问差分跳频信号频率控制字存储 器ROM，得到频率控制字后送入插值器，频率控制字采样率为2500SPS，差分 跳变速率为2500Hop/s。

IV、在插值器对差分跳频序列进行插值处理，通过对频率控制字进行内 插处理，将其采样率提升至与差分跳频NCO采样率匹配。

差分跳频NCO的采样率为7.68MSPS，而差分跳频信号频率控制字采样率 为2500MSPS，因此需要对频率控制字进行3072倍内插处理；插值器用于完 成此功能，通过对频率控制字进行3072倍内插处理，将其采样率由2500SPS 提升至7.68MSPS，与差分跳频NCO采样率匹配。

V、插值处理后的信息进入差分跳频NCO，差分跳频NCO读取差分跳频 信号频率控制字，输出I、Q两路正交的且与输入数据信息相关的差分跳频信 号，I、Q两路信号用式①表示，式中f_c为差分跳频信号的频率。

S_I(t)＝cos(f_ct) S_Q(t)＝sin(f_ct)①

VI、I、Q两路差分跳频信号分别进入常规跳频模块的插值滤波器进行 内插，将其采样率提高至f_s，使其数据率与发射机跳频NCO的输出信号数据 率相匹配；

由于发射机跳频NCO数据率为76.8MSPS，差分跳频信号数据率为 7.68MSPS，为了两数据率匹配，需对差分跳频信号进行10倍上采样。插值 滤波器便用于完成此功能，通过对差分跳频信号进行10倍的内插处理，将 其采样率从7.68MSPS提升至76.8MSPS。

VII、发射机R-S序列发生器输出伪随机序列，并以序列号值作为地址 访问常规跳频频段频率控制字存储器ROM1，频段频率控制字跳变速率为 5Hop/s。

VIII、发射机跳频NCO读取常规跳频频段频率控制字，产生两路正交的跳 变速率为R_f的跳频载波，分别与经内插后的I路和Q路差分跳频信号相混频， 得到I₁路和Q₁路两路正交的跳变速率为5Hop/s的常规跳频载波信号，用式 ②表示，式中f_q为常规跳频系统所选频段的频率。

S_I1(t)＝cos(f_qt)  S_Q1(t)＝sin(f_qt)②

IX、I₁路和Q₁路进入减法器得到二者的差，Q₁路信号和I₁路信号之差通 过D/A变换器、送入射频宽带前端发射电路，由天线发射。发送信号可用式 ③表示，f_c为差分跳频信号的频率，f_q为常规跳频系统所选频段的频率。

S(t)＝S_I(t)-S_Q(t)＝cos(f_ct)*cos(f_qt)-sin(f_ct)*sin(f_qt)＝cos[(f_c+f_q)t]③

本例接收机完成对接收信号的解跳，还原出数据信息的具体运行步骤如 下：

i、接收机的射频宽带前端接收电路通过射频天线和其前置射频(RF) 放大器得到的射频信号，送入A/D变换器进行高速数据采样，得到Q₁和I₁两路信号；

ii、常规跳频同步器根据跳频解帧器解调出的同步信息，调整本地的伪 码发生器状态信息和时钟信息，将同步信息送入接收机R-S序列发生器，使接 收机R-S序列发生器生成与发射机发送的射频信号跳变规律一致的R-S伪随 机码；在初始同步阶段，常规跳频同步器控制接收机R-S序列发生器输出一 个递增的周期序列(0，1，…M-1，0，1…M-1，0…)，序列值跳变速率为100 Hop/s，控制解跳NCO输出一跳变速率为100Hop/s的跳变载波；

当扫描时间超过6s后若没有完成捕获，则常规跳频同步器控制接收机 R-S序列发生器停止扫描输出，转为输出一固定值，控制解跳NCO输出一固定 载波(将接收机频段固定于某频段)，直至完成捕获为止；

随后，常规跳频同步器进入接收伪随机码状态信息和TOD信息状态，等 到检测到同步结束标志信号后，便用接收到的伪随机码状态信息和TOD信息 控制接收机R-S序列发生器进行状态更新，进而生成与发射机一致的R-S伪 随机码。

iii、R-S伪随机码接入解跳NCO，控制解跳NCO产生与发射机的发送的射 频信号跳变规律一致的2路跳频载波信号，实现常规跳频同步，达到系统的最 终同步；解跳NCO产生的2路跳频载波信号为跳变速率为100Hop/s的2路 正交的本地载波，分别与步骤i得到的Q₁和I₁信号混频实现解常规跳；

iv、解常规跳后的2路信号分别经过抽取滤波器进行正交数字下变频， 经低通滤波器滤除掉带外干扰信号，得到Q路和I路正交的差分跳频信号送 入接收机差分跳频模块；

解常规跳后的数据率高达76.8MSPS，且含有高频分量，因此需要对解跳 信号进行抽取滤波。经抽取滤波器后，信号采样率由76.8MSPS下降为 7.68MSPS，再经低通滤波器得到两路差分跳频信号送入差分跳频信号处理模 块；

v、在跳沿同步器的控制下，快速傅立叶变换模块确定跳频信号的起始 时刻(即跳沿同步)，并计算每跳信号的幅度和相位信息，之后送入载频识别 器；在一个扫描时间内，跳沿同步器迅速进行跳沿调整。由于差分跳沿同步 仅需要13跳即可完成跳沿同步，因此如若扫描到发射信号，在一个扫描时间 内跳沿同步器可迅速进行调整直至完成跳沿同步；

vi、载频识别器根据FFT模块计算出的每跳信号的幅度信息和相位信息 判决出有效的跳频信号，并将其转换为相应于发射机发送信号的频率序列编 号，再将编号送入维特比译码器；

vii、维特比译码器根据频率序列编号，还原出相应的接收数据信息，再 送往跳频解帧器；

viii、跳频解帧器完成对解调信息的拆帧，跳频解帧器对包括同步头在内 的同步信息进行相关检测，若检测到同步头，便发出指令控制接收机R-S序 列发生器停止扫描输出，进而控制解跳NCO输出当前载波(停留在当前频段)， 完成了同步的捕获，并将解调出的同步信息(伪随机码状态信息和TOD信息) 反馈回跳频同步器，有用的数据信息则经数据接口模块送往信息最终用户。

上述实施例，仅为对本发明的目的、技术方案和有益效果进一步详细说 明的具体个例，本发明并非限定于此。凡在本发明的公开的范围之内所做的 任何修改、等同替换、改进等，均包含在本发明的保护范围之内。