全数字最小频移键控电力载波装置

摘要

本发明涉及一种全数字最小频移键控电力载波装置，其包括耦合变压器，耦合变压器的副边包括发射端及接收端；接收端通过第一滤波器、放大电路、第一模数转换模块及MSK解调电路与控制器的输入端相连，控制器的输出端通过MSK调制电路、第二模数转换模块、第二滤波器及耦合驱动模块与发射端相连；MSK解调电路将接收端接收的载波信号经过采样、比较及判断后解调成相应的数据信号输入到控制器内；MSK调制电路、MSK解调电路、第一模数转换模块及第二模数转换模块采用全数字集成电路实现。本发明采用全数字电路实现，降低了非线性干扰，简化了电路设计，提高了系统的稳定性和集成度，降低了成本，安全可靠。

说明书

技术领域

本发明涉及一种电力载波装置，尤其是一种全数字最小频移键控电力载波装置，属于电力载波的技术领域。

背景技术

最小频移键控（MSK）是频移键控 （FSK）的一种特殊情况。MSK用正交的两个正弦波（频率f₀ 和频率 f₁）来表示0和1。但是和普通FSK不一样， MSK的频率的距离 （f₁-f₀）只是 数据传输速率 R （1/T， T 是传输一位数据的时间）的一半，这大大提高了带宽效率。 f_c=（f₁+f₀)/2 被称为载波中心频率。

目前，采用最小频移键控的电力载波装置，实现结构复杂，非线性干扰大，影响了电力载波的使用。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种全数字最小频移键控电力载波装置，其采用全数字电路实现，降低了非线性干扰，简化了电路设计，提高了系统的稳定性和集成度，降低了成本，安全可靠。

按照本发明提供的技术方案，所述全数字最小频移键控电力载波装置，包括耦合变压器，所述耦合变压器的副边包括发射端及接收端；所述接收端通过第一滤波器、放大电路、第一模数转换模块及MSK解调电路与控制器的输入端相连，所述控制器的输出端通过MSK调制电路、第二模数转换模块、第二滤波器及耦合驱动模块与发射端相连；所述MSK解调电路将接收端接收的载波信号经过采样、比较及判断后解调成相应的数据信号输入到控制器内，控制器对数据信号处理后通过MSK调制电路向外发射相应的调制载波信号；所述MSK调制电路、MSK解调电路、第一模数转换模块及第二模数转换模块采用全数字集成电路实现。

所述MSK解调电路包括第一载波锁相电路及第二载波锁相电路；所述第一载波锁相电路的输入端与接收到的载波信号相连，第一载波锁相电路的输出端与第一载波数字振荡器相连，且第一载波锁相电路根据接收到的载波信号使第一载波数字振荡器产生与接收到的载波信号同频率同相位的第一时钟信号及两倍频率同相位的第二时钟信号；第一载波数字振荡器产生的第二时钟信号对接收到的载波信号两倍采样并且反馈到第一载波锁相电路内，用于接收到的载波信号的相位检测；第一载波数字振荡器产生的第一时钟信号通过第一乘法器与接收到的载波信号相乘完成对接收到的载波信号的采样，且第一乘法器的输出端通过第四数字积分转储模块及第二绝对值运算器得到第一数据信号，所述第一数据信号输入到数据相位检测模块内；

所述第二载波锁相电路的输入端也与接收到的载波信号相连，第二载波锁相电路的输出端与第二载波数字振荡器相连，且第二载波锁相电路根据接收到的载波信号使第二载波数字振荡器产生与接收到的载波信号同频率同相位的第三时钟信号及两倍频率同相位的第四时钟信号；第二载波数字振荡器产生的第四时钟信号用于对接收到的载波信号两倍采样并且反馈到第二载波锁相电路内，用于对接收到的载波信号的相位检测，第二载波数字振荡器产生的第三时钟信号通过第二乘法器与接收到的载波信号相乘完成对接收到的载波信号采样，且第二乘法器的输出端通过第七数字积分转储模块及第五绝对值运算器得到第二数据信号，所述第二数据信号输入到数据相位检测模内；

数据相位检测模块根据输入的第一数据信号与第二数据信号经过数据位数字振荡器输出第一控制时钟信号，所述第一控制时钟信号分别与第四数字积分转储模块与第七数字积分转储模块的控制端相连，以使第四数字积分转储模块及第七数字积分转储模块内的数据输出；

第一数据信号与第二数据信号通过数据检测模块将解调数据输入到控制器内，且数据检测模块通过第二多路选择器与第三多路选择器分别调整锁定第一载波锁相电路、第二载波锁相电路。

所述第一载波锁相电路包括第一双稳态多谐振荡器及第二双稳态多谐振荡器，第一双稳态多谐振荡器与第二双稳态多谐振荡器的输入端与接收到的载波信号相连，第一双稳态多谐振荡器与第二双稳态多谐振荡器的输出端均与第一载波相位检测模块的输入端相连；第一载波相位检测模块的输出端通过第一数字积分转储模块与第三乘法器相连，第三乘法器与第二多路选择器的输出端相连；第三乘法器通过第一加法器与第一延迟电路相连；第一延迟电路的输出端与第一载波数字振荡器的输出端相连，且第一延迟电路输出端的输出信号通过第一加法器反馈；第一载波数字振荡器产生的第二时钟信号分别与第一双稳态多谐振荡器及第二双稳态多谐振荡器相连。

所述第二载波锁相电路包括第三双稳态多谐振荡器及第四双稳态多谐振荡器，所述第三双稳态多谐振荡器与第四双稳态多谐振荡器的输入端均与接收到的载波信号相连，第三双稳态多谐振荡器与第四双稳态多谐振荡器的输出端均与第二载波相位检测模块相连，第二载波相位检测模块通过第二数字积分转储模块与第四乘法器相连，第四乘法器还与第三多路选择器的输出端相连，第四乘法器的输出端通过第二加法器与第二延迟电路相连，第二延迟电路的输出端与第二载波数字振荡器相连，且第二延迟电路的输出端反馈到第二加法器内；第二载波数字振荡器产生的第四时钟信号分别与第三双稳态多谐振荡器及第四双稳态多谐振荡器相连。

所述数据位相位检测模块通过第五乘法器、第三加法器及第三延迟电路与数据位数字振荡器相连；第三延迟电路的输出端反馈到第三加法器内；第五乘法器的输入端还与控制信号BCK_PUG相连。

所述第一乘法器的输出端通过第三数字积分转储模块及第一绝对值运算器向数据位相位检测模块输入第三数据信号，并通过第五数字积分转储模块及第三绝对值运算器向数据位相位检测模块输入第五数据信号；第二乘法器的输出端通过第八数字积分转储模块及第六绝对值运算器向数据位相位检测模块输入第四数据信号，并通过第六数字积分转储模块及第四绝对值运算器向数据位相位检测模块输入第六数据信号；数据位数字振荡器向第三数字积分转储模块及第八数字积分转储模块输出第二控制时钟信号，且数据位十字振荡器向第五数字积分转储模块及第六数字积分转储模块输出第三控制时钟信号，其中，第二控制时钟信号的相位超前第一控制时钟信号的相位，第三控制时钟信号的相位滞后第一控制时钟信号的相位。

所述第二多路选择器与第三多路选择器的输入端与带宽控制信号CAR_PUG相连。

所述带宽控制信号CAR_PUG为1/32、1/64、1/128、1/256或1/512。

所述第一滤波器及第二滤波器均为带通滤波器。所述第一模数转换模块及第二模数转换模块均为一位模数转换器。

本发明的优点：MSK调制电路与MSK解调电路均采用全数字集成电路实现，MSK调制电路与MSK解调电路能够保数据和数据间相位的连续性，降低由放大器非线性导致的干扰；MSK解调电路通过第一载波锁相电路及第二载波锁相电路对载波信号进行采样及相位检测，使模数转换模块能够采用实质为一位的模数转换模块，降低了成本；MSK解调电路解调时，通过多组数据进行比较判断，能够得到精确的数据信号，简化了电路设计，提高了系统的稳定性和集成度，降低了成本，安全可靠。

附图说明

图1为本发明的结构框图。

图2为本发明MSK调制器的结构框图。

图3为一组频率方波的载波仿真示意图。

图4为另一组频率方波的载波仿真示意图。

图5为本发明MSK解调器的结构框图。

附图标记说明：1-耦合变压器、2-发射端、3-耦合驱动模块、4-第一滤波器、5-第一模数转换模块、6-MSK调制电路、7-控制器、8-MSK解调电路、9-第二滤波器、10-放大电路、11-第二模数转换模块、12-接收端、13-第一多路选择器、14-第一双稳态多谐振荡器、15-第二双稳态多谐振荡器、16-第一乘法器、17-第一载波数字振荡器、18-第一载波相位检测模块、19-第一数字积分转储模块、20-第三乘法器、21-第一加法器、22-第一延迟电路、23-第三数字积分转储模块、24-第一绝对值运算器、25-第四数字积分转储模块、26-第二绝对值运算器、27-第五数字积分转储模块、28-第三绝对值运算器、29-数据位数字振荡器、30-第三双稳态多谐振荡器、31-第四双稳态多谐振荡器、32-第二载波相位检测模块、33-第二载波数字振荡器、34-第二乘法器、35-第二数字积分转储模块、36-第四乘法器、37-第二加法器、38-第二延迟电路、39-第二多路选择器、40-第三多路选择器、41-数据检测模块、42-第三延迟电路、43-第三加法器、44-第五乘法器、45-数据位相位检测、46-第六数字积分转储模块、47-第四绝对值运算器、48-第七数字积分转储模块、49-第五绝对值运算器、50-第八数字积分转储模块、51-第六绝对值运算器、52-第一载波锁相电路、53-第二载波锁相电路及54-接收信号。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示：所述耦合变压器1具有原边及副边，耦合变压器1的副边具有发射端2及接收端12，耦合变压器1的原边与对应的火线、零线相连。电力载波通信时，接收端12接收的信号通过第一滤波器4进行滤波，并由放大电路10对接收的载波信号进行放大，放大后的信号经过第一模数转换模块5进行模数转换后由MSK解调电路8进行解调，然后输入控制器7内。其中，第一滤波器4采用带通滤波器，第一模数转换模块5为一位模数转换；MSK解调电路8将MSK调制信号解调得到相应的数字信号。控制器7的输出端与MSK调制电路6相连，由MSK调制电路6将控制器7内待发射的数据通过MSK调制的方式调制成载波信号，所述调制后的载波信号通过第二模数转换模块11、第二滤波器9及耦合驱动模块3后输出到发射端2，通过耦合变压器1的发射端2向外传输相应的载波信号，达到电力载波通信。第二滤波器9也为带通滤波器，第二模数转换模块11采用一位模数转换；控制器7采用常规的电力载波控制芯片，MSK调制电路6、MSK解调电路8、第一模数转换模块5及第二模数转换模块11均采用全数字大规模集成电路实现，能够降低设计的难度。

如图2所示：所述MSK调制电路6包括第一多路选择器13，所述第一多路选择器13的数据端分别与表示数据1的波形、表示数据0的波形相连，第一多路选择器13的控制端与控制器7的输出端相连，即控制器7待发射的数据输出到第一多路选择器13的控制端，根据待发射数据的不同，第一多路选择器13能够确定是采用表示数据1的波形或是表示数据0的波形进行调制载波。如图3和图4所示：分别为载波频率为f1=110KHz和f0=100KHz为例，全数字工作的时钟频率为2.2MHz时，其中一个载波周期分别有20个点和22个点。通过高采样过密率来换取对模数转换器的低要求，当上述载波频率为f1=110KHz和f0=100KHz为例，全数字工作的时钟频率为2.2MHz时，我们可以使用本质是一位的模数转换。

如图5所示：为MSK解调电路8的结构框图。为了对以MSK调制的载波信号进行解调，MSK解调电路8包括第一载波锁相电路52及第二载波锁相电路53，第一载波锁相电路52及第二载波锁相电路53与接收信号54相连，通过第一载波锁相电路52及第二载波锁相电路53能够保证相应的载波数字振荡器发生的载波和接收的载波同频率同相位要求；第一载波锁相电路52与第二载波锁相电路53能够适应不同的载波频率要求。具体地，第一载波锁相电路52与接收到的载波信号相连，第二载波锁相电路53与接收到的载波信号相连，第一载波锁相电路52与第二载波锁相电路53能够针对MSK调制中两组不同频率载波进行采样及解调。第一载波锁相电路52能够对接收到的载波信号进行采样及相位检测，然后经过相应的处理后输出相应的数据信号。

所述第一载波锁相电路52的输入端与接收到的载波信号相连，第一载波锁相电路52的输出端与第一载波数字振荡器17相连，且第一载波锁相电路52根据接收到的载波信号使第一载波数字振荡器17产生与接收到的载波信号同频率同相位的第一时钟信号及两倍频率同相位的第二时钟信号；第一载波数字振荡器17产生的第二时钟信号用于对接收到的载波信号两倍采样且反馈到第一载波锁相电路52内，用于接收到的载波信号的相位检测；第一载波数字振荡器17产生的第一时钟信号通过第一乘法器16与接收到的载波信号相乘完成对接收到的载波信号采样，且第一乘法器16的输出端通过第四数字积分转储模块25及第二绝对值运算器26得到第一数据信号，所述第一数据信号输入到数据相位检测模块45内。

所述第一载波锁相电路52包括第一双稳态多谐振荡器14及第二双稳态多谐振荡器15，第一双稳态多谐振荡器14与第二双稳态多谐振荡器15的输入端与接收到的载波信号相连，第一双稳态多谐振荡器14与第二双稳态多谐振荡器15的输出端均与第一载波相位检测模块18的输入端相连；第一载波相位检测模块18的输出端通过第一数字积分转储模块19与第三乘法器20相连，第三乘法器20与第二多路选择器39的输出端相连；第三乘法器20通过第一加法器21与第一延迟电路22相连；第一延迟电路22的输出端与第一载波数字振荡器17的输出端相连，且第一延迟电路22输出端的输出信号通过第一加法器21反馈；第一载波数字振荡器17产生的第二时钟信号分别与第一双稳态多谐振荡器14及第二双稳态多谐振荡器15相连。接收到的载波信号及第一载波数字振荡器17产生的第一时钟信号均与第一乘法器16相连，通过第一时钟信号能够对接收到的载波信号进行采样；第一载波数字振荡器17产生的第二时钟信号输入到第一双稳态多谐振荡器14与第二双稳态多谐振荡器15能够用于接收到的载波信号的相位检测。第二多路选择器39的控制端与数据检测模块41相连，第二多路选择器39的数据输入端分别输入0和带宽控制信号CAR_PUG，所述带宽控制信号CAR_PUG可以为1/32、1/64、1/128、1/256或1/512。当数据检测模块41得到的数据与接收到的载波信号的数据相对应时，通过第二多路选择器39能够锁定第一载波锁相电路52的输出，避免产生数据干扰。

第一双稳态多谐振荡器14与第二双稳态多谐振荡器15对接收到的载波信号进行两倍频率采样时，用R_RISING表示在第二时钟信号上升沿的采样值，用R_FALLING表示在第二时钟下降沿采样值，用error表示载波相位错误，则第一载波相位检测模块18进行载波相位检测方法及过程为：当R_RISING=0或R_FALLING=0时，则error等于0；当R_RISING=R_FALLING，且R_FALLING的绝对值等于1时，error等于1，其他情况时，error等于-1。当得到上述载波相位误差error后，第一载波相位检测模块18的输出经过第一数字积分转储模块19进行积分，再经过第三乘法器20、第一加法器21及第一延时电路22后输入到第一载波数字振荡器17，使第一载波数字积分振荡器17能够产生与接收到的载波信号同频率同相位的第一时钟信号及两倍频率同相位的第二时钟信号，第二时钟信号反馈到第一双稳态多谐振荡器14与第二双稳态多谐振荡器15后能够提高对接收到的载波信号采样的精度，确保能够对接收到的载波信号进行精确解调。

第四数字积分转储模块25的控制端与数据位数字振荡器29的输出端相连，数据位数字振荡器29向第四数字积分转储模块25输出第一控制时钟信号；当第四数字积分转储模块25接收到第一控制时钟信号后，第四数字积分转储模块25将其内的积分数据值通过第二绝对值运算器26后输出到数据位相位检测模块45内。数据位相位检测模块45通过第五乘法器44、第三加法器43及第三延迟电路42与数据位数字振荡器29相连，数据位数字振荡器29根据数据位相位检测模块45的输入能够调整输出的时钟控制信号，提高时钟驱动的准确性。第五乘法器44的输入端还与控制信号BCK_PUG相连；通过控制信号BCK_PUG能够控制输出控制时钟信号的速度。

所述第二载波锁相电路53的输入端与接收到的载波信号相连，第二载波锁相电路53的输出端与第二载波数字振荡器33相连，且第二载波锁相电路53根据接收到的载波信号使第二载波数字振荡器33产生与接收到的载波信号同频率同相位的第三时钟信号及两倍频率同相位的第四时钟信号；第二载波数字振荡器33产生的第四时钟信号反馈到第二载波锁相电路53内，用于对接收到的载波信号的相位检测，第二载波数字振荡器53产生的第三时钟信号通过第二乘法器34与接收到的载波信号相乘后对接收到的载波信号采样，且第二乘法器34的输出端通过第七数字积分转储模块48及第五绝对值运算器49得到第二数据信号，所述第二数据信号输入到数据相位检测模45内。

所述第二载波锁相电路53包括第三双稳态多谐振荡器30及第四双稳态多谐振荡器31，所述第三双稳态多谐振荡器30与第四双稳态多谐振荡器31的输入端均与接收到的载波信号相连，第三双稳态多谐振荡器30与第四双稳态多谐振荡器31的输出端均与第二载波相位检测模块32相连，第二载波相位检测模块32通过第二数字积分转储模块35与第四乘法器36相连，第四乘法器36还与第三多路选择器40的输出端相连，第四乘法器36的输出端通过第二加法器37与第二延迟电路38相连，第二延迟电路38的输出端与第二载波数字振荡器34相连，且第二延迟电路38的输出端反馈到第二加法器37内；第二载波数字振荡器34产生的第四时钟信号分别与第三双稳态多谐振荡器30及第四双稳态多谐振荡器31相连。接收到的载波信号及第二载波数字振荡器33产生的第三时钟信号均与第二乘法器34相连，通过第三时钟信号能够对接收到的载波信号进行采样；第二载波数字振荡器33产生的第四时钟信号输入到第三双稳态多谐振荡器30与第四双稳态多谐振荡器31能够用于接收到的载波信号的相位检测。第三多路选择器40的控制端与数据检测模块41相连，第三多路选择器40的数据输入端分别输入0和带宽控制信号CAR_PUG，所述带宽控制信号CAR_PUG可以为1/32、1/64、1/128、1/256或1/512。当数据检测模块41得到的数据与接收到的载波信号的数据相对应时，通过第三多路选择器40能够锁定第二载波锁相电路53的输出，避免产生数据干扰。工作时，第二载波相位检测模块32接收第三双稳态多谐振荡器30与第四双稳态多谐振荡器31，并对接收到的载波相位进行检测，第二载波相位检测模块32进行载波相位检测的原理及过程均与第一载波相位检测模块18相对应，且第二载波相位检测模块32通过第二数字积分转储模块35经过第四乘法器36、第二加法器37及第二延迟电路38输入到第二载波数字振荡器33内，以使得第二载波数字振荡器33产生与接收到的载波信号同频率同相位的第三时钟信号机两倍频率同相位的第四时钟信号，经过第四时钟信号反馈到第三双稳态多谐振荡器30及第四双稳态多谐振荡器31后，能够通过第二乘法器34提高对接收到的载波信号采样的精度，提高对载波信号解调的精度。

数据位数字振荡器29产生的第一控制时钟信号还与第七数字积分转储模块48相连，当第七数字积分转储模块48接收第一控制时钟信号后，第七数字积分转储模块48将相应的积分数字经过第五绝对值运算器49后得到第二数据信号。

为了能够得到准确的数据信号及控制时钟信号，第一乘法器16的输出端还分别与第三数字积分转储模块23及第五数字积分转储模块27相连，第三数字积分转储模块23通过第一绝对值运算器24得到第三数据信号，第五数字积分转储模块27通过第三绝对值运算器28得到第五数据信号，所述第三数据信号及第五数据信号均收入到数据位相位检测模块45内。同时，第二乘法器34的输出端分别与第六数字积分转储模块46及第八数字积分转储模块50相连，第六数字积分转储模块46通过第四绝对值运算器47得到第四数据信号；第八数字积分转储模块50通过第六绝对值运算器51得到第六数据信号，所述第四数据信号及第六数据信号均输入到数据位相位检测模块45内。数据位数字振荡器29产生的第二控制时钟信号与第三数字积分转储模块23及第八数字积分转储模块50的控制端相连，且数据位数字振荡器29产生的第三控制时钟信号与第五数字积分转储模块27及第六数字积分转储模块46相连，第二控制时钟信号的相位超前第一控制时钟信号的相位，第三控制时钟信号的相位滞后第一控制时钟信号的相位。从而，数据检测模块41的输入端分别与第一数据信号与第二数据信号相连，第一数据信号与第二数据信号均为准确的数据。数据位数字振荡器29产生的第一控制时钟信号、第二控制时钟信号及第三控制时钟信号均由数据位相位检测模块45进行调整控制，而数据位相位检测模块45的输出根据第一数据信号、第二数据信号、第三数据信号、第四数据信号、第五数据信号及第六数据信号的输入值比较判断，能够得到较准确的载波数据。数据检测模块42得到准确的数据后，输入到控制器7内，并根据输出的准确数据能够对第一载波锁相电路52或第二载波锁相电路53进行调整锁定。

用P_BCK_e表示数据相位错误，则数据位相位检测模块45对第一数据信号、第二数据信号、第三数据信号、第四数据信号、第五数据信号及第六数据信号的输入值比较判断的过程为：

若第二数据大于第一数据，同时第六数据小于第二数据且第二数据小于第四数据时，则令P_BCK_e等于1；若第二数据大于第一数据，同时第六数据大于第二数据且第二数据大于第四数据时，则令P_BCK_e等于-1；对于第二数据大于第一数据时，第二数据、第四数据及第六数据间的其他情况，均令P_BCK_e等于0；若第二数据大于第一数据，同时第三数据小于第一数据且第一数据小于第五数据时，则令P_BCK_e等于1；若第二数据大于第一数据，同时第三数据大于第一数据且第一数据大于第五数据时，则令P_BCK_e等于-1，对应第二数据大于第一数据时，第一数据、第三数据及第五数据间的其他情况，均令P_BCK_e等于0。数据位相位检测模块45得到数据相位错误P_BCK_e后，输出到数据位数字振荡器29，数据位数字振荡器29根据数据相位错误P_BCK_e具体值，调整第一控制时钟、第二控制时钟及第三控制时钟，提高第一数据与第二数据的准确及可靠性；从而能够提高MSK解调电路8解调数据的准确性。

如图1~图5所示：工作时，已MSK方式调制的载波信号由接收端12进行接收，所述载波信号经过第一滤波器4、放大电路10、第一模数转换5后输入到MSK解调电路8内。MSK解调电路8的接收信号54分别输入到第一载波锁相电路52及第二载波锁相电路53内。第一载波锁相电路52与第二载波锁相电路53根据接收到的载波信号频率及相位，分别通过第一载波数字振荡器17输出第一时钟信号及第二时钟信号，第二载波数字振荡器33产生第三时钟信号及第四时钟信号，第一时钟信号对接收到的载波信号进行采样，第三时钟信号对接收到的载波信号进行采样，第二时钟信号用于对接收到的载波信号进行相位检测，第四时钟信号用于对接收到的载波信号进行相位检测。对上述载波信号采样后，分别经过相应的数字积分转储模块及绝对值运算器输出数据信号，数据位相位检测模块45对数据信号进行比较判断后通过数据位数字振荡器29输出相应的控制时钟信号，从而确保能够输出准确的数据信号。得到的数据信号中，第一数据信号与第二数据信号输入到数据检测模块41内，由数据检测模块41进行比较判断，然后输入到控制器7内，由控制器7进行相应处理。控制器7根据MSK解调电路8解调后的数据信号，可以通过MSK调制电路6将相应的待发射数据以MSK调制方式输出，从而能够在电力线上进行传输。

本发明MSK调制电路6与MSK解调电路8均采用全数字集成电路实现，MSK调制电路6与MSK解调电路8能够保数据和数据间相位的连续性，降低由放大器非线性导致的干扰；MSK解调电路8通过第一载波锁相电路52及第二载波锁相电路53对载波信号进行采样及相位检测，使模数转换模块能够采用实质为一位的模数转换模块，降低了成本；MSK解调电路8解调时，通过多组数据进行比较判断，能够得到精确的数据信号，简化了电路设计，提高了系统的稳定性和集成度，降低了成本，安全可靠。