以数字方式使多相电压调节器的电流平衡的方法和系统

摘要

方法和系统，利用电阻器、比较器和锁存器的组合将输入信号与基准信号以及降低幅度的基准信号进行比较，并输出输入信号相对于基本等于基准信号加、减一百分比的范围的数字误差指示。可以实施这里公开的方法和系统以将多个输入电压与多个电压的平均值进行比较。输入电压可以表示电压调节器的相电流，可以响应于对应的数字误差指示而以数字方式调节电压调节器的占空比。可以控制锁存器以在占空比的中点对比较器的输出进行采样，占空比可以对应于相电流的平均值。这里还公开了产生瞬时总电流的数字指示的方法和系统。

说明书

背景技术

电源可以包括产生多个相电流的多个功率晶体管、传导相电流的电感 器以及建立输出电压的求和节点。

功率晶体管的占空比、电感器的电阻、功率晶体管的工作特性和/或板 迹线中的失配可能导致相电流不平衡，而这可能导致电感器饱和。

电源可以包括模拟或数字调节器以控制占空比，从而使相电流彼此平 衡。

常规的数字电压调节器包括每相的模拟到数字转换器(ADC)以对实测 相电流进行数字化。可以组合ADC的输出以产生总电流的数字指示 (indication)和每相的平均相电流。可以将每相的数字误差指示确定为 每相的平均相电流和对应的ADC输出之间的差。可以向控制系统提供总电 流的数字指示和数字误差指示以调节占空比。

由于总电流的数字指示是从相电流的ADC样本获得的，如果电源具有 阶梯荷载，则可以不更新总电流指示直到后续的ADC样本周期，其可以对 应于后续的占空比。结果，利用总电流指示的后续处理可能对瞬变过程具 有延迟的响应。此外，每相ADC消耗较大量的面积和功率。

附图说明

图1是系统的方框图，该系统包括电压降低器和比较器系统，比较器 系统产生输入信号幅度相对于幅度范围的数字误差指示。

图2是基本等于基准信号加、减一百分比的幅度的幅度范围的图示。

图3是另一幅度范围的图示，其具有图2的基准信号上限，下限近似 等于基准信号减去两倍的百分比。

图4是输入信号相对于范围的范例条件以及对应的数字误差指示的表 格。

图5是图4的范例条件和指示的图示。

图6是另一系统的方框图，其中图1的电压降低器包括电阻分压器电 路，且其中图1的比较器系统包括第一和第二比较器和锁存器。

图7是系统的方框图，该系统相对于基本等于多个输入电压加、减一 百分比的瞬时平均值的范围而为多个输入电压中的每个产生数字误差指 示。

图8是数字控制的多相电压调节器的方框图。

图9是图8的每相占空比控制模块的范例方框图。

图10是范例时序图。

图11是图10的时序图的一部分和图7的比较器系统的图示。

图12是相对于基本等于基准信号幅度加、减一百分比的范围而产生输 入信号的幅度的数字误差指示的方法的流程图。

图13是相对于基本等于多个输入电压加、减一百分比的瞬时平均值的 范围而为多个输入电压中的每个产生数字误差指示的方法流程图。

图14是产生与多相电压调节器的相电流对应的数字误差指示，以及响 应于数字误差指示并响应于瞬时总电流的数字指示而以数字方式控制对应 晶体管的占空比的方法的流程图。

在附图中，附图标记最左边的数字表示附图标记首次出现的图。

具体实施方式

图1是系统100的方框图，系统100相对于与模拟基准信号106的电 平或幅度关联的范围而产生模拟输入信号104的电平或幅度的数字指示 102。

数字指示102可以表示输入信号104和基准信号106之间的差异或误 差，系统100可以被实现为数字控制系统的一部分，以基于数字误差指示 102而相对于基准信号106调节输入信号104。

输入信号104和基准信号106的电平或幅度可以对应于电压，在这里 可以将输入信号104和基准信号106分别称为输入电压104和基准电压106。 类似地，在这里可以将从输入端104和/或基准信号106导出的信号称为电 压。不过，这里公开的方法和系统不限于信号电压。

范围可以对应于要将输入信号104保持在其内的容许范围。例如，在 输入信号104的幅度对应于一电压时，可以将范围定义为基准信号106的 电压±一百分比。

图2是具有上限204和下限206的范围202的图示。上限204可以对 应于，例如，但不限于基准电压106的大约105％。下限206可以对应于， 例如，但不限于基准电压106的大约95％。范围202的中点208可以对应于 基准电压106。

可以将输入信号104直接与上、下限204和206比较，例如利用运算 放大器(0pAmp)以产生上限204，利用电阻分压器以产生下限206。

或者，可以将输入信号104的减小幅度与上、下限204和206的对应 减小的幅度相比较，以获得相对于范围202的输入信号104的相对指示。 可以利用电阻电路产生输入信号104的减小的幅度和上、下限204和206， 电阻电路可以消耗比0pAmp实施方式更少的面积和功率。

在图1中，系统100包括：第一电压降低器112以将输入电压104降 低到降低的输入电压114，以及第二电压降低器108以将基准电压106降低 到降低的基准电压110。

第二电压降低器108可以被配置成将基准电压106降低两倍的百分比， 这里图示为y。其中基准信号106表示为v_ref，降低的基准电压110可以表 示为v_ref-2y(v_ref)。

图3是范围302的图示，上限304与基准电压106对应，下限306与 降低的基准电压110对应。图3中范围302的跨度可以基本等于图2中范 围202的跨度。

或者，系统100可以被配置成将范围302定位于基准电压106下方。 例如，系统100可以包括另一电压降低器，以降低基准电压106，将上限 304定位于基准电压106下方。

在图1中，第一电压降低器112可以配置成将输入电压104降低所述 百分比y。在输入信号104被表示为v_in时，可以将降低的输入电压114表 示为v_in-2y(v_in)。

在输入电压104基本等于图1中的基准电压106时，在图3中可以将 降低的输入电压114表示在上、下限304和306之间的中点308处。

在图3的范例中，电压被示为在时间周期上基本恒定。不过，一个或 多个电压可以随时间改变，例如在下文中在一个或多个范例中描述的电压。

在图1中，系统100还包括比较器系统116，以产生数字指示102。

比较器系统116可以被配置成产生数字指示102，以指示降低的输入信 号114相对于图3中的范围302的幅度，这可能涉及输入信号104相对于 图2中的范围202的幅度。

例如，可以配置比较器系统116以输出三个数字值或代码之一，以指 出输入信号104在范围202之内、超过上限204还是低于下限206。或者， 比较器系统116可以被配置成以更高或更低分辨率产生数字指示102。

百分比y可以是，例如，但不限于大约5％，以在降低的基准信号110 附近建立大约±5％的上限和范围下限(即0.9/0.95＝94.74％和 1.0/0.95＝105.26％)。

下文参考图4和5针对y＝5％提供了范例。不过，这里公开的方法和系 统不限于图4和5的范例。

图4是范例条件402的表格400，可以对应于例如图3中所示比较器系 统116的输入。表格400还包括数字指示102的对应范例比特值H1和H2 以及指示404，其将条件402与图2的条件关联起来。

图5是条件402和指示404的图示。

条件402包括情形1、2和3。

对于情形1，降低的输入电压114小于降低的基准电压110(0.95(v_in) ＜0.9(v_ref))。在对应的指示404下，输入电压104低于下限206(v_in＜ 0.95(v_ref))。

对于情形2，降低的输入电压114介于降低的基准电压110和基准电压 106之间(0.9(v_ref)＜0.95(v_in)＜v_ref)。在对应的指示404下，输入电压 104介于下限206和上限204之间(0.95(v_ref)＜v_in＜1.05(v_ref))。

对于情形3，降低的输入电压114大于基准电压106(0.95(v_in)＞v_ref)。 在对应的指示404下，输入电压104高于上限204(v_in＞1.05(v_ref))。

图6是系统600的方框图，其中图1的第一和第二电压降低器112和 108包括电阻分压器电路，且其中比较器系统116分别包括第一和第二比较 器602和604以及锁存器606。

第一比较器602可以被配置成将降低的基准电压110与降低的输入电 压114进行比较。第一比较器602还可以配置成在降低的输入电压114大 于降低的基准电压110时产生较高的电压输出，在降低的输入电压114低 于降低的基准电压110时产生较低的电压输出，例如图4中H1所示。

第二比较器604可以被配置成将降低的输入电压114与基准电压106 进行比较。第二比较器604还可以配置成在降低的输入电压114低于基准 电压106时产生较低的电压输出，在降低的输入电压114大于基准电压106 时产生较高的电压输出，例如图4中H2所示。

锁存器606可以被配置成响应于时钟信号608而对比较器602和604 的输出进行锁存并将锁存的值作为数字误差指示102输出。

锁存器606实质上对与两比特采样操作的比较结果进行数字化，而不 是利用对应的ADC对整个范围的输入信号104和基准信号106进行数字化 并比较ADC的输出。如下文参考图7和8所述，在将多个输入信号与基准 信号或基准范围比较的情况下，这样的数字化技术相对于每相ADC系统在 面积和功耗方面可以实现相当大的节省。

在以上范例中，电压降低器112被配置成将输入电压104降低一百分 比，电压降低器108被配置成将基准电压106降低两倍的所述百分比。不 过，这里公开的方法和系统不限于这样的范例。

图7是系统700的方框图，系统700用于产生多个数字误差指示102-1 到102-N，每个数字误差指示表示输入信号104-1到104-N的对应的一个相 对于输入信号104-1到104-N的幅度的瞬时平均值附近范围的幅度。

输入信号104-1到104-N的幅度可以对应于电压，系统700可以包括 求均值系统702，以产生基准信号106作为输入电压104-1到104-N的瞬时 平均值。参考图7，可以将基准信号106称为瞬时每相平均电压106。

求均值系统702可以包括电阻器网络704，包括多个彼此并联的电阻器， 每个电阻器的电阻为R。每个电阻器R被耦合到输入电压104-1到104-N中 的对应一个以及节点707，以在节点707提供输入电压104-1到104-N的平 均值。

输入电压104-1到104-N的电源是可控的，从而可以不时地禁用一个 或多个电源。求均值系统702可以包括选择器706，以在禁用对应电源的时 候有选择地从求均值网络704断开一个或多个输入电压104-1到104-N。这 样可以帮助确保节点107精确地表示瞬时每相平均电压。

求均值系统702可以包括跟随器或缓存器708，以再现节点707的瞬时 每相平均电压作为基准电压106，并将输入电压104-1到104-N与针对瞬时 每相平均电压106执行的下游处理基本隔离或保护输入电压不受所述下游 处理的影响。

系统700还包括第二电压降低器108以从瞬时每相平均电压106产生 降低的基准信号110。

系统700还包括N个第一电压降低器112-1到112-N，每个第一电压降 低器都接收输入电压104-1到104-N中的对应一个并产生降低的输入电压 114-1到114-N中的对应一个。

系统700还包括N个比较器系统116-1到116-N，每个比较器系统接收 降低的输入电压114-1到114-N中的对应一个、瞬时每相平均电压106和 降低的基准电压110，并产生数字误差指示102-1到102-N中的对应一个， 例如如上所述的那样。

可以将数字指示102-1到102-N表示为误差ei1[k]到eiN[k]，并可将 其作为输出到总线714。

输入电压104-1到104-N的电源可以包括相电流712-1到712-N，例如 下文参考图8所述。系统700可以包括电流传感器710-1到710-N，以从相 电流712-1到712-N产生输入电压104-1到104-N。在这种情况下，瞬时每 相平均电压106可以表示相电流712-1到712-N的瞬时每相平均值。

系统700可以被配置成产生瞬时每相平均相电流的数字指示i_avg[k] 714。例如，系统700可以包括ADC 716，以从瞬时每相平均电压106产生 数字指示i_avg[k]714。

系统700可以被配置成产生对应于相电流712-1到712-N之和或合计 的数字指示i_tot[k]718。例如，系统700可以包括数字乘法器720，以将数 字指示i_avg[k]乘以有效(active)相电流712-1到712-N的数目。

可以向数字控制器输出一个或多个数字误差指示，i_avg[k]和 i_tot[k]，从而控制输入电压104-1到104-N和/或相电流712-1到712-N。 例如，相电流712-1到712-N可以对应于多相电源的相电流，可以实施系 统700以向数字控制系统提供数字输入，数字控制系统可以包括相平衡系 统以响应于数字指示或误差而平衡电流712-1到712-N。数字控制系 统还可以包括自适应(adaptive)电压定位(AVP)系统和/或相脱落系统 (phase shedding system)以接收数字指示i_tot[k]，从而控制输出电压电 平和/或若干有效相。

图8是电源系统800的方框图，包括多相电压调节器802，其具有多个 相径(phase path)804-1到804-N。

每个相径804-1到804-N包括高压侧功率晶体管806-1到806-N(S_H1到S_HN)中的对应一个和低压侧功率晶体管808-1到808-N(S_L1到S_LN)中的 对应一个，以产生相应的相电流712-1到712-N。

每个相径804-1到804-N还包括电感器810-1到810-N(L-1到L-N) 中的对应一个，以向求和节点812传导相应的相电流712-1到712-N，在求 和节点812处确定输出电压(v₀(t))814。可以向负载816提供输出电压 (v₀(t))814。

电压调节器802可以包括电容器811以消除输出电压(v₀(t))814的波 动。

每个相径804-1到804-N还包括驱动器818-1到818-N中的对应一个， 每个驱动器响应于对应组的控制信号820-1到820-N定义的占空比而控制 对应的高压侧晶体管S_Hi和低压侧功率晶体管S_Li。

系统800还包括相电流误差系统822以判断相电流712-1到712-N的 不平衡。相电流误差系统822可以包括图7的系统700，以输出数字误差指 示102-1到102-N和数字指示i_tot[k]718，如上文参考图7 所述。

系统800还可以包括电压感测电路824，以产生输出电压814的数字指 示v_o[k]826。电压感测电路824可以包括ADC 828，以产生数字指示v_o[k]。

系统800还可以包括控制输出电压v_o(t)814的电压电平的系统级占空 比控制模块830以及控制晶体管806-1到806-N和808-1到808-N的个体 占空比的每相占空比控制模块832。

系统级占空比控制模块830可以包括补偿器Gc(z)833，以响应于误 差信号e[k]836产生系统级占空比因子或命令d[k]834。误差信号836 可以表示v_o[k]和数字基准信号v_ref[k]838之间的差异。

系统级占空比控制模块830可以包括自适应电压定位(AVP)系统840， 以产生负载线项842。基准信号v_ref[k]可以对应于负载线项842和VID代码 v_VID[k]844之间的差异。

VID代码v_VID[k]可以表示负载816的电压要求，负载可以包括处理器。 例如，处理器可以被配置成工作在多个功率电平之一下，可以改变功率电 平以调节处理器的性能水平。

负载线项842可以表示调节因数，以响应于总平均电流i_tot[k]718并 响应于若干有效相径804-1到804-N的指示848调节VID代码v_VID[k]。

每相占空比控制模块832可以包括相脱落模块846，以接收数字指示 i_tot[k]并有选择地启用和禁用一个或多个相径804-1到804-N。在这里将这 称为相脱落。相脱落模块846可以被配置成输出将成为有效的相径804-1 到804-N的数目的指示848。

每相占空比控制模块832可以包括电流平衡模块850，以针对对应的相 径804-1到804-N确定每相占空比因子d₁[k]到d_N[k]852-1到852-N。电 流平衡模块850可以被配置成确定占空比因子d₁[k]到d_N[k]以使电流712-1 到712-N相对于彼此基本平衡。

电流平衡模块850可以被配置成响应于系统级占空比因子d[K]834和 相电流误差确定占空比因子d₁[k]到d_N[k]。其中指示848表示要禁用 相径804-1到804-N中的一个或多个，电流平衡模块850可以被配置成将 占空比因子d₁[k]到d_N[k]中的对应一个设置为零。

电流平衡模块850可以被配置成实施较为复杂和/或自适应电流平衡算 法以平衡相电流718-1到718-N。

或者，在相电流误差传感器822包括基于比较器的系统(例如图7中 的系统700)时，电流平衡模块850可以被配置成使用诸如下文参考图9所 述的基于积分器的每相占空比模块854-1到854-N来平衡电流。

图9是每相占空比模块854-1的范例方框图，包括向误差指示102-1 的值应用增益k的增益模块902。增益值k可以是可控的。模块854-1还包 括积分器906，以在时间上对增益模块902的输出904进行积分并输出所得 的占空比调节指示856-1。积分器906可以被配置成实施传递函数z/(z-1)。 模块854-1可以被配置成实施传递函数kz/(z-1)。

增益模块902可以包括乘法器，以将误差指示102-1的值乘以k。或者， 增益模块902可以被配置成基于误差指示102-1的值查找在904输出的值。

可以对误差指示102-1进行解码，增益模块902可以被配置成将解码 的值乘以k。或者，可以使用解码值查找要在904输出的值。

例如，但不做限制，误差指示102-1可以包括三种可能状态，“00”表 示相电流712-1过低，“10”表示相电流712-1在范围之内，“11”表示相 电流712-1过高，例如图4所示。在相电流712-1过低时，可以将误差指 示102-1解码为负1，在相电流712-1在范围之内时，解码为0，在相电流 712-1过高时，解码为正1。

增益模块902可以被配置成将值-1、0或，+1乘以k。

或者，增益模块902可以被配置成基于误差指示102-1查找要在904 输出的值，例如下面表1所示，其中k＝3。不过，增益模块902不限于k＝3。

表1

在图8中，电流平衡模块850可以包括加法器858-1到858-N，每个加 法器将占空比调节指示856-1到856-N中的对应一个与占空比命令d[k] 834相加，并输出占空比因子d₁[k]到d_N[k]852-1到852-N中的对应一 个。

每相占空比控制模块832可以包括占空比波形发生器860-1到860-N， 以从对应的占空比因子d₁[k]到d_N[k]产生对应的占空比控制信号820-1 到820-N。

相电流误差传感器822可以被配置成执行中点采样，例如下文参考图 10和11所述。

图10是范例时序图1000，包括相电流712-1到712-4或表示其的电压， 其每个包括对应于相应的高压侧功率晶体管806-1到806-4的开启时间的 上升部分以及对应于相应的低压侧功率晶体管808-1到808-4的开启时间 的下降部分。

例如，占空比1002可以对应于图8中的占空比控制信号820-1，以控 制相电流712-1。占空比1002包括可以对应于图8中高压侧功率晶体管 806-1的开启时间的较高部分1004以及可以对应于图8中低压侧功率晶体 管808-1的开启时间的较低部分1006。

在图10中，电流712-1包括上升部分1008和下降部分1010，分别对 应于占空比1002的高部分1004和低部分1006。换言之，上升部分1008对 应于高压侧功率晶体管806-1的开启时间，下降部分1010对应于低压侧功 率晶体管808-1的开启时间(on-time)。

时间1012和1014对应于相电流712-1的上升部分的中点。

时间1016和1018对应于相电流712-2上升部分的中点。

时间1020对应于相电流712-3的上升部分的中点。

时间1022和1024对应于相电流712-4的上升部分的中点。

信号1026可以对应于相电流712-1到712-4之和。

现在参考图10中的一组信号1028描述相电流712-1的比较操作。

信号1028包括相电流712-1到712-N的瞬时每相平均值1030，其可以 对应于图7中的瞬时每相平均电压106。

信号1028还包括信号1032，其可以对应于每相平均值1030的降低版 本且可以对应于图7中的降低的基准电压110。

点1034可以对应于信号1030和1032之间的中点。

信号1028还包括信号1036，其可以对应于相电流712-1的降低版本且 可以对应于图7中降低的输入电压114。

现在参考图10中的部分1038并参考图11描述比较操作。

图11是图10的部分1038和图7中比较器系统116-1的图示。

作为模拟装置，比较器602-1连续接收和比较信号1032和1036，其中 信号1032表示比较范围的下限。类似地，比较器604-1连续接收和比较信 号1036和1030，其中信号1030表示比较范围的上限。比较器602-1和604-2 的输出表示信号1036相对于信号1030和1032定义的上、下限的幅度。

在时间1012，对应于信号1036的中点，在比较器602-1的输入端处分 别有信号1032和1036的点1002和1004，在比较器604-1的输入端处分别 有信号1036和1030的点1104和1106。在图11的范例中，点1104对应于 比点1102高的电压，比较器602的输出是较高电平。点1104对应于比点 1106低的电压，比较器604的输出是较低电平。

还是在时间1012，时钟608-1控制锁存器606-1以将比较器604的较 高输出锁存为逻辑1，并将比较器602的较低输出锁存为逻辑0。在图4中， 这对应于H1＝1和H2＝2。根据图4和5，这对应于电流712-1处于瞬时每相 平均值1030的可接受范围之内的指示。

在稳态时，在时间1012相电流712-1的锁存中点值或瞬时中点值1104 表示相电流712-1在对应作业周期上的平均值。即使在瞬变过程期间，中 点值1104也提供相当精确的信息。于是可以采用中点采样，而无需过滤输 入信号104，这可以改善瞬变响应。

图7中的系统700利用包含电阻器、可控开关和跟随器的求均值系统 702来连续确定图7中的瞬时每相平均值106。如果图8中的输出电压v_o(t) 814承受阶梯载荷，则基本瞬时更新图7中的每相平均值106。在ADC 716 的后续采样周期更新总电流i_tot[k]718，并在其后基本立即更新i_tot[k]718。 于是总电流指示i_tot[k]718表示相电流712-1到712-N的瞬时或接近瞬时 总和。

在图7中，作为范例，N可以等于8，ADC 716可以包括32个比较器以 提供5比特的分辨率，比较器系统116-1到116-8可以包括N×2＝16个比 较器，对于系统总共有48个比较器。

相反，被配置成提供5比特分辨率的具有每相ADC的8相电压调节器 可以包括N×2⁵＝8×2＝256个比较器。

在本范例中，系统700少使用了208个比较器。在每个比较器大约500μA 的情况下，这转换成大约100mA。图7中的求均值系统702可以消耗小于 10％的208个避免的比较器的功率和面积。

下文公开了方法，可以参考一个或多个以上范例描述这些方法。不过， 下文公开的方法不限于以上范例。

图12是相对于基本等于基准信号幅度加、减一百分比的范围产生输入 信号幅度的数字误差指示的方法1200的流程图。

在1202，将输入信号的幅度减少一百分比。输入信号可以对应于图1 中的输入信号104。输入信号的幅度可以对应于电压电平。

在1204，将基准信号的幅度减少两倍的所述百分比。基准信号可以对 应于图1中的基准信号106。基准信号的幅度可以对应于电压电平。

在1206，将输入信号的减小的幅度与基准信号的幅度和基准信号的减 小的幅度进行比较。可以利用图1中的比较器系统116进行比较。

在1208，产生数字误差指示，其表示输入信号相对于基本等于基准信 号幅度加、减所述百分比的范围的幅度。数字误差指示可以对应于图1中 的数字误差指示102。

图13是相对于基本等于多个输入电压加、减一百分比的瞬时平均值的 范围而为多个输入电压中的每个输入电压产生数字误差指示的方法1300的 流程图。

在1302，将多个输入电压通过对应的并联电阻器耦合到节点以提供表 示输入电压的瞬时平均值的基准电压。输入电压可以对应于图7中的输入 电压104-1到104-N，并联电阻器可以对应于图4中的求均值网络704，节 点可以对应于图7中的节点707。

1302的耦合可以包括有选择地耦合输入电压中的有功输入电压，例如 上文针对图7中的选择器706所述。

在1304，将输入电压的瞬时平均值降低两倍的一百分比，例如上文针 对图7中的电压降低器108所述。

在1306-1到1306-N，将输入电压中的每个降低所述百分比，例如上文 针对图7中的电压降低器112-1到112-N所述。

在1308-1到1308-N，将降低的输入电压中的每个与输入电压的瞬时平 均值以及输入电压的降低的瞬时平均值进行比较，例如上文针对图7中的 比较器系统116-1到116-N所述。

在1310-1到1310-N，相对于基本等于输入电压的瞬时平均值加、减所 述百分比的范围针对输入电压中的每个产生数字误差指示，例如上文针对 图7中的锁存器606-1到606-N所述。

图14是产生与多相电压调节器的相电流对应的数字误差指示，以及响 应于数字误差指示并响应于瞬时总电流数字指示而以数字方式控制对应晶 体管的占空比的方法1400的流程图。

在1402，产生多个相电流并转变成电压，对电压求和以产生输出电压， 例如如上文参考图8中的多相电压调节器802所述。

在1404，产生多个输入电压，输入电压表示相电流中的对应的相电流， 例如上文针对图7中的电流传感器710-1到710-N所述。

在1406，产生表示相电流的瞬时平均值的基准电压，例如上文针对图 13中的1302所述。

在1408到1414，相对于基本等于基准电压加、减正负百分比的范围而 针对每个相电流产生数字误差指示，例如上文针对图13中的1304到1310 所述。

在1416，对基准电压进行数字化以产生相电流的瞬时平均值的数字指 示，例如上文针对图7中的i_avg[k]，714所述。

在1418，将瞬时平均值相电流的数字指示乘以有效相电流的数目，以 产生总瞬时相电流的数字指示，例如上文针对图7中的i_tot[k]，718所述。

在1420，响应于数字误差指示并响应于总瞬时相电流的数字指示而对 晶体管的占空比进行数字控制，例如上文针对图8中的系统级占空比控制 模块830和每相占空比控制模块832所述。

可以单独和/或彼此以各种组合来实施这里公开的一个或多个特征。

这里公开的一个或多个特征可以被实施于一个或多个分立电路和集成 电路中，包括专用集成电路(ASIC)，且可以被实施为专门领域集成电路的 一部分和/或集成电路封装的组合。

在这里借助于示出了功能、特征及其关系的功能构建块公开了方法和 系统。为了便于描述，这里已经任意定义了这些功能构建块的至少一些边 界。只要适当执行指定的功能及其关系，可以定义交替的边界。

尽管这里公开了各种实施例，但显然仅仅是通过举例而非限制地给出 了这些实施例。对于本领域的技术人员而言，显然，可以在其中做出各种 形式和细节的变化而不脱离这里公开的方法和系统的精神和范围。于是， 权利要求的宽度和范围不应受到这里公开的任何范例实施例的限制。