像素合并驱动方法、驱动电路的驱动方法和像素合并装置

摘要

一种像素阵列的像素合并驱动方法、像素合并装置和像素阵列驱动电路的驱动方法，其中，该像素阵列包括多条分为多组的扫描线，每组扫描线包括相邻的两条或两条以上扫描线，像素阵列的像素合并驱动方法包括：提供一时钟信号和一触发信号；基于时钟信号对触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠；提供一使能信号，使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分同时输出到所述一组对应的扫描线。本发明研发成本低，开发难度低。

说明书

技术领域

本发明涉及图像传感器和显示器技术领域，尤其涉及图像传感器和显示器的像素合并驱动方法、驱动电路的驱动方法和像素合并装置。

背景技术

图像传感器是将其感光面上的光像转换为与光像成相应比例关系的“图像”电信号的一种功能器件。图像传感器中的每一个像素都有一个光敏器件，用于将入射的光信号转换为电信号，像素的大小和多少反映了最后图像的分辨率和面积，每个像素位于行线和列线的交汇处，每一像素包括薄膜晶体管(TFT，Thin Film Transistor)，该薄膜晶体管的栅极与所述行线连接，薄膜晶体管的源极与所述列线连接。需要显示图像时，行线的信号控制薄膜晶体管的开或者断，列线的信号控制像素的读取，当像素阵列的行数很多时，图像采集的时间就长，这与比如图像预采集、图像预览、动态显示等对时间的要求矛盾，因为，上述操作中，希望图像采集的时间越短越好，而对图像的分辨率要求不高。

为了解决上述问题，目前，最通用的方法是像素合并，即把相邻的几行/列像素合并为一个像素，通过扩大单个像素面积来减小分辨率，从而缩短图像采集时间。比如，美国专利申请公开US2006/0243890A1就公开了这样的方法，该方法是在列线(数据线)上的像素合并，通过采集芯片内部的开关直接实现，在行线(扫描线)方向，通过特制的控制芯片实现多行同时打开，从而实现像素合并。由于控制芯片要实现一般的逐行连续打开和多行同时打开等多种功能，所以就需要复杂的逻辑电路来实现。芯片设计、制作都是高成本的投入。

相关的专利还可以参见美国专利申请公开US2005/0133687A1以及中国专利申请200810188805.8号。中国专利申请200810188805.8号为了合并像素，特意设计了一种像素合并电路。该像素合并电路包括采样模块、保持模块和差分运算放大器等等。

上述现有技术中，像素合并装置均包括复杂的、特定的逻辑电路，并且，各自的逻辑电路不能通用，因此，生产成本高，开发难度大。

发明内容

本发明解决的问题是现有的像素合并装置生产成本高、开发难度大的问题。

为解决上述问题，本发明提供一种像素阵列的像素合并驱动方法，该像素阵列包括多条分为多组的扫描线，每组扫描线包括相邻的两条或两条以上扫描线，该驱动方法包括：提供一时钟信号和一触发信号；基于时钟信号对触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠；提供一使能信号，使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分同时输出到所述一组对应的扫描线。

可选地，所述输出到所述一组对应的扫描线的移位信号部分不与其它扫描线对应的移位信号在时间域上重叠。

可选地，基于时钟信号对触发信号逐次移位包括每次对所述触发信号移位一个时钟。

可选地，多个移位信号在时间域上重叠的部分所对应的时钟信号的脉宽大于其它部分所对应的时钟信号的脉宽。

可选地，所述像素阵列包括A条分为C组的扫描线，每组扫描线包括B条扫描线。

可选地，所述触发信号的宽度跨B个时钟信号的触发沿；扫描线的组的序号与扫描线的驱动顺序对应，所述使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分同时输出到所述一组对应的扫描线包括所述使能信号在所述时钟信号的第B×E(1≤E≤C，且为整数)个的触发沿时，将与第E组扫描线对应的多个移位信号在时间域上重叠的至少一部分同时输出到像素阵列第E组对应的扫描线。

可选地，所述像素阵列包括A条分为C组的扫描线，扫描线的组的序号与扫描线的驱动顺序对应，其中，依序的C-1组中每组包括B条扫描线，余下一组包括D条扫描线。

可选地，所述触发信号的宽度跨B个时钟信号的触发沿；所述使能信号在所述时钟信号的第B×E(1≤E≤C-1，且为整数)个触发沿时，将与第E组扫描线对应的多个移位信号在时间域上重叠的至少一部分同时输入至第E组扫描线；所述使能信号在时钟信号的第B×(C-1)+D个触发沿，将与第C组扫描线对应的D个信号在时间域上重叠的至少一部分同时输出到第C组的扫描线。

可选地，所述触发信号的宽度跨B个时钟信号的触发沿；使能信号在时钟信号的第D个时钟触发沿时，将与第一组扫描线对应的D个信号在时间域上重叠的至少一部分同时输出至第一组扫描线；使能信号在所述时钟信号的第B×E+D(1≤E≤C-1)个时钟触发沿时，将与第E组扫描线对应的多个移位信号在时间域上重叠的至少一部分同时输出至像素阵列的第E组对应的扫描线。

可选地，所述D满足：0＜D＜B且为自然数。

一种像素阵列的像素合并装置，该像素阵列包括多条分为多组的扫描线，每组扫描线包括相邻的两条或两条以上扫描线，该像素阵列的像素合并装置包括时钟信号发生器、移位寄存器和控制装置；时钟信号发生器用以产生时钟信号；移位寄存器包括时钟信号输入端和触发信号输入端，该移位寄存器基于时钟信号输入端接收的时钟信号对触发信号输入端接收的触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠；控制装置包括第一输入端、多个第二输入端以及多个与像素阵列的扫描线相对应的输出端，所述第一输入端接收使能信号，所述多个第二输入端分别对应接收移位寄存器的输出信号，所述控制装置在使能信号的控制下使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分同时输出到所述一组对应的扫描线。

可选地，所述像素阵列包括A条分为C组的扫描线，每组扫描线包括B条扫描线。

可选地，所述触发信号的宽度跨B个时钟信号的触发沿；在所述时钟信号的第B×E(1≤E≤C，且为整数)个时钟信号的触发沿时，所述控制装置在使能信号的控制下将与第E组扫描线对应的移位信号在时间域上重叠的至少一部分同时输出到第E组对应的扫描线。

可选地，所述像素阵列包括A条分为C组的扫描线，扫描线的组的序号与扫描线的驱动顺序对应，其中，依序的C-1组中每组包括B条扫描线，余下一组包括D条扫描线。

可选地，所述触发信号的宽度跨B个时钟信号的触发沿；在所述时钟信号的第B×E(1≤E≤C-1，且为整数)个触发沿时，所述控制装置在使能信号的控制下将与第E组扫描线对应的多个移位信号在时间域上重叠的至少一部分同时输入至第E组扫描线；在时钟信号的第B×C+D个触发沿，所述控制装置在使能信号的控制下将与第C组扫描线对应的D个信号在时间域上重叠的至少一部分同时输出到第C组的扫描线。

可选地，所述触发信号的宽度跨B个时钟信号的触发沿；在时钟信号的第D个时钟触发沿时，所述控制装置在使能信号的控制下将与第一组扫描线对应的D个信号在时间域上重叠的至少一部分同时输出至第一组扫描线；在所述时钟信号的第B×E+D(1≤E≤C-1)个时钟触发沿时，所述控制装置在使能信号的控制下将与第E组扫描线对应的多个移位信号在时间域上重叠的至少一部分同时输出至第E组扫描线。

可选地，所述时钟信号发生器产生的与多个移位信号在时间域上重叠的部分所对应的时钟信号的脉宽大于其它部分所对应的时钟信号的脉宽。

可选地，所述控制装置是受使能信号控制的逻辑开关，所述逻辑开关在使能信号为低电平时闭合使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线，在使能信号为高电平时，逻辑开关断开不输出信号。

一种像素阵列的像素合并装置，该像素阵列包括多条分为多组的扫描线，每组扫描线包括相邻的两条或两条以上扫描线，该像素阵列包括时钟信号发生器和移位寄存器；时钟信号发生器产生时钟信号；移位寄存器由多个触发器级联而成，其中，上一级触发器的输出为下一级触发器的输入，每一触发器的输出连接至像素阵列的相应的扫描线，每一触发器的时钟输入端均连接于时钟信号发生器的输出端，每一触发器的控制端接收同一使能信号；移位寄存器基于时钟信号对第一级触发器接收的触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠；移位寄存器在使能信号的控制下将所述一组扫描线对应的移位信号在时间域上重叠的至少一部分同时输出到所述一组对应的扫描线。

一种像素阵列驱动电路的驱动方法，所述像素阵列驱动电路包括移位寄存器，该移位寄存器具有时钟信号输入端、触发信号输入端和使能信号输入端，所述移位寄存器的输出端与像素阵列的扫描线对应，所述移位寄存器用于根据所述时钟输入端接收的时钟信号对触发信号输入端的信号逐次移位，产生多个移位信号，所述使能信号输入端接收的使能信号控制所述移位信号的输出，在一帧图像显示中，所述像素阵列驱动电路的驱动方法包括：向时钟信号输入端输入时钟信号；向触发信号输入端输入触发信号，所述触发信号的宽度跨N个时钟信号的触发沿，其中N为大于等于2自然数；向使能信号输入端输入使能信号，所述使能信号使移位信号在时钟信号的N个时钟的整数倍时使所述移位寄存器输出移位信号至像素阵列相应的扫描线。

可选地，所述触发信号的宽度跨N个时钟信号的触发沿。

可选地，所述时钟信号在N个时钟信号的整数倍时的脉冲宽度大于其它时钟信号的宽度。

可选地，所述N为2、3、4和5中任一个。

与现有技术相比，本发明具有以下优点：

1、本发明通过将相邻的两个或两个以上移位信号在时间域上重叠；然后用使能信号使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线，实现了对像素阵列的逐行扫描，多行同时打开的目的，通过移位寄存器即可实现，不用像现有技术那样，采用复杂的、特定的逻辑电路，并且，各自的逻辑电路不能通用，因此，研发成本低，开发难度低。

2、本发明所述时钟信号在N个时钟信号的整数倍时的脉冲宽度大于其它时钟信号的宽度，这样，缩短了每条扫描线对应的移位信号在时间域上不重叠的部分所占用的时间，缩短了图像采集的时间。

附图说明

图1是本发明像素合并驱动方法一实施例的流程图；

图2是图1所述方法的第一实施例的示意图；

图3是图1所述方法的第二实施例的示意图；

图4是图1所述方法的第三实施例的示意图；

图5是图1所述方法的第四实施例的示意图；

图6是图1所述方法的第五实施例的示意图；

图7是本发明像素合并装置第一实施例的结构示意图；

图8是本发明像素合并装置第二实施例的结构示意图。

具体实施方式

本发明的发明人在对图像传感器存储的图像进行图像预采集、图像预览、动态显示等处理时，发现传统的扫描电路在读取图像时，读取图像占用的时间很长，而设计特定的采集芯片时，所述采集芯片必须满足逐行打开和多行同时打开的功能，不仅开发产品的难度大，而且，开发产品的成本高。

有鉴于此，本发明的发明人创造性的发现，当移位寄存器的输出端分别与像素阵列的扫描线连接时，通过移位寄存器对输入移位寄存器的信号进行移位，移位后的信号输入至像素阵列的扫描线可以实现扫描线的逐行打开，但是，像素合并需要将像素阵列的相邻几行同时打开，进而读出像素信息，基于此，本发明的发明人进一步设想，既然满足了扫描线逐行打开的功能，通过控制移位寄存器输出的信号，那么移位寄存器的输出信号在时间域上会重叠，基于此，只要将重叠部分的信号输入至像素阵列的扫描线，就可以实现多行同时打开的功能。

为此，本发明提供了一种像素合并驱动方法，请参阅图1，该方法包括如下步骤：

S11：提供一时钟信号和一触发信号；

S12：基于时钟信号对触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠；

S13：提供一使能信号，使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线。

该像素合并驱动方法中，步骤S12可以由移位寄存器完成，步骤S13可以由控制装置完成，在此种情况下，所述实现方案可以采用如图8所示的像素合并装置来实现。另外，本发明步骤S12和步骤S13均可以采用移位寄存器来实现，在此种情况下，所述像素合并驱动方法可以采用如图7所示的像素合并装置，下面结合附图对本发明的像素合并驱动方法采用移位寄存器的方案详细说明如下：

请参阅图1和图2，图2是本发明像素合并驱动方法的第一实施例，该实施例中，所述像素阵列包括A条分成C组的扫描线，其中，每组扫描线包括2条扫描线(也就是每组扫描线的条数B＝2)，也可以说，该实施例是对两行像素进行像素合并的实施例。

首先执行步骤S11和S12：提供一时钟信号和一触发信号，基于时钟信号对触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠。

在该步骤中，在时钟信号clock的触发下对所述触发信号进行移位通过移位寄存器来实现，在此种情况下，所述移位寄存器是串行输入、并行输出的移位寄存器，移位寄存器由多个触发器级联而成，其中，上一级触发器的输出为下一级触发器的输入。每一触发器的输出连接至像素阵列的相应的扫描线，比如，移位寄存器的第一个触发器对应像素阵列第一条扫描线(也就是说，第一个触发器的信号被输入第一条扫描线)，寄存器的第二个触发器对应像素阵列的第二条扫描线。每一触发器的时钟输入端均接收同一时钟信号，每一触发器的控制端接收同一使能信号，第一级触发器接收所述触发信号。

所述基于时钟信号对触发信号逐次移位的具体过程可以如下：移位寄存器的时钟信号输入端接收时钟信号clock和第一个触发器接收触发信号STV1，如图2所示，所述触发信号STV1的宽度跨2个时钟信号的触发沿(或者说触发信号STV1包括2个clock)，在时钟信号的第一个上升沿时，移位寄存器接收逻辑1，移位寄存器的第一个触发器输出高电平(图2中用101所示)，第二至第六个触发器输出为零；在时钟信号clock的第二个时钟上升沿时，移位寄存器接收逻辑1，移位寄存器的第一个触发器继续输出高电平(图2中用102表示)，移位寄存器的第二个触发器输出高电平(图中用201表示)，第三至第六个触发器无输出，在时钟信号clock的第三个时钟上升沿时，移位寄存器接收逻辑0(也就是输入信号STV1为低电平)时，移位寄存器的第一个触发器输出低电平，从而，得到移位信号01，然后，移位信号01分别经过移位寄存器移位后，在移位寄存器的第二输出端得到移位信号02、在第三输出端得到移位信号03，以此类推，可以获得移位信号04、05、06。

所述多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠具体是指，移位信号01被输入像素阵列的第一条扫描线，移位信号02被输入像素阵列的第二条扫描线，移位信号03被输入像素阵列的第三条扫描线，移位信号04被输入像素阵列的第四条扫描线，移位信号05被输入像素阵列的第五条扫描线，移位信号06被输入像素阵列的第六条扫描线，需要指出的是，这里所述的扫描线的序号是按照扫描线被驱动的顺序排序的。所述相邻的两个或者两个以上的移位信号在时间域上重叠在本实施例中是指与两条扫描线对应的移位信号在时间域上重叠，比如，移位信号01和02在时间域上重叠的部分为图2中101和202所示，移位信号02和03在时间域上重叠的部分如图2中201和302所示；移位信号03和04在时间域上重叠的部分如图2中301和402所示；移位信号04和05在时间域上重叠的部分如图2中401和502所示，移位信号05和06在时间域上重叠的部分如图2中501和602所示。

接着，执行步骤S13：提供一使能信号，使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线。

该步骤中，移位寄存器的所有触发器接收同一使能信号，该使能信号在低电平的时候使得移位寄存器输出有效。在该实施例中，由于是同时打开相邻两条扫描线，因此，所述组具体是：以驱动顺序为序，像素阵列的第一条扫描线和第二条为第一组，像素阵列的第三条扫描线和第四条扫描线为第二组，像素阵列的第五条和第六条扫描线为第三组，以此类推，这样，所述组的序号与扫描线的驱动顺序相对应。

使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线具体是：在时钟信号的第二个上升沿时，使能信号为低电平，移位寄存器将与第一组扫描线的第一条扫描线和第二条扫描线对应的移位信号01和02的重叠部分101和202输入与像素阵列的第一组扫描线对应的第一条扫描线和第二条扫描线，当然，在移位信号01和02的不重叠部分，所述使能信号OE1为高电平，移位寄存器不输出信号，所以，通过使能信号控制移位寄存器的输出使得移位信号01和02的重叠部分被输入至像素阵列的第一条扫描线和第二条扫描线，而在时间域上不重叠的部分不输入像素阵列的扫描线。同理，在时钟信号的第四(此时，B＝2、E＝2，B×E＝2×2)个上升沿时，使能信号OE1为低电平，移位寄存器将与像素阵列的第二组扫描线的第三条扫描线和第四条扫描线对应的移位信号03和04的重叠部分301和402同时输入至像素阵列的第三条扫描线和第四条扫描线而使得第三条扫描线和第四条扫描线同时打开；在时钟信号的第六个上升沿时(此时，B＝2、E＝3，B×E＝2×3)，使能信号OE1为低电平，移位寄存器将与第三组扫描线的第五条扫描线和第六条扫描线对应的移位信号05和06的重叠部分501和602同时输入至像素阵列的第五条扫描线和第六条扫描线使得第五条扫描线和第六条扫描线同时打开。以此类推至整个像素阵列，可以使得整个像素阵列以两条扫描线为单位被打开。以此类推至其他的像素阵列，只要像素阵列的扫描线的条数等于需要同时打开的扫描线的条数的整数倍，均可以用该方法。

请参阅图3，图3是本发明的第二实施例，在该实施例中，所述像素阵列包括A条分成C组的扫描线，每组扫描线包括四条扫描线(也就是B＝4)，也就是，该实施例是所述移位寄存器的输出同时打开四行像素的实施例且所述时钟信号的脉冲宽度不相等的情况，在该实施例中，以驱动扫描线的顺序为序，像素阵列的第一条至第四条扫描线为第一组扫描线，像素阵列的第五至第八条扫描线为第二组扫描线，以此类推。在图3中，仅仅示意出了移位寄存器的八个输出端，分别标号为01、02、03、04、05、06、07和08，由于要同时打开像素阵列的四行扫描线(也就是B＝4)，因此，所述触发信号的宽度跨4个时钟信号的触发沿，使能信号OE2在时钟信号的第四个(B×E＝4×1)上升沿时为低电平，此时，移位寄存器将与第一组扫描线中的第一至第四条扫描线对应的移位信号01至04在时间域上重叠的部分(如图3中虚线101、201、301、401所示)同时输入至像素阵列的第一组扫描线对应的第一条至第四条扫描线，使得第一条至第四条扫描线同时打开，具体是移位信号01被输入第一组扫描线的第一条扫描线，移位信号02被输入第一组扫描线的第二条扫描线，移位信号03被输入第一组扫描线的第三条扫描线。移位信号04被输入第一组扫描线的第四条扫描线；然后，使能信号OE2在时钟信号的第八个(B×E＝4×2)上升沿时为低电平，移位寄存器将与第二组扫描线对应的移位信号05至08在时间域上重叠的部分(如图中虚线501、601、701、801所示)同时输入至像素阵列的第五条至第八条扫描线，使得第五条至第八条扫描线同时打开。

该实施例中，所述触发信号的宽度跨4个时钟信号的触发沿，使能信号OE2在第四、第八个时钟信号的上升沿且为低电平时，相应将与第一组和第二组扫描线对应的移位信号输入至像素阵列的第一至第四条扫描线以及和第五至第八条扫描线，以此类推至整个像素阵列，在像素阵列包括A条分成C组的扫描线且每组扫描线包括B条扫描线的情况下，所述触发信号的宽度跨B个时钟信号的触发沿，所述使能信号OE2在时钟信号的第B×E(1≤E≤C且为整数)个上升沿时将第E组信号在时间域上重叠的部分相应输入至像素阵列的扫描线。

在该实施例中，时钟信号在移位信号的时间域上重叠的部分所对应的脉宽大于在时间域上不重叠的部分所对应的时钟信号的脉宽(如图3中100部分的脉宽大于200部分的脉宽)，缩短了每条扫描线对应的移位信号在时间域上不重叠的部分所占用的时间，缩短了图像采集的时间。

请参阅图4，图4是本发明像素合并驱动方法第三实施例的示意图，该实施例中，所述像素阵列包括A条分为C组的扫描线，其中，依序的C-1组中每组包括B条扫描线，余下一组包括D条扫描线，以像素阵列包括五条扫描线为例，扫描线的组的序号与扫描线的驱动顺序对应，像素阵列的第一条扫描线和第二条扫描线为第一组扫描线，像素阵列的第三条和第四条扫描线为第二组扫描线，像素阵列的第五条扫描线为第三组扫描线。图4仅仅示意出同时打开两条扫描线的情况，并不以此为限，比如，此种情况可以延伸至扫描线的条数为奇数条且同时驱动二、四行、五行或者六行等多行扫描线的情况。请参阅图4，在使能信号OE3为低电平且时钟信号clock的第二个(2×1)上升沿时，移位寄存器将与第一组扫描线对应的移位信号01和02的重叠部分101和202同时输入至像素阵列的第一条扫描线和第二条扫描线，在使能信号OE3为低电平且在时钟信号的第四个(2×2)上升沿时，移位寄存器将与第二组扫描线对应的移位信号03和04的重叠部分301和402同时输入至像素阵列的第三条扫描线和第四条扫描线，在使能信号OE3为低电平且在时钟信号的第五个(2×2+1)上升沿，移位寄存器将与第三组扫描线对应的移位信号05输入至像素阵列的第5条(2×2+1)扫描线。

同样的，在该实施例中，也可以使得所述时钟信号clock的脉宽为变化值，此时，所述触发信号的宽度跨2个时钟信号的触发沿，所述移位寄存器在时钟信号的第2个上升沿且在使能信号OE4为低电平时，将与第一组扫描线对应的移位信号01和02在时间域上重叠的部分101和202输入至像素阵列的第一条扫描线和第二条扫描线，在所述时钟信clock的第四个上升沿且在使能信号OE3为低电平时，移位寄存器将与第二组扫描线对应的移位信号03和04在时间域上重叠的部分301和402同时输入像素阵列的第三条扫描线和第四条扫描线，在时钟信号clock的第5(此时，E＝2，N＝1，D＝1)个上升沿时且在使能信号OE3为低电平时，将与第三组扫描线对应的移位信号05输入像素阵列的第五条(2×2+1)扫描线。

请参阅图5，图5是本发明的第四实施例，该实施例中，所述像素阵列包括A条分为C组的扫描线，所述组的序号与扫描线驱动的顺序相对应，依序的C-1组中每组包括B条扫描线，余下一组包括D条扫描线，以像素阵列包括五条扫描线为例，扫描线的组的序号与扫描线的驱动顺序对应，像素阵列的第一条扫描线为第一组扫描线，像素阵列的第二条和第三条为第二组扫描线，像素阵列的第四条扫描线和第五条扫描线为第三组扫描线，该实施例与三实施例的区别之处在于先打开第一组的D条扫描线，然后打开其他C-1组的扫描线，也就是该实施例与第三实施例的分组方式不一样。在该实施例中，所述触发信号的宽度跨4个时钟信号的触发沿。由于与第三实施例类似，因此，简要说明本实施例的像素合并如下，首先，在时钟信号clock的第一个(D＝1)上升沿时且在使能信号OE4为低电平时，移位寄存器将与第一组扫描线的第一条扫描线对应的移位信号01输入至像素阵列的第一条扫描线，在时钟信号clock的第三个(B×E+D，此时，B＝2、E＝1、D＝1)上升沿时，使能信号OE4为低电平，移位寄存器将与第二组扫描线对应的移位信号02和03在时间域上重叠的部分201和302同时输入至像素阵列的第二条扫描线和第三条扫描线使得第二条扫描线和第三条扫描线同时打开，在时钟信号的第五个上升沿时(B×E+D，此时，B＝C＝2、E＝2、D＝1)，使能信号OE4为低电平，移位寄存器将与第三组扫描线对应的移位信号04和05在时间域上重叠的部分同时输入至像素阵列的第四条和第五条扫描线。

当然，在此实施例中，所述时钟信号的脉宽也可以是变化值而使得移位信号在时间域上不重叠的部分所占用的时间少，缩短了图像采集的时间。

在上述实施例中，D的值正好等于1，而D＜B时，可以将所述D个信号同时输入至像素阵列的扫描线，然后按照上述将与所述C-1组扫描线对应的移位信号输入像素阵列的扫描线。下面结合图6对像素阵列包括A条分成C组扫描线，C组扫描线中，C-1组包括B条扫描线，另外一组包括D条扫描线，也就是像素阵列的扫描线条数A＝B×(C-1)+D，其中，B也可以理解为需要同时打开的扫描线的条数，C为自然数，D为自然数且D＜B时的情况进行说明。图6是本发明的第五实施例，所示为D＝3、B＝4和C＝1的情况，在该实施例中，所述像素阵列的第一至第三条扫描线为第一组扫描线，第四至第七条扫描线为第二组扫描线。所述触发信号的宽度跨4个时钟信号的触发沿。在时钟信号clock的第三个(此时，D＝3)上升沿时，使能信号OE5为低电平，移位寄存器将与第一组扫描线对应的移位信号01、02、03在时间域上重叠的部分102、201、301输出至像素阵列的第一条至第三条扫描线，从而，像素阵列的第一条、第二条和第三条扫描线同时打开，然后，在时钟信号clock的第七个上升沿时，使能信号OE5为低电平，移位寄存器将与第二组扫描线对应的移位信号04、05、06、07在时间域上重叠的部分401、501、601、701输出至像素阵列的第四至第七条扫描线，从而，像素阵列的第四条、第五条、第六条和第七条扫描线同时打开，上述情况仅仅是以像素阵列包括七条扫描线的情况进行说明，以上述类推至实际的像素阵列时，所述像素阵列中的D条扫描线被同时打开，然后，像素阵列的C-1组扫描线对应的移位信号被以B个位单位逐次输入像素阵列的扫描线相应打开像素阵列的扫描线。

上述情况说明的是时钟信号的脉宽为变化值的情况，也就是说移位信号在时间域上重叠的部分所对应的时钟信号的脉宽大于在时间域上不重叠的部分所对应的时钟信号的脉宽(如图6中300和400所示，300部分的脉宽大于400部分的脉宽)。作为本实施例的变化，所述时钟信号的脉宽也可以是不变化的，也就是时钟信号的脉宽为恒定值，与第五实施例相比，只是像素采集的时间相对较长。

另外，作为本发明第五实施例的进一步变化，也可以先使得移位寄存器先输出与C-1组扫描线对应的移位信号，然后输出与D条扫描线对应的移位信号，此时，所述触发信号的宽度跨B个时钟信号的触发沿，使能信号在时钟信号的B×E(1≤E≤C-1)个上升沿时候为低电平时，移位寄存器输出与第E组扫描线对应的移位信号在时间域上重叠的部分，从而，同时打开像素阵列中的第B×E-3、B×E-2、B×E-1和B×E条扫描线，然后将与第C组扫描线对应的移位信号同时至像素阵列的第B×(C-1)+1至第A条扫描线。

另外，作为本实施例的衍生，也可以同时打开5条扫描线，也就是，像素阵列的C-1组扫描线中，每组包括5条扫描线，此种情况下，所述触发信号的宽度跨5个时钟信号的触发沿，同样的，可以先同时使得C-1组扫描线逐次打开，然后打开D条扫描线，在此种情况下，在时钟信号的5×E(1≤E≤C-1)个上升沿时候，使能信号为低电平，移位寄存器输出信号使得像素阵列的第5×E-3、5×E-2、5×E-1和5×E条扫描线同时打开，然后同时打开D条扫描线；也可以先同时打开D条扫描线，然后打开C-1组扫描线，此种情况下，在时钟信号的第D个上升沿时，使能信号为低电平，移位寄存器将与第一组扫描线对应的D个移位信号输出至像素阵列第一至第D条扫描线；然后使能信号在时钟信号的第5E+D(1≤E≤C-1)个上升沿且为低电平时，移位寄存器将与第E组扫描线对应的移位信号输出至像素阵列的第5×E+D-3、5×C+E-2、5×C+E-1和5×C+D条扫描线。

从上述五个实施例可知，将相邻的两个或两个以上移位信号在时间域上重叠；然后用使能信号使所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线，实现了对像素阵列的逐行扫描，多行同时打开的目的，通过移位寄存器即可实现，不用像现有技术那样，包括复杂的、特定的逻辑电路，并且，各自的逻辑电路不能通用，因此，研发成本低，开发难度低。

与上述方法对应，本发明还提供一种像素阵列的驱动电路的驱动方法，所述像素阵列驱动电路包括移位寄存器，该移位寄存器具有时钟信号输入端、触发信号输入端和使能信号输入端，所述移位寄存器用于根据所述时钟输入端的信号对触发信号输入端的信号逐次移位，产生多个移位信号，所述使能信号输入端输入的信号控制所述移位信号的输出，在一帧图像显示中，所述像素阵列驱动电路的驱动方法包括：向时钟信号输入端输入时钟信号，所述时钟信号在N个时钟信号的整数倍时的脉冲宽度大于其它时钟信号的宽度；向触发信号输入端输入触发信号，所述触发信号的宽度跨N个时钟信号的触发沿，其中N为大于等于2自然数，比如所述N为2、3、4和5中任一个。由于采用移位寄存器对触发信号进行移位，因此，所述相邻的N个信号在时向域上有重叠的部分；向使能信号输入端输入使能信号，所述使能信号使移位信号在时钟信号的N个时钟的整数倍时输出。由于通过使能信号控制移位信号的输出，如前所述，所述信号在时间域上重叠的部分被同时输出。该驱动电路的驱动方法可以从前述的第一实施例至第五实施例得出，在此不再赘述。在该方法中，所述时钟信号在N个时钟信号的整数倍时的脉冲宽度大于其它时钟信号的宽度。

与上述方法对应，本发明还提供了一种像素合并装置，如图7所示，该装置中，移位寄存器的输出通过移位寄存器自身的使能信号端控制。如图7所示，该像素合并装置包括时钟信号发生器1和移位寄存器2。时钟信号发生器1产生时钟信号。移位寄存器2由多个触发器级联而成，在本实施例中为了示意，仅仅表示为4个触发器，其中，上一级触发器的输出为下一级触发器的输入，比如，第一级触发器21的输出为第二级触发器22的输入，每一触发器的输出连接至像素阵列的相应的扫描线，比如，第一级触发器21的输出信号输入至像素阵列的第一条扫描线，第二级触发器22的输出信号输出至像素阵列的第二条扫描线，第三级触发器23的输出信号输出至像素阵列的第三条扫描线，第四级触发器24的输出信号输出至像素阵列的第四条扫描线。每一触发器的时钟输入端均连接于时钟信号发生器1的输出端，每一触发器的控制端接收同一使能信号。使能信号为低电平时，所述移位寄存器的触发器输出信号。

移位寄存器2基于时钟信号对第一级触发器21接收的触发信号逐次移位，产生多个依次对应所述多条扫描线的移位信号，其中，相邻的两个或两个以上移位信号在时间域上重叠；

移位寄存器2在每一触发器接收的使能信号的控制下将所述一组扫描线对应的移位信号在时间域上重叠的至少一部分输出到所述一组对应的扫描线。像素阵列的扫描线被同时打开后，数据采集芯片4将扫描线内的像素信息读出。

本发明还提供了另外一种像素合并装置，请参阅图8，本发明的像素合并装置包括时钟信号发生器1、移位寄存器2和控制装置3。

时钟信号发生器1用以产生时钟信号。

移位寄存器2基于所述时钟信号对接收的触发信号进行移位，并使得移位寄存器2的输出信号中，至少相邻两输出信号在时间域上重叠。

控制装置3将所述移位信号以需要同时驱动的像素阵列的扫描线的条数为依据成组逐次输入扫描线，在每组信号输入扫描线时，仅在时间域上重叠的部分作为驱动扫描线的有效信号被同时输入至像素阵列的扫描线。像素阵列的扫描线被同时打开后，数据采集芯片4将扫描线内的像素信息读出。

本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。