一种用于模拟集成电路不同电压域的无静态功耗电路装置

摘要

本发明提供了一种用于模拟集成电路不同电压域的无静态功耗电路装置，其可以让使能电路达到零静态功耗。其包括4个连接端口:电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1～M6是PMOS晶体管，M7和M8是NMOS晶体管，INV1～INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接；M2的栅极和M3的漏极、M3和M4的栅极以及电容Cst的一端连接；M4和M5的漏极、M6的栅极以及M7的漏极连接；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。

说明书

技术领域

本发明涉及模拟集成电路的无静态功耗电路技术领域，具体为一种用于模拟集成电路不同电压域的无静态功耗电路装置。

背景技术

电源管理集成电路如低压差电压调节器(LDO)和开关电压调节器(BUCK和BOOST)广泛应用于便携式电子产品/系统(如手机)中, 使能电路通常是这些电源管理等模拟集成电路要用到的一个单元电路。但是,在一个便携式电子系统中，电源管理电路的使能控制端通常由数字电路部分控制，而数字电路部分的电源电压和电源管理电路本身的电源电压一般不一致(处于不同电压域)。例如，数字部分电源电压为0.8~1.2V，电路本身的模拟部分电源电压为3.3~5.0V。因此,实际应用中, 便携式电子系统会较长时间处于睡眠待机状态时，使能电路在导通的情况下将有静态功耗。所以,电源管理电路的低功耗设计是必然的趋势。

发明内容

针对上述问题，本发明提供了一种用于模拟集成电路不同电压域的无静态功耗电路装置，其可以让使能电路达到零静态功耗。

其技术方案是这样的：其包括4个连接端口: 电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1、M2、M3、M4、M5、M6 是PMOS晶体管，M7和M8是NMOS晶体管，INV1、INV2、INV3、INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接在一起；M2的栅极和 M3的漏极、M3和M4的栅极以及电容Cst的一端连接在一起；M4和M5的漏极、M6的栅极以及M7的漏极连接在一起；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接在一起；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。

本发明采用上述电路，其可以使使能电路达到零静态功耗的前提下，其采用了小的电阻值和电容值，占用的芯片面积都很小。

附图说明

图1为用于模拟集成电路不同电压域的无静态功耗电路装置的电路原理图。

具体实施方式

本发明包括4个连接端口: 电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1、M2、M3、M4、M5、M6 是PMOS晶体管，M7和M8是NMOS晶体管，INV1、INV2、INV3、INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接在一起；M2的栅极和 M3的漏极、M3和M4的栅极以及电容Cst的一端连接在一起；M4和M5的漏极、M6的栅极以及M7的漏极连接在一起；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接在一起；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。

下面结合附图描述本发明的工作过程：当Vdd刚从0V上升到其应有值时，PMOS管M3需要对电容Cst充电。由于M3/M2/M4构成电流镜，且M2和M4的宽度为M3的2倍以上，M2和M4也有电流流过。结果是M6的栅极被充电至高电平Vdd，同时，电容Cbs上的电压V_Cbs升高。由于VEN_in接地，倒相器INV1的输出电压等于V_Cbs，使NMOS管M8导通，再使M5导通和M6截止。因此，INV3的输入为低电平，其输出为高电平，再经INV4反相，使VEN_out=0，即Vdd刚从0V上升时不会导致误使能。此时，倒相器INV3输出高电平，使PMOS管M1关断。当VEN_in上升至1V时，INV1中的NMOS管导通，使M8关断。同时，VEN_in通过电阻R1连接到导相器INV2中PMOS管的源极，因此，INV2的输出等于VEN_in，使NMOS管M7导通，之后PMOS管M6导通，M5截止。这样，INV3的输入端变为高电平，经过两级倒项器后，实现使能高电平输出(VEN_out=Vdd)。此时，倒相器INV3的输出为低电平，使M1导通，电容Cbs上的电压被充电至VEN_in(1V)。当VEN_in从1V下降至0V时，由于Cbs上所存储的电荷，使INV1的输出为1V，同时，INV2的输出为低电平(0V)，因此，M7截止，M8导通，再使M5导通和M6截止。因此，INV3的输入为低电平，其输出为高电平，再经INV4反相，使VEN_out=0，实现非使能。与此同时，Cbs上所存储的电荷通过INV1中的PMOS管向INV2和M8的输入端构成的寄生电容充电，直到Cbs上的电压下降至INV1中的 PMOS管微导通为止。之后，Cbs上的漏电将由M2补充，因为Cst同样存在着漏电。这样，Cbs上的电压使M8一直处于微导通状态，而M7则完全处于截止状态。因此，非使能状态能够保持。电容Cbs和Cst设计为0.5pF～1pF, R1设计为5K～10K。