首页> 中国专利> 用于下行链路多用户多输入多输出中的加权排队的方法和装置

用于下行链路多用户多输入多输出中的加权排队的方法和装置

摘要

提供了用于采用加权排队机制来在下行链路多用户多输入多输出(MIMO)网络传输中为多个站(STA)调度接入点(AP)话务的实施例和方法及装置。

著录项

  • 公开/公告号CN102118308A

    专利类型发明专利

  • 公开/公告日2011-07-06

    原文格式PDF

  • 申请/专利权人 英特尔公司;

    申请/专利号CN201010620008.X

  • 发明设计人 X·M·宫;R·J·斯泰西;

    申请日2010-12-21

  • 分类号H04L12/56(20060101);H04W28/02(20090101);

  • 代理机构31100 上海专利商标事务所有限公司;

  • 代理人姬利永;袁逸

  • 地址 美国加利福尼亚州

  • 入库时间 2023-12-18 02:51:52

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2016-03-16

    授权

    授权

  • 2011-08-24

    实质审查的生效 IPC(主分类):H04L12/56 申请日:20101221

    实质审查的生效

  • 2011-07-06

    公开

    公开

说明书

背景

多输入多输出(MIMO)无线网络是一般包括具有与多个接收站(STA)通信地耦合的多个天线的接入点(AP)的通信系统。为了支持下行链路多用户下行链路MIMO网络,接入点(AP)可能需要调度目的地为这多个站的多个分组以进行同时传输。现有IEEE 802.11标准不支持下行链路多用户MIMO。这样,当前接入点(AP)选择接入点(AP)队列中的第一分组或第一聚集分组进行传输。

在当前IEEE 802.11站(STA)实现中,分组被顺序地推入先进先出(FIFO)队列。每个接入类别(AC)队列中的第一分组参与内部竞争。内部竞争的获胜者随后继续参与外部竞争。IEEE 802.11标准中不提供用于支持下行链路空分多址(SDMA)的机制,在SDMA中接入点(AP)需要选择要同时传送的多个分组。

附图简述

参考附图来阐述详细描述。在附图中,附图标记最左边的数字标识其中首次出现该附图标记的附图。在不同附图中使用相同附图标记来指示相似或相同的项目。

图1是包括具有多个天线的接入点以及多个站的无线多用户多输入多输出网络的一实施例的框图。

图2是包括接入点和多个站的无线多用户多输入多输出网络的一实施例的框图。

图3是用于下行链路多用户多输入多输出网络中的加权排队的一说明性过程的流程图。

详细描述

根据平常实践,所描述的各个特征不是按比例绘制的,而是绘制成强调与本说明书相关的特定特征。参考字符贯穿附图和文本表示类似的元件。

在以下详细描述中,对附图进行了参考,附图构成了实施例的一部分且在其中作为示例示出了可实践本发明的具体实施例。这些实施例以充分的细节进行描述以使得本领域技术人员能实践本发明,并且应理解,可利用其他实施例,且可作出逻辑、机械和电气改变而不脱离本发明的精神和范围。由此,以下详细描述不被理解为限制意义,且本发明的范围仅由权利要求及其等效方案来定义。

在以下讨论中,首先描述可用于采用加权排队机制来改善下行链路多用户多输入多输出(MIMO)网络的性能的示例性环境。随后描述可在该示例性环境中以及其他环境中利用的示例性设备和过程。

示例性实施例

图1示出可用于采用加权排队机制来改善下行链路多用户多输入多输出(MIMO)网络的性能的环境100的示例性实现。环境100被描述为具有包括收发机104的接入点(AP)102。收发机104部分地包括处理器106和存储器108。接入点102还包括多个天线110(1)-110(n)(其中整数n表示任何天线数量)。如图所示,接入点102包括4个天线110(1)、110(2)、110(3)和110(n)。在其他实施例中,可以使用不同数量的天线。

处理器核106表示任何类型的架构的处理单元,其具有接入点102的主逻辑、操作器件、控制器、存储器系统等。例如,处理器核106可结合一个或多个处理设备和具有用于存储器控制、输入/输出控制、图形处理等功能的芯片组。

处理器核106还可经由存储器总线(未示出)耦合到存储器108,存储器108在一实施例中表示接入点(AP)102的“主”存储器并且可被用于存储和/或执行系统代码和数据。存储器108可用动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)或任何其它类型的存储器(包括不需要刷新的存储器)来实现。

存储器108还可包括其他存储设备。这些其他存储设备包括可移除媒体驱动器(例如,CD/DVD驱动器)、读卡器、闪存等。存储器108可用各种方式诸如经由集成驱动器电子(IDE)、高级技术附连(ATA)、串行ATA(SATA)、通用串行总线(USB)等连接到处理器核106。存储器108存储可经由处理器核106和存储器108执行以向接入点102提供各种功能的各种应用模块(未示出)。

图1还将环境100示为包括多个站(STA)112。如图所示,环境100包括4个独立站112(1)、112(2)、112(3)和112(n)。每个站112包括天线114。在替换实施例中,每个站112可具有多个天线114。还构想了环境100可包括单个站(STA)112,该单个站(STA)112包括与接入点所包括的天线110的数量匹配的多个天线114。

接入点102的每个天线110可向特定站112的天线114传送独特信号,或者接入点可对旨在给特定站112的数据分组进行多路复用。多路复用是指将信号拆分成多个信号以及组合成一个信号的过程。一旦数据分组被多路复用成多个信号,接入点102就可传送这多个信号。

为了支持下行链路多用户MIMO,接入点(AP)102处需要调度机制,因为并非只是传送队列中的第一分组,接入点(AP)102需要选择目的地为不同站(STA)的多个分组来进行传送。这样,应当扩展当前的增强型分布信道接入(EDCA)(如由IEEE 802.11定义的)机制。

IEEE 802.11增强型分布式信道接入(EDCA)是IEEE 802.11分布式协调功能(DCF)的服务质量(QoS)扩展。支持QoS的主要增强在于EDCA使用不同优先级来区分分组并将它们映射到在接入点或站的单独队列中缓冲的特定接入类别(AC)。接入点/站内具有其自己的EDCA参数的每个接入类别(AC)与其他接入类别(AC)独立地竞争信道。接入点内的每个接入类别基于其参数被分配优先级。

为了扩展用于调度传输的机制,接入点(AP)可为每个相关联站(STA)维护和更新内部权重计数器。关于每个站(STA)的该内部权重计数器被标示为WC[STA][AC]。由于拓扑结构和位置的差异故而使用关于每个站的内部权重计数器,因为一个站(STA)可能经历分组冲突而其他站(STA)可能不经历分组冲突。这类似于与个体站(STA)相关联的传送数据率被个别地记录和更新的情形。

类似地,接入点(AP)还维护每个站(STA)的站(STA)短重试计数(SSRC)(其标示为SSRC[STA][AC])以及每个站(STA)的站(STA)长重试计数(SLRC)(其标示为SLRC[STA][AC])。

接入点(AP)102还维护每个接入类别(AC)的一个信道接入定时器。该接入定时器被标示为CW[AC]。CW[AC]是在IEEE 802.11标准中定义的竞争窗。

图2中示出基本服务集(BSS)。若空分多址(SDMA)传输不在有效的传输机会(TXOP)内且接入点(AP)202接收到来自一个站(STA)即STA1204的确认分组(ACK),则其递增关于STA1的内部权重计数器:若WC[STA1][AC]<CWmax[AC],则WC[STA][AC]=(WC[STA1][AC]+1)*2-1。此外,还递增SSRC或SSLC。

在一个实施例中,该内部权重计数器不是随机化的。相反,WC[STA1][AC]取CWmin[AC]的初始值。在每次重试时,其递增直至达到CWmax[AC]。

在第二实施例中,该内部权重计数器是随机化的。在这种情形中,定义称为随机权重阵列RW[STA][AC]的另一阵列。RW[STA1][AC]是从[0,WC[STA1][AC]]上的均匀分布提取的伪随机整数。对于感测为空闲的每个时隙,随机权重阵列RW[STA1][AC]递减。若对特定时隙的持续时间没有指示介质活动,则随机权重阵列RW[STA1][AC]递减1。若介质不是空闲的,则接入点(AP)停止递减随机权重阵列RW[STA1][AC]直至再次感测到介质空闲。

若空分多址(SDMA)传输中的任何传输成功,则接入点(AP)202可通过接入定时器CW[AC]=CWmin[AC]来后退。若空分多址(SDMA)传输中的任何传输皆不成功,则接入点(AP)递增其CW[AC]:若CW[AC]<CWmax[AC],则CW[AC]=(CW[AC]+1)*2-1。

CWmin[AC]包括特定接入类别[AC]的最小竞争窗。该参数被输入至确定传输的初始随机后退等待时间(即,“窗”)的算法。最小竞争窗中所指定的值是用于确定初始随机后退等待时间的范围的上限(通常以毫秒计)。

所生成的第一随机数将是0与为最小竞争窗CWmin[AC]指定的值之间的数字。若传输不成功,递增重试计数器并且将随机后退值(窗)加倍。加倍将对后续失败传输继续,直至数据传输成功或随机后退值的大小达到最大竞争窗中定义的数字。CW[AC]在成功传输之后被重置为CWmin[AC]。“CWmin”的有效值为1、3、7、15、31、63、127、255、511或1024。“CWmin”的值必须小于“CWmax”的值。

CWmax表示最大竞争窗。这里,在最大竞争窗中指定的值是用于将随机后退值加倍的上限(以毫秒计)。该加倍继续,直至数据帧被成功传送或达到最大竞争窗大小。一旦达到最大竞争窗大小,将对后续冲突继续进行重试直至达到所允许的最大重试次数。“CWmax”的有效值为1、3、7、15、31、63、127、255、511或1024。“CWmax”的值必须大于“CWmin”的值。

以下示出用于以上描述的过程的伪代码:

If成功

{

CW[AC]=CWmin[AC];

For i=1:n //SDMA传输中有n个分组

{

WC[STAi][AC]=CWmin[AC];

SSRC[STAi][AC]=0;

SLRC[STAi][AC]=0;

}

}

else

{

对于失败的分组

{

If WC[STAi][AC]<CWmax[AC]

WC[STAi][AC]=(WC[STAi]+1)*2-1;

If(使用RTS/CTS)

{

if(SLRC[STAi][AC]!=.11长重试极限)

SSRC[STAi][AC]++;

else

{

SSRC[STAi][AC]=0;

丢弃该帧;

}

}

else

{

If(SLRC[STA1][AC]!=.11长重试极限)

SLRC[STAi][AC]++;

else

{

SLRC[STAi][AC]=0;

丢弃该帧;

}

}

}

对于成功的分组

}

WC[STAi][AC]=0;

SSRC[STAi][AC]=0;

SLRC[STAi][AC]=0;

}

If所有分组都失败

CW[AC]=2*(CW[AC]+1)-1;

Else

CW[AC]=CWmin[AC];

}

在一个实施例中,在每次传输前,接入点(AP)检查内部权重计数器并从在相同AC中并且与最小权重相关联的站(STA)选择分组。在另一个实施例中,在每次传输前,接入点(AP)检查内部权重计数器并从在相同接入类别(AC)中并且与0权重相关联的站(STA)选择分组。

取决于与分组相关联的重试计数器,接入点(AP)202可按以下方式之一向STA1 204传送该分组:

若SLRC[STA1][AC]≥1且SSRC[STA1][AC]=0,意味着已使用请求发送/清除发送(RTS/CTS)保护重试了该分组,则接入点(AP)202先向站STA1 204传送RTS。一旦接收到来自站STA1 204的CTS,接入点就同时向包括站STA1 204在内的多个站(STA)传送数据分组。RTS/CTS是IEEE 802.11无线联网协议用于减少帧冲突的任选机制。

希望发送数据的节点通过发送请求发送帧(RTS)来发起该过程。目的地节点用清除发送帧(CTS)来答复。接收到RTS或CTS帧的任何其他节点应制止在给定时间内发送数据。节点在尝试接入该介质之前等待的时间量可被包括在RTS和CTS帧两者中。

若SLRC[STA1][AC]≥1且SSRC[STA1][AC]≥1,意味着已使用RTS/CTS保护重试了该分组,则接入点(AP)降低以站STA1为目的地的分组的数据率。

若SLRC[STA1}[AC]=0且SSRC[STA1][AC]=0,意味着其为新分组且尚未被重试,则接入点(AP)在无介质接入控制(MAC)的情况下传送该分组。

图3描绘了根据一个实施例的描述在多用户MIMO网络上调度分组递送的方法的流程图。在描述流程图300的方法时,参考图1的接入点102。然而应理解,构想了流程图300的方法可宽泛地适用于各种各样的设备,且其用途不被限定于仅结合图1的示例性实施例。

在步骤302,接入点(AP)初始化用于每个类别(AC)的每个站(STA)的权重计数器。权重计数器WC[STA][AC]被初始化为接入类别的最小竞争窗CWmin[AC]。最小竞争窗中指定的值是用于确定初始随机后退等待时间的范围的上限(通常以毫秒计)。

在步骤304,在传输失败之后,递增失败站的相应权重计数器WC。权重计数器WC[STA][AC]被递增为(WC[STA][AC]+1)*2-1。

在步骤306,在[0,WC[STA][AC])上均匀地分布随机权重RW。

在步骤308,对于感测为空闲的每个时隙,随机权重RW递减1。

在步骤310,接入点从其随机权重已达到0的站(STA)选择分组进行传送。

尽管关于本文给出的附图和其他流程图描述了说明性方法的具体细节,但是应理解,附图中示出的某些动作无需按所描述的次序来执行、并且可被修改和/或可被完全省略,这取决于环境。如本申请中描述的,模块和引擎可使用软件、硬件、固件、或它们的组合来实现。而且,所描述的动作和方法可由计算机、处理器或其他计算设备基于存储在存储器上的指令来实现,存储器包括一个或多个计算机可读存储介质(CRSM)。

CRSM可以是计算设备能访问以实现其上存储的指令的任何可用物理介质。CRSM可包括,但不局限于:随机存取存储器(RAM)、只读存储器(ROM)、电可擦可编程只读存储器(EEPROM)、闪存或其它固态存储技术、压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)或其它光盘存储、盒式磁带、磁带、磁盘存储或其它磁性存储设备、或可用于存储所需信息并可由计算设备访问的任何其它介质。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号