初级侧调节器集成控制电路、方法及开关电源

摘要

第一个方面，在初级调节(PSR)的电源电路中，一些初级电流脉冲使输出端的二极管正向导通，以便在每一这样的脉冲后期能对辅助绕组电压进行采样，采样结果用于调节电源电路的输出电压(VOUT)。其它一些初级脉冲，幅度较小，不是用于调节VOUT，而是用于确定VOUT是否下降。第二个方面，PSR集成控制电路中的瞬时电流检测电路检测光耦合电流是否以预设的方式下降，如果TRS电流检测电路检测到光耦合电流已下降，那么，电源电路就由睡眠模式进人高功耗的运行模式，在高功耗的工作摸式中，电源电路工作在开关状态。

说明书

技术领域

本发明涉及一种初级调节(PSR)的电源电路和PSR集成控制电路。

背景技术

图1是现有采用次级调节(SSR)的行逆程高压电源1的电路示意图。输入端2和3之间接入的范围在110v至240v的交流电压，由全波桥式整流器4和电容5整流后，在第一输入节点6和第二输入节点7之间形成近似直流的电压。其中，第一输入节点6也被认为是直流电压正电压(VIN)接入点。SSR集成控制电路8由变压器10的辅助绕组9及包括二极管11和电容12的整流电路输出的直流电压供电。电源接入后，整流电路中的电容12立刻被充电，直流电压经过电阻13加载在SSR集成控制电路8，行逆程高压电源1中的开关14不断执行开闭作业。当开关14闭合时，初级电流IP从节点6流出，通过变压器10的初级绕组15、再经过开关14和感测电流的电阻16，到达节点7，这个初级电流IP使得电能存储在变压器10中。

图2是图1所示的现有采用次级调节的行逆程高压电源1的运行波形图。标有电流I P的波形图表示流过初级绕组15的电流。开关14在T1至T2时间段内闭合，因此，初级电流IP在T1至T2时间段内逐步上升。

接下来，在T2时刻，开关14断开，初级电流I P降至为0，脉冲电流I S由变压器10的次级绕组17流出，由此，使变压器10所存储的电能由次级绕组17送至电源电路1的输出端。图2中标有电流IS的波形图就是这个次级电流。这个次级脉冲电流出现在T2至T3时间段内，脉冲电流IS由次级绕组17流出，经过整流二极管18对输出电容19充电，输出电容19上所充电荷被保持，从而在输出端20和21之间可获得一预期的电压。

考虑这样一种情形，即：连接在输出端20和21之间的负载(图未示)较小的情形。电源电路1只需提供较小的输出电压，就能使该输出电压满足负载所需。由于电源电路1并没有限流，因此，当其进入稳态后，工作在恒压模式。开关14快速开闭时，输出电容19两端的电压几乎恒定在所需电压值。通过开关14的快速开闭，可使输出电容19上的输出电压VOUT被调节至预期电压值。

所述电源电路1有初级侧22和次级侧23，其是采用次级调节的电源电路，因为电源电路的集成电路控制器8根据光耦合器的输出来进行电压调节，而电压的监控是由次级侧的参考电压集成电路27来执行。在恒压(CV)模式，电阻分压电路感测输出端20和21之间的输出电压VOUT，其中，该电阻分压电路包括分压电阻24和分压电阻25。电阻分压电路的中间节点26连接参考电压集成电路27。如果电阻分压电路的中间节点26的电压高于参考电压，电流就由光耦合器28流入参考电压集成电路27。也就是，电流由第一输出端20流出，经过限流电阻29、光耦合器28和参考电压集成电路27，到达第二输出端21，由于这一电流的存在，使得光耦合器28从集成电路控制器8的反馈引脚FB30获取一相应的电流，引脚FB30输出的电流是一误差电流，反应了输出端20和21之间的电压水平。集成控制电路8根据检测到的该误差电流来控制开关14的开闭，进而调节输出电压VOUT。

输出电流IOUT和变压器10的初级绕组15流出的初级电流IP的峰值相关。连接在初级回路中的感测电阻16感测电流IP的大小。在大负载情形，如果流过输出端20和21之间的输出电流IOUT超过指定值，电源电路1就进入恒流(CC)模式。集成控制电路8控制开关14的开闭周期，来限制初级电流IP的峰值，进而控制最大输出电流IOUT至指定值。图1所示的这种采用次级控制方式(SSR)的电源电路1在很多情形都能得到很好地应用，但在某些需要低成本的应用中，其显得过于昂贵。因为光耦合器28和参考电压集成电路27相对都是比较昂贵的电子器件。

图3是现有另一种采用初级调节(PSR)的行逆程高压电源31的电路示意图。如图1所示的SSR电源电路一样，全波桥式整流器32和电容33将输入交流电源整流为近似直流电压，在运行过程中，PSR电源电路31中的开关周期性开闭。如图3所示，开关34采用是双极型晶体管，开关34闭合使得初级电流IP由节点35流出，经过变压器37的初级绕组36、开关34，流入PSRCC/CV集成控制器39的引脚38，再经过集成控制器39内部的开关(图未示)，从集成控制器39的接地引脚40流出后，流入接地点41。当开关闭合时，由初级绕组36流出的电流IP，使能量存储在变压器37中，当开关断开时，变压器37的次级绕组42流出次级脉冲电流IS经过二极管43，使得存储在变压器37中的能量传输至电源电路的输出端。输出电容44连接在电源电路的输出端45和46之间，次级脉冲电流IS对输出电容44充电。当电源电路进入稳态，工作在恒压(CV)模式，开关34快速开闭，使得输出电容44上的电压VOUT被调节到一预期值，并保持不变。输出电压VOUT的幅度和辅助绕组47两端的电压VAUX相关。电压VAUX被分压电阻48和49分压后，分压点50的电压送入PSR CC/CV集成控制器39的FB引脚51。PSR CC/CV集成控制器39内部有参考电压发生器，用于产生参考电压，通过使FB引脚51的电压等于该参考电压，集成控制器39可以调节输出电压VOUT，使其保持在预期值。该电路的一个优点在于省却了昂贵的光耦合器及次边的参考电压电路。

初级电流IP的幅度由PSR CC/CV集成控制器39内部的检测器件(图未示)来检测，该检测器件通过检测电压降来检测初级电流IP的幅度。检测到的电压降，实际是初级电流IP和检测器件电阻的乘积，该电压降被PSR CC/CV集成控制器39内部的感测电流放大器放大。如果感测的电压降表明输出电流IOUT超过限定电流，那么，电源电路就进入恒流(CC)模式。在CC模式，通过使感测电流放大器放大后的电压降等于参考电压VILIM，可使输出电流IOUT限定在一预期值。

图4是现有图3所示的PSR电源电路31工作在小负载情形下的运行波形图。在开关34开闭的一个开关周期，PSR电源的输出端产生输出电压。在图4中，开关34在T1至T2时间段内闭合，如上所述，根据电磁理论，流经变压器的初级电流IP使得变压器上存储能量。初级电流IP以一确定的速率逐步上升。当开关34在T2时刻断开后，磁场消失，变压器所存储的能量释放，形成次级脉冲电流IS。如图所示，从T2时刻开始，次级电流IS开始逐步下降。

在开关34断开的时间段内，如果二极管43的正向导通电压降已知，则辅助绕组47上的电压VAUX和输出电压VOUT的关系是可以确定的。当然，如果二极管43是正向导通，那么其正向导通压降通常是可以确定的。因此，PSR集成控制器39内部电路在T3时刻，也就是次级电流IS下降为0之前的瞬间，采样FB引脚51的电压。在小负载的情形，由于负载较小，采样时所要消耗的电能较小，而且采样时二极管正向导通，因此，脉冲电流IP的峰值可以是最小的IPPEAKMIN值。如果加载在电源电路的负载减小到一定程度，这个具有最小峰值IPPEAKMIN的脉冲电流IP转换到次级后，在负载上产生的电能就会过大，那么，开关周期就会随着负载的减小而增加。图4所示的周期52就表明这一情形，该周期从T1时刻持续至T6时刻。在这个周期中，脉冲电流IP的幅度为最小幅度。在这个PSR电源电路的实施例中，在小负载的情形下，开关周期就显得太长，有几毫秒甚至更长，如此，使得这种电源电路在待机模式下的瞬态响应较差，因为，如果电源电路的负载突然增加，由于开关周期较长，因此，下一采样就需要等待一段时间才会进行，因此，控制器39就不能对负载的增加做出快速响应，输出端45和46两端的输出电压VOUT可能会出现暂时不受调控。

发明内容

作为本发明的第一个方面，在本发明的采用初级调节(PSR)的电源电路中，一些初级电流脉冲将能量传输至次级，由此，二极管正向导通，而在每一这样的脉冲过后会对辅助绕组的电压VAUX进行采样。这些反应电压的采样值被用于调节电源电路的输出电压VOUT。这些初级电流脉冲在这里也被称之为初级电流调节脉冲。

然而，其它一些初级电流脉冲，是一些小的波峰，在这里被称之为输出压降检测脉冲。这些输出压降检测脉冲不是用作能量转换或者调节输出电压VOUT，而是用作确定输出电压VOUT是否下降。输出压降检测脉冲的峰值较小，当输出电压VOUT没有下降时，次级绕组上所感应的行逆程电流，其作为输出压降检测脉冲的响应信号，就不足以使输出端的二极管处于正向导通；而如果输出电压VOUT下降，次级的行逆程电流，其作为输出压降检测脉冲的响应信号，就会使得输出端的二极管正向导通。PSR电源电路的PSR集成控制器检测与次级绕组相关的电压信号，并根据该电压信号来决定是否使输出端的二极管正向导通，这就是输出压降检测脉冲的作用所在。如果确定输出电压VOUT在下降，那么，PSR电源电路就由待机模式转入高功耗的正常模式。

作为本发明的第二个方面，PSR电源电路包括一价格便宜的光耦合器。在PSR集成控制器内部有瞬时电流检测电路，其通过TRS引脚向光耦合器提供光耦合电流。光耦合电流的幅度反应出电源电路的输出电压VOUT。电源电路运行在睡眠模式时，其不工作在开关状态，TRS电流检测电路监测光耦合电流的幅度。如果TRS电流检测电路检测到光耦合电流以一种预定的方式(例如，下降到一预定值)发生了变化，电源电路就由睡眠模式进入高功耗模式，在高功耗模式，电源电路工作在开关状态。由于TRS电流检测电路能及时检测到输出电压VOUT的下降，即使不是工作在开关状态而是低功耗的睡眠模式，也能对负载的突然增加做出快速响应，因此，PSR电源有很好的瞬态响应。本发明的另一个优点在于，外设于TRS集成控制器的光耦合器不需要参考电压。还有一个优点在于，光耦合器只需要很低的偏置电流，不需要高精度增益。

以下将对本发明的电路及方法进行详细描述。本部分的内容不是用于限定本发明，本发明的保护范围由权利要求所确定。

附图说明

附图用于描述本发明的技术，各附图中，相同的标号表示相同的部件。

图1是现有采用常规的次级调节(SSR)的电源电路示意图。

图2是现有图1所示的SSR电源电路的运行波形图。

图3是现有采用常规初级调节(PSR)的电源电路示意图。

图4是图3所示的PSR电源电路工作在低功耗的待机模式时的波形图。

图5是本发明的采用初级调节(PSR)的电源电路的示意图。

图6是图5所示的PSR电源电路的PSR集成控制器107的示意图。

图7是图6所示的PSR集成控制器107的FMOD电路133的示意图。

图8是图6所示的PSR集成控制器107的TRAMP检测电路134及晶振的示意图。

图9是图6所示的PSR集成控制器107的ILIM电路135和PWM逻辑电路136的示意图。

图10是图9所示的PWM逻辑电路136的详细示意图。

图11是图5所示的PSR电源电路100工作在正常模式下的波形图。

图12是图5所示的PSR电源电路100工作在低功耗的待机模式下的波形图。

图13是图5所示的PSR电源电路100利用输出压降检测脉冲来检测输出电压VOUT的下降，从而使电源电路由低功耗的待机模式转入正常模式的波形图。

图14是图13所示的两个开关周期的详细波形示意图。

图15是图6所示的TRS电流检测电路169检测输出电压VOUT下降的波形图。

图16是图6中的PSR电源电路利用输出压检测降脉冲来检测输出电压VOUT下降的波形图。

图17是图6所示的PSR电源电路利用TRS电流检测电路检测输出电压VOUT下降的波形图。

具体实施方式

以下将结合附图对本发明进行详细描述。

图5是本发明的采用初级调节(PSR)的行逆程高压电源100的电路示意图。在110至240v范围的一交流电源由输入端101和102之间接入，经过全波桥式整流器103和电容104后，转为近似直流电压，加载在第一输入节点105和第二输入节点106之间。第一输入节点105为“高电压端”或输入电压(VIN)接入端，第二输入节点106为接地端。

PSR集成控制器107由直流电压驱动，该直流电压来自变压器109的辅助绕组108和整流电路的输出，其中，该整流电路包括二极管110及电容111。电流由节点117流入PSR集成控制器107的VDD引脚118，PSR集成控制器107的GND引脚119接地。交流电源接入后，整流电路中的电容111立刻被充电，直流电压经过电阻112加载在PSR集成控制器107.

PSR电源电路100中的开关113不断开闭，当开关113闭合，初级电流I P从节点105流出，经过变压器109的初级绕组114，到达开关113。在这个电路中，开关113采用双极型晶体管。电流IP流入晶体管的集电极。PSR集成控制器107包括一基极驱动电路，用于向开关113的基极提供一基极驱动电流，基极驱动电流由BD引脚115输出。PSR集成控制器107通过控制开关113发射极的电流SW来控制开关113的开闭，这个电流SW流入PSR集成控制器107的SW引脚116。当开关113闭合时，初级电流IP线性上升至峰值，使能量存储在变压器109中；随后开关113断开，在次级感应出次级脉冲电流IS，从而使存储在变压器109转移至电源电路的输出端。该次级电流IS由变压器109的次级绕组120流出，经过连接在输出端的整流二极管121，对输出电容122充电，输出电容122所充电荷被保持，从而使一预期电压VOUT保持在电源电路的输出端123和124之间。

如果整流二极管121的压降已知，辅助绕组的电压VAUX和电源电路输出电压VOUT的关系就可确定。PSR集成控制器采用电阻分压电路来检测电压VAUX，其中，电阻分压电路包括电阻125和电阻126。分压电路中间节点127上的电压，在这里也被称之为辅助绕组反馈信号128，其被送入PSR集成控制器107的FB引脚129。FB引脚129上的辅助绕组反馈信号128，也就是电压误差信号，在适当的时候会被采样，以便获得输出电压VOUT的幅度信息，以下将对此进行详细描述。当PSR电源电路工作在恒压(CV)模式，采样的电压误差信号用于控制开关113，使得输出电压VOUT的幅度被调整至预期值。

更多有关于PSR电源电路的运行、结构、设计、及应用等方面的信息，可参见：1)美国专利申请：初级恒电流输出控制器，申请号：11/311,656，申请日期，2005年12月17；2)美国专利申请：初级恒电压输出控制器，申请号：11/326,828，申请日期：2006年1月6日；授权号为：7,307,390；3)美国专利申请：用于初级反馈式开关电源的系统及方法，申请号为：11/635,309，申请日期：2006年12月74)美国专利申请：高精度初级恒电流输出控制器，申请号为：11/789,160，申请日期为：2007年4月23日；5)美国专利申请：改变初级电源转换器的开关频率以补偿自感变化，申请号为：11/881,666，申请日期为：2007年7月26日；6)美国专利申请：开关调节器中启动时间的缩减，申请号为：11/891,397，申请日期为：2007年8月10日；7)美国申请：采用NPN型晶体管及初级调节的电源转换器的基极电流补偿，申请号为：11/893,231，申请日期为：2007年8月14日；8)美国专利申请：为使电源转换电路输出端输出电压恒定，对线路电阻进行补偿，申请号为：11/897,131，申请日期为：2007年8月28日；和9)美国专利申请：PSR电源的输出电压和输出电流的电路设计，申请号为：12/079,039，申请日期为：2008年3月24日，上述所列9份文献供参考。

以下描述本发明的第一个方面，即小负载情形下，小幅初级电流脉冲流过初级。这些小幅脉冲在这里也被称之为输出压降检测脉冲。一输出压降检测脉冲过后所采样的辅助绕组反馈信号不是用作调节输出电压VOUT，而是用来确定输出电压VOUT的幅度是否以预期的方式在下降。因此，输出压降检测脉冲能用于确定加载在电源电路上的负载是否突然增加，进而促使电源电路为适应负载的增加改变工作模式。如果仅仅只是执行本发明的这样一个方面，即采用输出压降检测脉冲来调节输出电压，那图5所示的光耦合器130和限流电阻131可以省却，因此，在图5中，光耦合器和限流电阻标记有可选。

以下描述本发明的第二个方面，光耦合器130检测输出电压VOUT是否按照预期的方式发生了改变。光耦合电流IOPTO2的幅度和输出电压VOUT的幅度相关。在PSR集成控制器107内部的瞬时电流检测电路(TRS电流检测电路)检测由TRS引脚132流出的电流IOPTO2的幅度的变化以及是否按照预期的方式改变。例如，如果检测到电流IOPTO2为响应输出电压VOUT的下降而从初始值下降到第二电流值，那么，TRS电流检测电路使PSR集成控制器107由睡眠模式转入另一模式，在该另一模式，电源电路在单位时间输出电能更多。在这个情形中，在睡眠模式下的PSR电源电路并不工作在开闭状态，PSR电源电路也不需要工作在开闭状态，因为控制器能检测负载的增加。只要负载一增加，光耦合器和TRS电流检测电路能立刻检测到，因此，该电源电路具有一良好的瞬态响应。更为重要的是，该实施例中，不需要图1所示的昂贵的参考电压电路27。不过，在这个方式中，光耦合器不是可选。

图6是图5所示的PSR集成控制器107的详细电路示意图。图7是图6所示的调频电路(FMOD)的详细电路示意图。图8是图6所示的TRAMP检测电路134和晶振的详细电路示意图。图9是图6所示的限流(ILIM)电路135和脉宽调制逻辑电路136的详细电路示意图。图10是图6所示的脉宽调制(PWM)逻辑电路136的详细电路示意图。

正常模式：

以下将结合图11的波形图对PSR集成控制器107的正常模式进行描述。图6所示的PWM逻辑电路输出脉冲NCHON 137。这些脉冲送入门驱动电路138，转换成感应开关控制信号139，信号139送入N沟道场效应晶体管140和141栅极门。晶体管140和141在该些脉冲的作用下，使初级脉冲电流IP从SW开关控制引脚116流入，经过晶体管后到接地端119。图11示出了4个这样的IP电流的脉冲。第一个IP电流脉冲出现在T1至T2时间段，第二个脉冲出现在T6至T7时间段，第三个脉冲出现在T11至T12时间段，第四个脉冲出现在T16至T17时间段。只要晶体管140和141开启，每一个IP电流脉冲都是以相同的速率上升，这些初级电流脉冲的峰值由晶体管140和141的开启时间来决定。当开关140和141闭合，外部的双极型开关113也闭合。

当晶体管140和141在IP电流脉冲消逝后断开时，在次级绕组120上就会感应出脉冲电流IS。如图11所示，IS电流是逐步下降的，当次级绕组上的电压下降至使图5所示的输出端的整流二极管121不再正向导通时，IS电流也就不再下降。而事实上，二极管121截止时，次级电流脉冲IS降至为0，而次级电压下降至低于输出电压VOUT与二极管正向导通压降的和值。由于辅助绕组电压VAUX和次级绕组电压的关系是已知，因此，如果在二极管121截止前的一瞬间，也就是IS脉冲电流消逝前，对电压VAUX采样，采样值就可以用来确定输出电压VOUT的幅度。因此，采样应该在每一次级电流脉冲IS消逝前立刻进行。图6所示的电路中，在FB引脚129上的辅助绕组电压反馈信号128经过求和电路142和误差信号预放大电路143，误差信号由采样器144采样。预放大电路143将输入的电压信号和参考电压比较，因此采样器144所采样的信号称之为电压误差。采样的误差信号是模拟信号，被放大后在节点145积分。与开关频率相比，电容146和147上的充电电压的变化缓慢很多。误差比较器149将节点145的电压VCOMP和被放大的电流感测信号相比较，输出调节信号150。调节信号150反馈回PWM逻辑电路136，用于关闭反馈控制环。如果检测到由节点145的电压VCOMP所决定的电压VAUX过大，那么，在一个开关周期内，NCHON脉冲宽度将使晶体管140和141的导通时间缩短，进而向输出电容122充电的次级电流也减小，结果，输出电压VOUT就会下降。另一方面，如果由节点145的电压VCOMP所决定的电压VAUX被检测到过小，那么，NCHON脉冲宽度将使晶体管140和141的导通时间增加，进而向输出电容122充电的次级电流也增加，结果，输出电压VOUT增大。在图11所示的波形图中，虚线178表示与输出电压相关的辅助绕组电压VAUX的调节电压。哪一脉冲过后，采样器144就进行采样，这由PMW逻辑电路136来决定。在正常模式，多路复用器151由信号NORMAL控制，以便多路复用器151选择“1”数据输入端的信号来使能采样器144。在每一个开关周期，NCHON的一次电平转换，被传输至多路复用器151，使得采样器144开始一次采样。当电源电路在正常模式时，信号NORMAL为高电平。图11的波形图表明，每一开关周期进行一次采样，所有的采样值在节点145被积分，用于确定如何控制晶体管140和141、以及如何调节输出电压VOUT。

在正常模式，图10中的PWM逻辑电路136控制图11所示的NCHON脉冲宽度。在一个开关周期的开始，开关频率信号153置1锁存器155。锁存器155输出的NCHON信号变为高电平，因此产生电流脉冲IP。图9所示的ILIM电路135中的比较器159至161通过检测晶体管140和141的电压降，由此检测流过晶体管140和141的电流SW。这个SW电流实际上和初级绕组电流IP是一样的。只要检测到IP电流低于I1(也就是IP＝IPPEAKMIN)，比较器159输出的数字信号IPPEAKMIN就为低电平。只要IPLEAKMIN为低电位，图10所示的与门157就输出低电平，锁存器155就不会复位。正常模式，多路复用器154选择“1”数据输入端接入的IPPEAKMIN信号，送入与门157，这种情形对应图11中T1至T2时间段内IP电流的上升。当IP电流上升至IPPEAKMIN时，比较器159就认为IPPEAKMIN为高电平。这个高电平信号通过多路复用器154，送入与门157。但是，与门157输出仍为低电平，直到REG信号150转为高电平，与门157才会输出高电平。REG信号150来自图6所示的误差比较器149。如果节点145的电压VCOMP相对较低，那么，误差比较器149输出的REG信号150的电平就会改变，此时SW电流也相对较低，而如果节点145的电压VCOMP相对较高，误差比较器149输出的REG信号150的电平也会改变，此时SW电流相对较高。通过调节，可以获得实际的SW电流需要设置多大，就能使REG信号转为高电平，从而与门157的输出或早或晚都会转为高电平。当与门157输出为高电平，那么，高电平输入至或门158，进而使锁存器155复位，脉冲电流IP下降为0。因此，在正常模式，脉冲IP的宽度应该足够，以便使IP电流的峰值能到达IPPEAKMIN。不过，为了调节输出电压VOUT的需要，IP脉冲的宽度可以被调节远大于最小宽度。在正常模式，所有IP脉冲的峰值至少都应为IPPEAKMIN，每一IP脉冲过后，都进行一次采样，采样值用于调节输出电压VOUT。在正常模式，开关频率信号153的频率保持不变，所以开关周期是不变量。举一个较为典型的例子，IPPEAKMIN约为100mA，电源电路的额定电流约在200mA至500mA范围内，IOPTO1 and IOPT2大约为100uA，输出电压VOUT被调节至约为5V。

待机模式：

以下将结合附图12对PSR集成控制器107在待机模式下的运行进行详细说明。在待机模式，数字信号NORMAL为低电平，图6中的多路复用器1S1选择0数据输入端的信号送入采样器144。在这里，计数器152是4进制计数器，NCHON信号137的每4个周期，计数器152输出一高电平。因此，采样器144每4个开关周期采样一次。多路复用器151输出信号用REGPULSE表示。图12所示的波形图中，REGPULSE信号使采样器144在周期1和周期5采样。如正常模式中所述，这些采样信号是模拟信号，在节点145被积分，节点145的电压VCOMP用于调节输出电压VOUT。

在图12所示的周期1和周期5，图6所示的计数器152输出高电平，这个高电平传输至多路复用器151，使信号REGPULSE也为高电平。如图10所示，REGPULSE为高电平，使得多路复用器154选择IPPEAKMIN信号，并将该信号送入与门157。因此，如上所述。图10中的PWM逻辑电路136的运行是和正常模式中的周期1和周期5关联的。由开关频率信号153引起的IP脉冲使锁存器155置1。在待机模式，负载很小，VCOMP很低，REG信号150比IPPEAKMIN先到达高电平，所以IP脉冲由IPPEAKMIN终止。这就导致在周期1和周期5出现同样的小幅脉冲。在每个这样的周期，IS电流脉冲消逝前，对FB引脚129上的误差电压采样，这些采样的误差电压是模拟信号，在节点145上积分，用于调节输出电压VOUT。

但是，在待机模式的周期2、周期3和周期4，计数器152输出低电平，信号NORMAL也是低电平，因此，REGPULSE不会转变为高电平，采样器144也就不会采样。但是，在周期2、3和4，会有IP脉冲。如图12所示，在周期2、3和4，IP电流脉冲的宽度很小，IP电流的峰值为IPPPEAKOD，IPPPEAKOD比正常模式中的IP电流峰值IPPEAKMIN小。

图10中的PWM逻辑电路136输出短的NCHON脉冲，用于产生输出压降检测脉冲。当开关频率信号153使锁存器155在开关周期开始时置1时，PWM逻辑电路136就输出NCHON脉冲。如上所述，在周期2、3和4，REGPULSE为低电平。因此，多路复用器154选择“0”数据位的数字信号IPPEAKOD。如图9所示，数字信号IPPEAKOD由比较器160产生。当IP电流到达IPPEAKOD值时，数字信号IPPEAKOD变为高电平。由于待机模式时，负载很小，VCOMP很低，REG信号150比数字信号IPPEAKOD先变为高电平，所以IP脉冲被数字信号IPPEAKOD终止。当IP电流到达IPPEAKOD值时，由比较器160输出的数字信号IPPEAKOD变为高电平，通过图10中的多路复用器154，使得IP电流提前被终止。因此，PWM逻辑电路136在周期2、3和4控制IP电流脉冲的宽度，使得IP电流的峰值为IPPEAKOD值

对输出电压VOUT的监测，以便对输出电压VOUT进行调节，这就要求整流二极管121(如图5所示)在采样过程中处于导通。因此，在IS电流脉冲消逝前对输出电压VOUT的检测，就要求IS脉冲电流此时的峰值足够大，以便使整流二极管121仍保持导通，也就是，在采样时，二极管121正极的电压要高出输出电压VOUT一个正向导通压降。因此，在电压调节时需要有小峰值的初级电流调节脉冲。如果待机模式电源电路的负载减小，那么，控制环路控制晶体管140和141在一较短时间导通，如此，使得IP电流的峰值就降低。IP电流峰值的下降，使得次级电流峰值也下降，进而在开关周期，输出电容122上的充电电流也下降。IP电流峰值下降，使得次边电流峰值下降，因此，每个开关周期，向输出电容122充电的电流也减小。每个开关周期充电电流减小，从而实现对输出电容122两端的输出电压VOUT的调节。但是，如果负载减小至一定程度，IP电流的峰值到达IPPEAKMIN值，那么，PSR电源电路100就从正常模式进入待机模式。在待机模式，对输出电容122的充电电流的进一步调节可通过将开关频率降低至最小值来实现。此外，在待机模式，有些IP电流的幅度为IPPEAKMIN值(可参见图12所示的周期5和周期12)，而其他IP电流的幅度是幅度更小的IPPEAKOD值(可见图12所示的周期2、3和4)。幅度为IPPEAKMINIP值的IP电流脉冲在这里也被称为初级电流调节脉冲，用于调节输出电压VOUT，而幅度为IPPEAKMINIP值的IP电流脉冲也被称为输出压降检测脉冲，用于检测输出电压VOUT是否下降。

在图6所示的电路中，如果IP电流峰值在图12所示的周期1和5到达IPPEAKMIN值，同时因调节输出电压VOUT的需要，需要进一步减小电流，那么，晶振和TRAMP检测电路134就会减小图7所示的开关频率信号153的频率，这由图7所示的FMOD电路133来完成。在这个电路中，为了实现恒流控制，辅助绕组的反馈信号根据输出电压的水平将FMOD_OUT电流信号置1。在恒压模式中，辅助绕组的电压反馈信号实际上就反应电压调节水平。如果节点145的电压VCOMP高于参考电压VCOMP0，那么，信号FMOD_OUT的大小就固定，这就是正常模式中的情形。但是，如果节点145的电压VCOMP低于参考电压VCOMP0，那么，信号FMOD_OUT的值就下降至IBMIN，这就会导致开关周期缩减至最小值，其中，参考电压VCOMP0由放大器162提供。

在图12中，输出压降检测脉冲的峰值在周期2、3和4为幅度较小的IPPEAKOD值。在次级绕组上的行逆程电压大于输出电压VOUT的幅度，可能并不足以使整流二极管121完全导通。在输入电压较低时，由PSR集成控制器107的引脚129检测到的相应的行逆程脉冲VAUX不包含整流二极管121的导通电压，其值接近辅助绕组的调节电压。而当输入电压较高时，由PSR集成控制器107检测到的节点129上的行逆程脉冲VAUX包含整流二极管121的导通压降。在两种情形下，行逆程脉冲VAUX的峰值接近或超过辅助绕组的调节电压。

如果输出电压VOUT下降，二极管121就会进行限幅，因为在行逆程脉冲IS的峰值出现时，二极管121两端的压降会增加。图6所示的比较器163就会将FB引脚129上的辅助绕组反馈信号128和参考电压VFBLOW进行比较，参考电压VFBLOW的作用是：即：在输出电压低，二极管121没有进行限幅的情形下，FB引脚129上的辅助绕组反馈信号128可能会超过VFBLOW，那么，在这种情形，就对FB引脚129上的辅助绕组反馈信号128进行限幅，使其不超过VFBLOW。此外，考虑到需要更快速的瞬时响应，VBLOW也可以根据前一输出压降检测周期所存储的FB电压峰值来设置。在图12所示的波形图中，在周期2，3和4，行逆程脉冲没有被二极管121限幅。因此，在上述这几个周期中的每一个中，在行逆程脉冲VAUX的峰值时刻，比较器163输出的FBSENSE信号为高电平。但是，如果在待机模式下的输出压降检测脉冲所在的开关周期，FBSENSE没有出现脉冲，那么，就可确定输出电压VOUT发生了下降，PSR电源电路100就会由待机模式进入高功耗的正常模式。

图13是用于说明FBSENSE没有出现脉冲就确定输出电压VOUT在下降的波形图。图13中的周期1是一个开关周期，对应图12中周期1。在这个周期，IP电流的峰值是IPPEAKMIN值，对误差电压进行了采样，用于调节输出电压VOUT。图13中的周期2，对应图12中的周期2，在这个周期中，IP电流的峰值是IPPEAKOD值，输出电压VOUT没有下降，所以，没有对VAUX限幅。图13中，在T8时刻，加载在电源电路的负载增加，输出电压VOUT下降。虚线164表示与输出电压相关的辅助绕组调节电压。由于负载增加，从T8时刻开始，虚线164快速下降。图13的周期3，IP电流峰值是IPPEAKOD值，但在这个周期，输出电压VOUT下降。FB引脚129的与输出电压相关的辅助绕组电压被限幅，这一点将在后续详细说明，周期3中的这一限幅，阻止了FBSENSE到达峰值，监测到FBSENSE没有到达峰值，就表明输出电压VOUT已下降。作为对这一检测结果的响应，PSR电源电路100进入正常模式，以便每单位时间，能输出更多能量。因此，NORMAL的波形如图12所示，在T11时刻转为高电平，因此，最后一个周期，即周期4就是正常模式下的开关周期。

以下将结合图14对图6所示的PSR集成控制器107检测FBSENSE在输出压降脉冲检测周期内没有出现峰值的过程，进行详细说明。图14是图13中的周期2和3的展开说明。在每一开关周期开始时，当IP电流上升时，图6所示的晶振和TRAMP检测电路134输出TRAMP的信号为高电平，电路134输出TRAMPD信号，该TRAMPD信号是TRAMP信号的延迟信号。TRAMP和TRAMPD两信号在图14的波形图中分别用TRAMP and TRAMPD表示。如果在周期2开始时，图6所示的锁存器165输出低电平，如图14中标记有LATCH_OUT的波形所示，那么，TRAMPD信号在T7时刻将锁存器165置1，信号LATCH_OUT变为高电平。触发器166在下一个开关周期的T9时刻，接入锁存器165输出的信号。如果锁存器165在T9时刻前没有复位，那么T9时刻，触发器166的输入就是高电平，触发器166的输出也就为高电平，这就表明输出电压VOUT被检测到已下降。如果输出电压VOUT没有下降，那么FB引脚的信号就会回归到前述的VFBLOW以上。在周期2，这种情形在T7A时刻发生，此时，图6所示的比较器163将FB引脚129上的反馈电压和电压VFBLOW比较，使得FBSENS变为高电平。比较器163使FBSENS维持高电平，直到T7B时刻，此时，FB引脚129的反馈电压重回落到VRBLOW以下。在下一开关周期开始之前，即T9时刻，FBSENSE将锁存器165复位。在每一个输出压降检测脉冲周期，锁存器165先被置1，然后由FBSENSE将其复位。

但是，如果在T8时刻，电源电路的负载增加，那么比较器163就不会输出FBSENSE脉冲。因此，在周期3，锁存器165先由TRAMPD置1，但随后没有FBSENSE脉冲来将其复位。在下一周期开始，即T11时刻，触发器166输入为TRAMP，输出为高电平。如图14所示，触发器输出信号FF OUT转为高电平。图6所示的或门167输出WAKE信号，该WAKE将锁存器168置1，由此锁存器168输出NORMAL。WAKE使锁存器168置1，从而PSR电源电路100进入正常模式。STBY信号使锁存器168复位，从而PSR电源电路100进入待机模式。

虽然，结合前述的各波形图的描述中，只是描述电源开关113或开或关，但开关113在开关时，流过的电流大小不同。补充的波形图显示电流有上升和下降，电源开关可能在初级电压达到全桥整流后的直流电压值之前就已断开，这是为了形成小的IPPEADKOD。在另一种情形，IPPEAKOD和IPPEAKMIN的大小也可由计数器或其它控制电路来控制，而非采用比较器来控制。

睡眠模式：

如上所述，除了输出电压检测脉冲可使PSR集成控制器107进入正常模式之外，瞬态电流检测电路169能使PSR集成控制器107进入睡眠模式。在睡眠模式，PSR电源电路不工作在开关状态，也没有IP电流流入变压器的初级绕组。但是，图5所示的光耦合器130从TRS引脚132获得一恒定电流IOPTO2，这个电流IOPTO2的大小与输出电压VOUT相关。在进入睡眠模式前的最后一个开关周期，TRS电流检测电路169使TRS引脚132的电压等于VREF，此时，TRS电流检测电路169将引脚132和提供第一电流的偏置电流发生器连接，该第一电流是晶体管171和172的并联电流。晶体管171和172并联在节点170和TRS引脚132之间，随后，PSR电源电路进入睡眠模式。在这段时间，电容177钳位晶体管172的门电压，以便保持晶体管172的电流。但是，由于开关176的断开，使得晶体管171截止，所以，TRS引脚132的总电流是先前的97％。在这时间，TRS电流检测电路169的运算放大器173检测TRS引脚132的电压来确定TRS引脚132的电压是否高于VREF。TRS引脚132的电压高于VREF，就表明IOPTO2降低了3％，也就是输出电压VOUT降低了预期值。如果TRS电流检测电路169的运算放大器173检测到TRS引脚132的电压超过VREF，那么TRS电流检测电路169输出信号174为高电平。这个高电平使锁存器168置1，导致信号NORMAL变为高电平，进而PSR电源电路由睡眠模式进入正常模式。

TRS电流检测电路169还可以采用其他方式来实现，在图6所示的电路中，运算放大器173控制晶体管171和172的门电压，以便运算放大器的正相输入端的电压VREF和反相输入端的电压相等。相等的情形发生在电源电路进入睡眠模式之前的最后一个开关周期，一旦这种情形建立，开关175和176就断开。晶体管171和172的门电压就被电容177钳位。断开的开关176使得流入TRS引脚132的偏置电流减小了3％，结果，由于光耦合器130的作用，使TRS引脚132的电压降低，此时，IOPTO2由TRS引脚132流出。TRS电流检测电路169就是运行在睡眠模式的这一情形下。由于TRS引脚132的电压低于VREF，运放173输出低电平。如果输出电压VOUT下降(例如，由于负载的突然增加)，那么，光耦合器电流IOPTO2就会下降，而TRS引脚132的电压就会上升。如果TRS引脚132电压的上升超过VREF，那么，运放173输出的数字信号174为高电平，在负载没有增加的情形下，输出电容以光耦合电流IOPTO1进行放电，一段时间，例如，一秒后，输出电压VOUT就会下降。

图15是图6所示的TRS电流检测电路169的运行波形图。开始，在T1时刻至T4时刻，PSR电源电路工作在正常模式。输出电压VOUT被调节，IOPTO2的大小和输出电压VOUT相关。当开关113在正常模式的开关周期的T1和T2时间段结束前闭合，图6所示的TRS电流检测电路169的开关175和176关断。如上所述，通过设置晶体管171和172的门电压，可使TRS引脚132的电压为VREF，此时，IOPTO2由光耦合器130流出。在T2时刻，开关176和175被打开，因此，97％的IOPTO2由TRS引脚132流出。接着，在T4时刻，电源电路由正常模式进入睡眠模式，如图15所示，只要输出电压VOUT没有改变，TRS引脚132流出的IPOPTO2也保持不变，TRS引脚132的电压保持低于VREF，运放173使数字信号174为低电平，电源电路就一直工作在睡眠模式。但如果由于负载的突然增加或者由于光耦合电流IOPTO1存在时间过长，而导致输出电压VOUT下降，那么，TRS引脚132的电压就会上升，这种状况在图15中被显示，输出电压VOUT可能逐步下降。不管输出电压VOUT怎样下降，如果TRS引脚132的电压上升超过VREF，那么TRS电流检测电路169开始运行。这种情形显示在图15的T5时刻。运放173检测到这一情形，将数字信号174置高电平，因此，输出WAKE信号，使电源电路由睡眠模式进入正常模式。在正常模式，电源电路工作在开关状态，电能被传输至电源电路的输出端，同时，在输出端输出预期的电压

流程：

图16是方法200的流程图，在这个方法中，采用输出压降检测脉冲来检测输出电压VOUT的下降。在步骤201中，PSR电源电路100进入待机模式。PSR电源电路100根据初级电流脉冲(如图12的周期1)和输出压降检测脉冲(如图12的周期2)进行模式转换。作为对每一初级电流脉冲的响应，FB引脚129上的电压误差被采样，积分后用于调整输出电压VOUT。输出压降检测脉冲并不用于调节输出电压VOUT，在输出压降检测脉冲消逝之后，并不进行采样，因为采样会影响积分操作。输出压降检测脉冲是弱脉冲，是用于确定输出电压VOUT是否下降。

在步骤202，作为输出压降脉冲的响应，如果没有检测到辅助绕组的电压峰值被限幅至较低值，那么PSR电源电路继续工作在待机模式。但如果，检测到辅助绕组的电压峰值被限幅至较低值，PSR电源电路就由待机模式进入正常模式。

图17是方法300的流程图。在此方法中，采用TRS电流检测电路169来检测输出电压VOUT的变化，以便使PSR电源电路改变工作模式。在步骤301中，PSR集成控制器107的TRS引脚132输出光耦合电流。TRS引脚132输出的光耦合电流与电源电路的输出电压VOUT相关。当调节输出电压VOUT时，如果检测的光耦合电流没有从初始值下降至预设值，那么TRS电流检测电路169就不会使PSR电源电路改变工作模式。PSR电源电路就继续工作在睡眠模式。在步骤302中，当调节输出电压VOUT时，如果检测到光耦合电流由初始值下降至预设值，那么TRS电流检测电路169就会使PSR电源电路由睡眠模式(步骤303)进入正常模式。PSR电源电路转入正常模式，重新调节输出电压，使其达到预期值。

虽然上述通过具体实施例对本发明进行了详细描述，但本发明的实施并非以上述为限。例如，在实施例中，开关113采用双极型晶体管，但其也可以是其它类型的开关，如MOSFET管。再例如，上述开关113有基极驱动和发射极驱动，但并非以此为限，其开闭可以由基极驱动、门驱动、发射极驱动、或者源驱动等，而且，如果内置的FET管能有合适的额定电压，那么外置的电源开关113(FET型或双极型)也可省略，此外，还可以采用外置的电流感测电阻，而不是内置的电流感测电阻。还有，光耦合器也可以连接在电源电压VDD引脚和TRS引脚之间，由此，光耦合电流流入TRS引脚。总之，对上述所描述的各种技术特征的修正、调整、和组合，都应认为是包含在本发明的权利要求保护范围内的。