基于偏振检测模块的高速光纤通信中偏振态控制系统

摘要

本发明公开了一种基于偏振检测模块的高速光纤通信中偏振态控制系统。包括四波片电光晶体偏振控制器、电源模块、偏振检测模块、信号采集模块、DSP控制模块、PC模块、DAC模块。本发明采用偏振检测模块探测出携带偏振信息的电信号，通过模数转换成为DSP可处理的数字信号，用以实现偏振态算法控制并利用USB接口技术在PC机上实时显示当前偏振态。DSP控制算法的输出通过DAC模块后加载到电光晶体偏振控制器中，最终实现偏振态闭环控制功能。本发明实现了实际光纤通信中偏振态不可预测变化的修复补偿，可以将任意偏振态转换到目标偏振态上。整个系统稳定性好、性价比高，应用面广，在高速光纤通信应用中具有非常重要的意义。

说明书

技术领域

本发明涉及高速光纤通信领域，具体涉及一种基于偏振检测模块的高速光纤通信中偏振态控制系统。

背景技术

在理想化的光纤中，传输光的偏振态（SOP）不会发生变化，而在实际使用的标准通信光纤中，传输光的偏振态是沿光纤不断变化的。一般来说，普通光纤的输出光为椭圆偏振光，椭圆度不断变化，主轴相对于参考方向成任意角度。产生这种变化的原因是光纤中由热应力、机械应力以及纤芯的不规则性等因素引起的不规则双折射。另外光纤中的双折射效应是随温度、压力、应力以及其它环境因素不断变化的，这就大大增加了偏振相关损害的不可预知性。无论在高速光纤通信系统中偏振问题的解决还是偏振效应的应用中，偏振控制都是一个核心技术。高速偏振控制能快速补偿光纤系统中各种偏振相关的信号损伤，大幅度提升系统性能，是目前高速光纤通信技术领域中的一个研究重点。

目前偏振控制器已有光域和电域的多种偏振控制方式，但是普遍来说跟踪速度和控制精度等性能参数不足，并且价格昂贵，体积庞大，难以普及应用。采用消光比高，响应速度快的电光陶瓷晶体，使用光电方法来实现高速偏振控制器，结合人工智能控制算法来实现偏振态的跟踪与修复是国际上一个总体的研究方向。

发明内容

本发明的目的是克服现有技术的不足，提供一种基于偏振检测模块的高速光纤通信中偏振态控制系统。

基于偏振检测模块的高速光纤通信中偏振态控制系统包括四波片电光晶体偏振控制器、电源模块、偏振检测模块、信号采集模块、DSP控制模块、PC模块、DAC模块。由光纤网络输出的待调偏振光输入到四波片电光晶体偏振控制器中，后面连接上偏振检测模块，该偏振检测模块由电源模块获取工作电压，从而稳定工作获得携带偏振信息的电信号，通过信号采集模块输入到ADC模块转化为数字信号；由数字信号处理器根据控制算法处理产生四路控制电压，经过DAC模块转换以驱动四波片电光晶体偏振控制器，通过电光晶体晶体的电光效应改变当前偏振态向着期望偏振态变换。

所述的DSP控制模块的电路为：信号采集电路输出的四路电压信号VOUTA、VOUTB、VOUTC、VOUTD分别从数字信号处理器 U6的2、3、4、5脚输入，数字信号处理器 U6的第10脚与电容C18的一端相连，数字信号处理器 U6的第11脚与电容C19的一端相连，数字信号处理器 U6的第16脚与电阻R16的一端相连，电容C18的另一端、电容C19的另一端、电阻R16的另一端与数字信号处理器 U6的第12、176脚相连并接模拟地，数字信号处理器 U6的第92、93、94、95、98、101、102、104、106、107、109、116脚分别与数模转换模块中DAC芯片U9的第8至19脚相连，数字信号处理器 U6的第135脚与JTAG接口的2脚相连，数字信号处理器 U6的第136脚与JTAG接口的9、11脚相连，数字信号处理器 U6的第126脚与JTAG接口的1脚相连，数字信号处理器 U6的第131脚与JTAG接口的3脚相连，数字信号处理器 U6的第127脚与JTAG接口的7脚相连，数字信号处理器 U6的第137脚与JTAG接口的13脚相连，数字信号处理器 U6的第146脚与JTAG接口的14脚相连，JTAG接口的13脚与电阻R72的一端相连，JTAG接口的14脚与电阻R73的一端相连，JTAG接口的5脚、电阻R72的另一端与电阻R73的另一端接到+3.3V电源上，JTAG接口的4、6、8、10、12接模拟地。数字信号处理器 U6的第151脚接到USB芯片U7的第43脚，数字信号处理器 U6的第76脚与晶振Y1的一端和电容C20的一端相连，电容C20的另一端接数字地，数字信号处理器 U6的第77脚与晶振Y1的另一端和电容C21的一端相连，电容C21的另一端接数字地，数字信号处理器 U6的第35脚与数模转换模块中DAC芯片U9的7脚相连，数字信号处理器 U6的第40脚与数模转换模块中DAC芯片U9的23脚相连，数字信号处理器 U6的第41脚与数模转换模块中DAC芯片U9的6脚相连，数字信号处理器 U6的第44脚接到USB芯片U7的第42脚相连，数字信号处理器 U6的第21、24、27、30、33、36、39、54、65、68、73、74、96、97、139、147脚分别与USB芯片U7的52、53、54、55、1、2、3、25、26、27、28、29、30、31、32脚相连，数字信号处理器 U6的第31、64、69、81、114、145脚接到+3.3V电源端，数字信号处理器 U6的第23、37、56、75、100、112、128、143、154、162脚接到+1.8V电源端，数字信号处理器 U6的第1、13、14、166脚接到3.3VA电源端，数字信号处理器 U6的第15、165、175脚接到模拟地，数字信号处理器 U6的第19、32、38、52、58、70、78、86、99、105、113、120、129、142、153、163、134脚接到数字地。

所述的信号采集模块电路为：从偏振检测器出来的携带偏振态信息的电压V1、V2、V3、V4分别接到电阻R9、电阻R8、电阻R14、电阻R15的一端，电阻R9的另一端与电阻R7相连并接到运算放大器U5的5脚，电阻R8的另一端与电阻R6相连并接到运算放大器U5的3脚，电阻R14的另一端与电阻R12相连并接到运算放大器U5的12脚，电阻R15的另一端与电阻R13相连并接到运算放大器U5的10脚，电阻R5的一端接到运算放大器U5的6、7脚，电阻R5的另一端接地，电阻R4的一端接到运算放大器U5的1、2脚，电阻R4的另一端接地，电阻R10的一端接到运算放大器U5的13、14脚，电阻R10的另一端接地，电阻R11的一端接到运算放大器U5的8、9脚，电阻R11的另一端接地，运算放大器U5的1、7、8、14脚分别接到DSP控制模块数字信号处理器 U6的2、3、4、5脚，运算放大器U5的4脚接+5V电源，运算放大器U5的11脚接模拟地。

所述的DAC模块的电路为：模数转换芯片U9的8至19脚分别连接到DSP控制模块数字信号处理器 U6的第92、93、94、95、98、101、102、104、106、107、109、116脚，模数转换芯片U9的23脚接到数字信号处理器 U6的第40脚，模数转换芯片U9的6、7脚分别接到数字信号处理器 U6的第41、35脚，模数转换芯片U9的1脚与电容C33的一端相连并接到+5V电源上，电容C33的另一端接模拟地，模数转换芯片U9的25脚与电容C34的一端、电容C35的一端相连并接到+5V电源上，电容C34的另一端和电容C35的另一端接模拟地，模数转换芯片U9的4、5、28脚接地，模数转换芯片U9的输出引脚3、2、27、26脚分别接到运算放大器U8的3、5、10、12脚，运算放大器U8的1脚与电阻R22的一端、电容C29的一端相连，电阻R22的另一端、电容C29的另一端、电阻R23的一端相连并接到运算放大器U8的2脚，电阻R23的另一端接模拟地，运算放大器U8的7脚与电阻R28的一端、电容C32的一端相连，电阻R28的另一端、电容C32的另一端、电阻R25的一端相连并接到运算放大器U8的6脚，电阻R25的另一端接模拟地，运算放大器U8的8脚与电阻R27的一端、电容C31的一端相连，电阻R27的另一端、电容C31的另一端、电阻R26的一端相连并接到运算放大器U8的9脚，电阻R26的另一端接模拟地，运算放大器U8的14脚与电阻R21的一端、电容C30的一端相连，电阻R21的另一端、电容C30的另一端、电阻R24的一端相连并接到运算放大器U8的13脚，电阻R24的另一端接模拟地，运算放大器U8的4脚接+5V电源，运算放大器U8的11脚接模拟地。

所述的USB接口模块电路为：USB芯片U7的52、53、54、55、1、2、3、25、26、27、28、29、30、31、32脚分别连接到数字信号处理器 U6的第21、24、27、30、33、36、39、54、65、68、73、74、96、97、139、147脚，USB芯片U7的22、23脚分别与电阻R19的一端、电阻R20的一端相连，电阻R19的另一端与电阻R20的另一端接模拟地，USB芯片U7的42、43脚分别与DSP控制模块的DSP芯片U6的第44、151脚连接，USB芯片U7的15、16脚分别与USB接口USB1的2、3脚相连，USB接口USB1的4脚接模拟地，USB接口USB1的5脚接数字地，USB芯片U7的49脚与电阻R17的一端、电容C28的一端、二极管Q1的负端相连，电阻R17的另一端与二极管Q1的正端相连并接到+3.3V电源上，电容C28的另一端接地，USB芯片U7的10脚与电容C26的一端、电容C27的一端、电阻R18的一端相连，电容C26的另一端与电容C27的另一端相连并接模拟地，电阻R18的另一端接+3.3V电源，USB芯片U7的6、14、18、24、34、39、50脚相连并接到+3.3V电源，USB芯片U7的14、24脚分别与电容C25的一端、C24的一端相连，电容C25的另一端与电容C24的另一端相连并接模拟地，USB芯片U7的12脚与晶振Y2的一端、电容C23的一端相连，USB芯片U7的11脚与晶振Y2的另一端、电容C22的一端相连，电容C23的另一端与电容C22的另一端相连并接数字地，USB芯片U7的4、7、13、17、19、21、33、35、48脚相连并接数字地。

所述的电源供电模块电路为：供电15V线路与电容C5的一端、稳压器U2的1脚、电容C11的一端、稳压器U3的1脚相连，供电-15V线路与电容C17的一端、稳压器U4的2脚相连，电容C11的另一端与电容C17的另一端接模拟地，稳压器U3的2脚与稳压器U4的1脚相连并接地，稳压器U3的3脚与电容C10的一端、稳压二极管D1的正极相连并输出稳定+12V电压，电容C10的另一端与稳压二极管D1的负端相连并接地，稳压器U4的3脚与电容C16的一端、稳压二极管D2的负端相连并输出稳定的-12V电压，电容C16的另一端与稳压二极管D2的正端相连并接地，电容C5的另一端与稳压器U2的2脚相连并接地，稳压器U2的3脚与电容C6一端相连并输出稳定的+5V电压，电容C6的另一端接地，从稳压器U2的3脚输出的稳定+5V电压与极性电容C1的正端、电容C2的一端、电容C7的一端、电源芯片U1的2、3、7、9、10脚相连，电容C7与电容C2的另一端接地，极性电容C1的负端接地，电源芯片U1的6、8脚接地，电源芯片U1的5脚与电源芯片U1的16脚相连，电源芯片U1的18脚、19脚、电阻R1的一端、极性电容C3的正极、电容C4的一端、电阻R2的一端相连并作为稳定输出+3.3V电压，电阻R1的另一端与电阻R3的一端、电源芯片U1的17脚相连，电阻R3的另一端接地，极性电容C3的负极接地，电容C4的另一端接地，电阻R2的另一端连接到电源芯片U1的15脚，电源芯片U1的12、13、14脚与极性电容C8的正极、电容C9的一端相连并作为稳定输出+1.8V电压，极性电容C8的负极接地，电容C9的另一端接地，电源芯片U1的19脚出来的+3.3V电压连接到电感L1的一端，电感L1的另一端与极性电容C12的正极、电容C13的一端、电容C14的一端、电容C15的一端相连并输出非常稳定的+3.3VA电压，极性电容C12的负极与电容C13的另一端、电容C14的另一端、电容C15的另一端相连并接地。

    本发明设计了基于偏振检测模块的高速光纤通信中偏振态控制系统且相应的设计了基于LabVIEW的上位机实时显示及控制软件，并利用USB交互系统实现了和DSP的数据通信功能。

本发明具有跟踪响应速度快、精度较高、集成化、价格低等优点，具有显示实时偏振态变化的偏振控制解决方案。采用TMS320F2812芯片作为控制芯片，保证了测量精度与处理速度，并用USB芯片实现了与PC机的双向数据传输，提高了传输的速度，控制了成本。整个系统尺寸小、灵敏度高、稳定性好、性价比高，在工程应用中具有非常重要的意义。

附图说明

图1是基于偏振检测模块的高速光纤通信中偏振态控制系统的电路框图；

图2是本发明的DSP控制模块的电路图；

图3是本发明的信号采集模块的电路图；

图4是本发明的DAC模块的电路图；

图5是本发明的USB接口模块电路图；

图6是本发明的电源供电模块电路图。

具体实施方式

如图1 所示，基于偏振检测模块的高速光纤通信中偏振态控制系统。包括四波片电光晶体偏振控制器、电源模块、偏振检测模块、信号采集模块、DSP控制模块、PC模块、DAC模块；四波片电光晶体偏振控制器、偏振检测模块、信号采集模块、DSP控制模块、DAC模块顺次相连，DSP控制模块与PC模块相连，DAC模块与四波片电光晶体偏振控制器相连，电源模块分别与偏振检测模块、信号采集模块、DSP控制模块、DAC模块相连；利用偏振检测模块POD001芯片探测出携带偏振信息的电信号，经过信号采集模块处理进入TMS320F2812内置的ADC模块进行模数转换成为DSP可处理的数字信号，结合控制算法以实现偏振态控制目的并利用USB接口技术在PC机上实时显示当前偏振态。DSP控制算法的输出通过DAC模块DAC7625芯片转换后加载到电光晶体偏振控制器中，最终实现偏振态闭环控制功能。

当系统工作时候，任意偏振光输入到四波片电光晶体偏振控制器中，此时四波片电光晶体偏振控制器上没有加载电压不会对偏振态产生影响，偏振光通过该模块后进入偏振检测模块，在该模块可以将光的偏振态信息用四路电压形式传达出来。根据这四路携带偏振态信息的电压经过转换可以实时得到当前的偏振态并通过USB接口实时在PC上显示，同时根据当前偏振态与期望偏振态之间的差值在DSP内部启动偏振控制算法，改变加载在四波片电光晶体偏振控制器上的电压，利用电光晶体晶体的电光效应改变当前偏振态，使其朝着目标偏振态转化。当目前偏振态与期望偏振态一致时候，退出偏振控制算法，从而完成偏振控制整个过程。

如图2所示，DSP控制模块的电路为：信号采集电路输出的四路电压信号VOUTA、VOUTB、VOUTC、VOUTD分别从数字信号处理器 U6的2、3、4、5脚输入，数字信号处理器 U6的第10脚与电容C18的一端相连，数字信号处理器 U6的第11脚与电容C19的一端相连，数字信号处理器 U6的第16脚与电阻R16的一端相连，电容C18的另一端、电容C19的另一端、电阻R16的另一端与数字信号处理器 U6的第12、176脚相连并接模拟地，数字信号处理器 U6的第92、93、94、95、98、101、102、104、106、107、109、116脚分别与数模转换模块中DAC芯片U9的第8至19脚相连，数字信号处理器 U6的第135脚与JTAG接口的2脚相连，数字信号处理器 U6的第136脚与JTAG接口的9、11脚相连，数字信号处理器 U6的第126脚与JTAG接口的1脚相连，数字信号处理器 U6的第131脚与JTAG接口的3脚相连，数字信号处理器 U6的第127脚与JTAG接口的7脚相连，数字信号处理器 U6的第137脚与JTAG接口的13脚相连，数字信号处理器 U6的第146脚与JTAG接口的14脚相连，JTAG接口的13脚与电阻R72的一端相连，JTAG接口的14脚与电阻R73的一端相连，JTAG接口的5脚、电阻R72的另一端与电阻R73的另一端接到+3.3V电源上，JTAG接口的4、6、8、10、12接模拟地。数字信号处理器 U6的第151脚接到USB芯片U7的第43脚，数字信号处理器 U6的第76脚与晶振Y1的一端和电容C20的一端相连，电容C20的另一端接数字地，数字信号处理器 U6的第77脚与晶振Y1的另一端和电容C21的一端相连，电容C21的另一端接数字地，数字信号处理器 U6的第35脚与数模转换模块中DAC芯片U9的7脚相连，数字信号处理器 U6的第40脚与数模转换模块中DAC芯片U9的23脚相连，数字信号处理器 U6的第41脚与数模转换模块中DAC芯片U9的6脚相连，数字信号处理器 U6的第44脚接到USB芯片U7的第42脚相连，数字信号处理器 U6的第21、24、27、30、33、36、39、54、65、68、73、74、96、97、139、147脚分别与USB芯片U7的52、53、54、55、1、2、3、25、26、27、28、29、30、31、32脚相连，数字信号处理器 U6的第31、64、69、81、114、145脚接到+3.3V电源端，数字信号处理器 U6的第23、37、56、75、100、112、128、143、154、162脚接到+1.8V电源端，数字信号处理器 U6的第1、13、14、166脚接到3.3VA电源端，数字信号处理器 U6的第15、165、175脚接到模拟地，数字信号处理器 U6的第19、32、38、52、58、70、78、86、99、105、113、120、129、142、153、163、134脚接到数字地。

如图3所示，信号采集模块电路为：从偏振检测器出来的携带偏振态信息的电压V1、V2、V3、V4分别接到电阻R9、电阻R8、电阻R14、电阻R15的一端，电阻R9的另一端与电阻R7相连并接到运算放大器U5的5脚，电阻R8的另一端与电阻R6相连并接到运算放大器U5的3脚，电阻R14的另一端与电阻R12相连并接到运算放大器U5的12脚，电阻R15的另一端与电阻R13相连并接到运算放大器U5的10脚，电阻R5的一端接到运算放大器U5的6、7脚，电阻R5的另一端接地，电阻R4的一端接到运算放大器U5的1、2脚，电阻R4的另一端接地，电阻R10的一端接到运算放大器U5的13、14脚，电阻R10的另一端接地，电阻R11的一端接到运算放大器U5的8、9脚，电阻R11的另一端接地，运算放大器U5的1、7、8、14脚分别接到DSP控制模块数字信号处理器 U6的2、3、4、5脚，运算放大器U5的4脚接+5V电源，运算放大器U5的11脚接模拟地。

如图4所示，DAC模块的电路为：模数转换芯片U9的8至19脚分别连接到DSP控制模块数字信号处理器 U6的第92、93、94、95、98、101、102、104、106、107、109、116脚，模数转换芯片U9的23脚接到数字信号处理器 U6的第40脚，模数转换芯片U9的6、7脚分别接到数字信号处理器 U6的第41、35脚，模数转换芯片U9的1脚与电容C33的一端相连并接到+5V电源上，电容C33的另一端接模拟地，模数转换芯片U9的25脚与电容C34的一端、电容C35的一端相连并接到+5V电源上，电容C34的另一端和电容C35的另一端接模拟地，模数转换芯片U9的4、5、28脚接地，模数转换芯片U9的输出引脚3、2、27、26脚分别接到运算放大器U8的3、5、10、12脚，运算放大器U8的1脚与电阻R22的一端、电容C29的一端相连，电阻R22的另一端、电容C29的另一端、电阻R23的一端相连并接到运算放大器U8的2脚，电阻R23的另一端接模拟地，运算放大器U8的7脚与电阻R28的一端、电容C32的一端相连，电阻R28的另一端、电容C32的另一端、电阻R25的一端相连并接到运算放大器U8的6脚，电阻R25的另一端接模拟地，运算放大器U8的8脚与电阻R27的一端、电容C31的一端相连，电阻R27的另一端、电容C31的另一端、电阻R26的一端相连并接到运算放大器U8的9脚，电阻R26的另一端接模拟地，运算放大器U8的14脚与电阻R21的一端、电容C30的一端相连，电阻R21的另一端、电容C30的另一端、电阻R24的一端相连并接到运算放大器U8的13脚，电阻R24的另一端接模拟地，运算放大器U8的4脚接+5V电源，运算放大器U8的11脚接模拟地。

如图5所示，USB接口模块电路为：USB芯片U7的52、53、54、55、1、2、3、25、26、27、28、29、30、31、32脚分别连接到数字信号处理器 U6的第21、24、27、30、33、36、39、54、65、68、73、74、96、97、139、147脚，USB芯片U7的22、23脚分别与电阻R19的一端、电阻R20的一端相连，电阻R19的另一端与电阻R20的另一端接模拟地，USB芯片U7的42、43脚分别与DSP控制模块的DSP芯片U6的第44、151脚连接，USB芯片U7的15、16脚分别与USB接口USB1的2、3脚相连，USB接口USB1的4脚接模拟地，USB接口USB1的5脚接数字地，USB芯片U7的49脚与电阻R17的一端、电容C28的一端、二极管Q1的负端相连，电阻R17的另一端与二极管Q1的正端相连并接到+3.3V电源上，电容C28的另一端接地，USB芯片U7的10脚与电容C26的一端、电容C27的一端、电阻R18的一端相连，电容C26的另一端与电容C27的另一端相连并接模拟地，电阻R18的另一端接+3.3V电源，USB芯片U7的6、14、18、24、34、39、50脚相连并接到+3.3V电源，USB芯片U7的14、24脚分别与电容C25的一端、C24的一端相连，电容C25的另一端与电容C24的另一端相连并接模拟地，USB芯片U7的12脚与晶振Y2的一端、电容C23的一端相连，USB芯片U7的11脚与晶振Y2的另一端、电容C22的一端相连，电容C23的另一端与电容C22的另一端相连并接数字地，USB芯片U7的4、7、13、17、19、21、33、35、48脚相连并接数字地。

如图6所示，电源供电模块电路为：供电15V线路与电容C5的一端、稳压器U2的1脚、电容C11的一端、稳压器U3的1脚相连，供电-15V线路与电容C17的一端、稳压器U4的2脚相连，电容C11的另一端与电容C17的另一端接模拟地，稳压器U3的2脚与稳压器U4的1脚相连并接地，稳压器U3的3脚与电容C10的一端、稳压二极管D1的正极相连并输出稳定+12V电压，电容C10的另一端与稳压二极管D1的负端相连并接地，稳压器U4的3脚与电容C16的一端、稳压二极管D2的负端相连并输出稳定的-12V电压，电容C16的另一端与稳压二极管D2的正端相连并接地，电容C5的另一端与稳压器U2的2脚相连并接地，稳压器U2的3脚与电容C6一端相连并输出稳定的+5V电压，电容C6的另一端接地，从稳压器U2的3脚输出的稳定+5V电压与极性电容C1的正端、电容C2的一端、电容C7的一端、电源芯片U1的2、3、7、9、10脚相连，电容C7与电容C2的另一端接地，极性电容C1的负端接地，电源芯片U1的6、8脚接地，电源芯片U1的5脚与电源芯片U1的16脚相连，电源芯片U1的18脚、19脚、电阻R1的一端、极性电容C3的正极、电容C4的一端、电阻R2的一端相连并作为稳定输出+3.3V电压，电阻R1的另一端与电阻R3的一端、电源芯片U1的17脚相连，电阻R3的另一端接地，极性电容C3的负极接地，电容C4的另一端接地，电阻R2的另一端连接到电源芯片U1的15脚，电源芯片U1的12、13、14脚与极性电容C8的正极、电容C9的一端相连并作为稳定输出+1.8V电压，极性电容C8的负极接地，电容C9的另一端接地，电源芯片U1的19脚出来的+3.3V电压连接到电感L1的一端，电感L1的另一端与极性电容C12的正极、电容C13的一端、电容C14的一端、电容C15的一端相连并输出非常稳定的+3.3VA电压，极性电容C12的负极与电容C13的另一端、电容C14的另一端、电容C15的另一端相连并接地。