具有切换式跨导和本机振荡器遮蔽的上变频器和下变频器

摘要

本发明描述具有良好性能的上变频器和下变频器。在一种设计中，所述上变频器包括第一晶体管集合、第二晶体管集合和第三晶体管集合。所述第一晶体管集合接收基带信号且提供经上变频的信号。所述第二晶体管集合基于发射(TX)本机振荡器(LO)信号而切换所述第一集合中的所述晶体管的跨导。所述第三晶体管集合基于TX VCO信号来启用和停用所述第二集合中的所述晶体管。在一种设计中，所述下变频器包括第一晶体管集合、第二晶体管集合和第三晶体管集合。所述第一晶体管集合接收经调制的信号且提供基带信号。所述第二晶体管集合基于接收(RX)LO信号而切换所述第一集合中的所述晶体管的跨导。所述第三晶体管集合基于RX VCO信号来启用和停用所述第二集合中的所述晶体管。

说明书

技术领域

本发明大体上涉及电子器件，且更具体来说，涉及用于无线通信装置的上变频器和下变频器。

背景技术

例如蜂窝式电话的无线通信装置通常包括用于支持双向通信的发射器和接收器。所述发射器可用同相(I)发射(TX)本机振荡器(LO)信号和正交(Q)TX LO信号对I输出基带信号和Q输出基带信号进行上变频以获得更适合用于经由无线信道进行发射的射频(RF)输出信号。所述接收器可经由所述无线信道接收RF输入信号且可用I接收(RX)LO信号和Q RX LO信号对RF输入信号进行下变频以获得I输入基带信号和Q输入基带信号。需要以获得良好性能的方式执行上变频和下变频。

发明内容

在本文中描述具有良好性能的上变频器和下变频器。在一方面中，上变频器和下变频器可各自实施切换式跨导和/或LO遮蔽。晶体管的跨导g_m为输出电流对输入电压的函数且与晶体管的增益相关。切换式跨导指代用耦合到基带晶体管或RF晶体管的源极的LO晶体管将基带晶体管或RF晶体管的跨导在低与高之间切换。对于上变频器，基带晶体管接收I基带信号和Q基带信号且提供经上变频的信号。对于下变频器，RF晶体管接收RF输入信号且提供经下变频的I基带信号和Q基带信号。LO晶体管切换基带晶体管或RF晶体管的跨导且执行混频功能。LO遮蔽指代用来自压控振荡器(VCO)的VCO信号对LO信号重新计时，使得在VCO信号的转变期间切换基带晶体管或RF晶体管的跨导。切换式跨导和LO遮蔽可提供各种优点，如下文所描述。

在一种设计中，上变频器包括第一晶体管集合、第二晶体管集合和第三晶体管集合。第一晶体管集合接收多个基带信号且提供经上变频的信号。第二晶体管集合耦合到第一集合中的晶体管的源极，且基于TX LO信号切换第一集合中的晶体管的跨导。第三晶体管集合耦合到第二晶体管集合，且基于TX VCO信号启用和停用第二集合中的晶体管。第二集合和第三集合中的晶体管可作为开关而操作。

在一种设计中，下变频器包括第一晶体管集合、第二晶体管集合和第三晶体管集合。第一晶体管集合接收经调制的信号且提供多个基带信号。第二晶体管集合耦合到第一集合中的晶体管的源极，且基于RX LO信号切换第一集合中的晶体管的跨导。第三晶体管集合耦合到第二晶体管集合，且基于RX VCO信号启用和停用第二集合中的晶体管。第二集合和第三集合中的晶体管可作为开关而操作。

在下文中更详细地描述本发明的各种方面和特征。

附图说明

图1展示无线通信装置的框图。

图2展示LO信号产生器的框图。

图3展示I LO信号与Q LO信号和VCO信号的时序图。

图4展示具有吉尔伯特单元混频器的上变频器。

图5展示具有切换式跨导的上变频器。

图6A和图6B展示具有切换式跨导和LO遮蔽的上变频器。

图7展示具有切换式跨导和LO遮蔽的下变频器。

图8展示用于执行上变频的过程。

图9展示用于执行下变频的过程。

具体实施方式

本文中所描述的上变频器和下变频器可用于各种通信装置和系统。举例来说，上变频器和下变频器可用于无线通信装置、蜂窝式电话、个人数字助理(PDA)、手持式装置、无线调制解调器、膝上型计算机、无绳电话、蓝牙装置等。为清楚起见，在下文中描述用于无线通信装置(其可为蜂窝式电话或某一其它装置)的上变频器和下变频器的使用。

图1展示无线通信装置100的框图。在此设计中，无线装置100包括数据处理器110和收发器120，所述数据处理器110具有用于存储数据和程序代码的存储器112。收发器120包括支持双向通信的发射器130和接收器150。一般来说，无线装置100可包括用于任何数目个通信系统和频带的任何数目个发射器和任何数目个接收器。

发射器或接收器可用超外差式架构或直接转换架构来实施。在超外差式架构中，信号在多个级中在RF与基带之间进行频率转换，例如，在一个级中从RF转换到中频(IF)，且接着针对接收器在另一级中从IF转换到基带。在还被称作零IF架构的直接转换架构中，信号在一个级中在RF与基带之间进行频率转换。超外差式架构和直接转换架构可使用不同电路块和/或具有不同要求。在图1中所展示的设计中，发射器130和接收器150用直接转换架构来实施。

在发射路径中，数据处理器110处理待发射的数据，且将I模拟输出信号和Q模拟输出信号提供到发射器130。在发射器130内，低通滤波器132a和132b分别对I模拟输出信号和Q模拟输出信号进行滤波，以移除由先前数/模转换产生的图像。放大器(Amp)134a和134b分别放大来自低通滤波器132a和132b的信号，且提供I基带信号和Q基带信号。上变频器140接收I基带信号和Q基带信号、来自LO信号产生器170的I TX LO信号和Q TXLO信号，和可能的来自LO信号产生器170内的VCO的TX VCO信号。上变频器140用I TX LO信号和Q TX LO信号对I基带信号和Q基带信号进行上变频，且提供经上变频的信号。滤波器142对经上变频的信号进行滤波以移除由上变频产生的图像，且移除接收频带中的噪声。滤波器142可为表面声波(SAW)滤波器或某一其它类型的滤波器。功率放大器(PA)144放大来自滤波器142的信号以获得所要输出功率电平，且提供发射RF信号。发射RF信号经由双工器或开关146路由且经由天线148发射。

在接收路径中，天线148接收由基站发射的信号且提供所接收的RF信号，所述所接收的RF信号经由双工器或开关146路由，且被提供到低噪声放大器(LNA)152。所述所接收的RF信号由LNA 152放大且由滤波器154进行滤波以获得RF输入信号。下变频器160接收所述RF输入信号、来自LO信号产生器180的I RX LO信号和Q RX LO信号，和可能的来自LO信号产生器180内的VCO的RX VCO信号。下变频器160用IRX LO信号和Q RX LO信号对所述RF输入信号进行下变频，且提供I基带信号和Q基带信号。I基带信号和Q基带信号由放大器162a和162b放大，且进一步由低通滤波器164a和164b滤波，以获得提供到数据处理器110的I模拟输入信号和Q模拟输入信号。

LO信号产生器170产生用于上变频的I TX LO信号和Q TX LO信号。LO信号产生器180产生用于下变频的I RX LO信号和Q RX LO信号。每一LO信号为具有特定基频的周期性信号。TX LO信号和RX LO信号可(i)在系统利用时分双工(TDD)的情况下具有相同频率或(ii)在系统利用频分双工(FDD)的情况下具有不同频率。锁相环(PLL)172接收来自数据处理器110的时序信息和来自LO信号产生器170的TX VCO信号。PLL 172产生用以调整来自LO信号产生器170的TX LO信号的频率和/或相位的控制信号。同样地，PLL 182接收来自数据处理器110的时序信息和来自LO信号产生器180的RX VCO信号。PLL 182产生用以调整来自LO信号产生器180的RX LO信号的频率和/或相位的控制信号。

图1展示实例收发器设计。一般来说，可由放大器、滤波器、上变频器、下变频器等的一个或一个以上级执行发射器和接收器中的信号的调节。这些电路块可与图1中所展示的配置不同地布置。此外，图1中未展示的其它电路块还可用以调节发射器和接收器中的信号。还可省略图1中的一些电路块。举例来说，可省略滤波器142，且上变频器140的输出可直接耦合到功率放大器144。作为另一实例，可省略滤波器154，且LNA 152的输出可直接耦合到下变频器160。可在一个或一个以上模拟集成电路(IC)、RF IC(RFIC)、混频信号IC等上实施收发器120的全部或一部分。

图2展示图1中的LO信号产生器170的设计的框图。在LO信号产生器170内，VCO 210接收来自PLL 172的控制信号V_CTRL，且以由所述控制信号确定的所要输出频率产生TX VCO信号。分频器/分裂器220接收TX VCO信号并在频率上除TX VCO信号(例如，通过因子2)，且产生(i)由未经反相的I TX LO信号ILO_TXp和经反相的I TXLO信号ILO_TXn构成的差分I TXLO信号，和(ii)由未经反相的Q TXLO信号QLO_TXp和经反相的Q TX LO信号QLO_TXn构成的差分Q TX LO信号。ILO_TXp信号、QLO_TXp信号、ILO_TXn信号和QLO_TXn信号为彼此90°异相，如图2中展示。一般来说，分频器/分裂器220可包括任何数目个分频器和任何数目个信号分裂器。缓冲器230还接收TX VCO信号且产生由未经反相的TX VCO信号VCO_TXp和经反相的TX VCO信号VCO_TXn构成的差分TX VCO信号。VCO_TXp信号和VCO_TXn信号为彼此180°异相。在本文中的描述中，下标“p”表示未经反相/正信号，且下标“n”表示经反相/负信号。差分信号由未经反相的信号和经反相的信号(例如，ILO_TXp信号和ILO_TXn信号)构成，且互补信号由所述经反相的信号和所述未经反相的信号(例如，ILO_TXn信号和ILO_TXp信号)构成。

图3展示I TX LO信号与Q TX LO信号和TX VCO信号的实例时序图。TX VCO信号可在频率上除以因子2以产生TX LO信号。I TX LO信号和Q TX LO信号将随后具有为TX VCO信号的频率的一半的频率。VCO_TXp信号和VCO_TXn信号展示于图3的顶部。QLO_TXp信号和QLO_TXn信号从ILO_TXp信号和ILO_TXn信号延迟90°。TX LO信号的每一循环可被分割成四个相位。第一相位φ₁覆盖从ILO_TXp信号在时间T₁处的上升沿到QLO_TXp信号在时间T₂处的上升沿的时间周期。第二相位φ₂覆盖从QLOTX_p信号的上升沿到ILO_TXn信号在时间T₃处的上升沿的时间周期。第三相位φ₃覆盖从ILO_TXn信号的上升沿到QLO_TXn信号在时间T₄处的上升沿的时间周期。第四相位φ₄覆盖从QLO_TXn信号的上升沿到ILO_TXp信号在时间T₅处的上升沿的时间周期。

图1中的上变频器140和下变频器160可用各种设计来实施，所述设计可具有在噪声和线性方面的不同性能。上变频器140和下变频器160还可用单端型设计或差分设计来实施。在下文中描述上变频器140和下变频器160的若干差分设计。

图4展示用吉尔伯特单元混频器(Gilbert cell mixer)实施的上变频器400的示意图。上变频器400包括I混频器402、Q混频器404，和用电流求和节点Xp和Xn实施的加法器。I混频器402用差分I LO信号(由ILO_TXp信号和ILO_TXn信号构成)对差分I基带信号(由IBB_TXp信号和IBB_TXn信号构成)进行上变频，且在节点Xp和Xn处提供经上变频的差分I信号。Q混频器404用差分Q LO信号(由QLO_TXp信号和QLO_TXn信号构成)对差分Q基带信号(由QBB_TXp信号和QBB_TXn信号构成)进行上变频，且在节点Xp和Xn处提供经上变频的差分Q信号。在节点Xp和Xn处对经上变频的差分I信号和差分Q信号求和以获得由RFout_p信号和RFout_n信号构成的经上变频的差分信号。

在I混频器402内，N沟道金属氧化物半导体(NMOS)晶体管412和414使其源极耦合到电路接地且使其栅极分别接收IBB_TXp信号和IBB_TXn信号。术语“晶体管”与“装置”常可互换地使用，例如，常将MOS晶体管称作MOS装置。NMOS晶体管422和432使其源极耦合到NMOS晶体管412的漏极，使其栅极分别接收ILO_TXp信号和ILO_TXn信号，且使其漏极分别耦合到节点Xp和Xn。NMOS晶体管424和434使其源极耦合到NMOS晶体管414的漏极，使其栅极分别接收ILO_TXn信号和ILO_TXp信号，且使其漏极分别耦合到节点Xp和Xn。NMOS晶体管472和474使其源极分别耦合到节点Xp和Xn，使其栅极接收偏置电压V_bias，且使其漏极耦合到电源V_DD。

在Q混频器404内，NMOS晶体管416和418使其源极耦合到接地电路且使其栅极分别接收QBB_TXp信号和QBB_TXn信号。NMOS晶体管426和436使其源极耦合到NMOS晶体管416的漏极，使其栅极分别接收QLO_TXp信号和QLO_TXn信号，且使其漏极分别耦合到节点Xp和Xn。NMOS晶体管428和438使其源极耦合到NMOS晶体管418的漏极，使其栅极分别接收QLO_TXn信号和QLO_TXp信号，且使其漏极分别耦合到节点Xp和Xn。

NMOS晶体管412到418为提供对I基带信号和Q基带信号的放大的基带晶体管。NMOS晶体管422到438为在共源共栅放大器中经操作且执行电流引导以实现用于上变频的混频功能的LO晶体管。NMOS晶体管472和474为提供对经上变频的信号的信号驱动的输出晶体管。

上变频器400如下操作。在图4中展示每一LO晶体管经启用所处的相位。在第一相位φ₁期间，启用NMOS晶体管422、434、436和428，视IBB信号而将电流引导通过NMOS晶体管422或434，且视QBB信号而将电流引导通过NMOS晶体管436或428。在第二相位φ₂期间，启用NMOS晶体管422、434、426和438，视IBB信号而将电流引导通过NMOS晶体管422或434，且视QBB信号而将电流引导通过NMOS晶体管426或438。在第三相位φ₃期间，启用NMOS晶体管432、424、426和438，视IBB信号而将电流引导通过NMOS晶体管432或424，且视QBB信号而将电流引导通过NMOS晶体管426或438。在第四相位φ₄期间，启用NMOS晶体管432、424、436和428，视IBB信号而将电流引导通过NMOS晶体管432或424，且视QBB信号而将电流引导通过NMOS晶体管436或428。

具有若干吉尔伯特单元混频器的上变频器400具有若干缺点。第一，吉尔伯特单元混频器可在接收频带中产生相对高电平的噪声，其可接着需要将SAW滤波器用于图1中的滤波器142以衰减所述噪声。第二，图4中的基带晶体管的电压净空可受约束，尤其用低供应电压来约束，因为电压净空中的一些用于LO晶体管。第三，可能需要耦合电容器将I TX LO信号和Q TXLO信号AC耦合到LO晶体管。此外，LO晶体管的偏置电压可能需要经仔细设定以便获得良好性能。第四，每一混频器可能消耗高电流。第五，调制因子m可受整个发射路径中的线性要求限制。受限的调制因子可导致经上变频的信号的较低输出功率和较低信噪比(SNR)。

图5展示具有切换式跨导的上变频器500的设计的示意图。上变频器500可用于图1中的上变频器140，且包括I混频器502、Q混频器504，和用电流求和节点Xp和Xn实施的加法器。

在I混频器502内，反相器512用P沟道金属氧化物半导体(PMOS)晶体管522和NMOS晶体管532来实施，且接收ILO_TXp信号。MOS晶体管522和532使其栅极耦合在一起且形成反相器输入，使其漏极耦合在一起且形成反相器输出，且使其源极分别耦合到上部电源和下部电源。下部电源在图5中为电路接地但可为某一其它电压或信号。NMOS晶体管552和562形成差分对542且使其源极耦合到反相器512的输出，使其栅极分别接收IBB_TXp信号和IBB_TXn信号，且使其漏极分别耦合到节点Xp和Xn。反相器514用PMOS晶体管524和NMOS晶体管534来实施且接收ILO_TXn信号。NMOS晶体管554和564形成差分对544且使其源极耦合到反相器514的输出，使其栅极分别接收IBB_TXn信号和IBB_TXp信号，且使其漏极分别耦合到节点Xp和Xn。NMOS晶体管572和574使其源极分别耦合到节点Xp和Xn，使其栅极接收偏置电压V_bias，且使其漏极耦合到电源。

在Q混频器504内，反相器516用PMOS晶体管526和NMOS晶体管536来实施且接收QLO_TXp信号。NMOS晶体管556和566形成差分对546且使其源极耦合到反相器516的输出，使其栅极分别接收QBB_TXp信号和QBB_TXn信号，且使其漏极分别耦合到节点Xp和Xn。反相器518用PMOS晶体管528和NMOS晶体管538来实施且接收QLO_TXn信号。NMOS晶体管558和568形成差分对548且使其源极耦合到反相器518的输出，使其栅极分别接收QBB_TXn信号和QBB_TXp信号，且使其漏极分别耦合到节点Xp和Xn。

在上变频器500中，差分对542和544用I基带信号的相反极性来驱动上变频器输出。I TX LO信号在LO循环的一半(例如，相位φ₁和φ₂)内选择差分对542，且在LO循环的另一半(例如，相位φ₃和φ₄)内选择差分对544。类似地，差分对546和548用Q基带信号的相反极性来驱动上变频器输出。Q TX LO信号在LO循环的一半(例如，相位φ₂和φ₃)内选择差分对546，且在LO循环的另一半(例如，相位φ₁和φ₄)内选择差分对548。

MOS晶体管522到538为执行跨导切换以实现用于上变频的混频功能的LO晶体管。NMOS晶体管552到568为提供对I基带信号和Q基带信号的放大的基带晶体管。NMOS晶体管572和574为提供对经上变频的信号的信号驱动的输出晶体管。

图5展示一种特定设计，其中基带晶体管、LO晶体管和VCO晶体管以特定方式耦合且其中若干特定信号应用于这些晶体管。还可用基带晶体管、LO晶体管和VCO晶体管的其它布置和/或通过以其它方式将所述信号应用于这些晶体管来获得所要的经上变频的信号。

上变频器500如下操作。四个反相器512到518中的每一者可基于其LO信号而经启用或停用。每一反相器耦合到相应差分对且执行那个差分对的跨导切换。所述差分对的跨导在反相器输出为高时为低，且在反相器输出为低时为高。具有高跨导的每一差分对放大其基带信号且驱动上变频器输出。可通过在每一LO循环的不同相位中切换不同差分对的跨导来实现混频功能。

图3中所展示的时序图可用于图5中的上变频器500。在第一相位φ₁期间，反相器512和518的输出为低，且NMOS晶体管552、562、558和568具有高跨导且基于I基带信号和互补的Q基带信号来驱动上变频器输出。在第二相位φ₂期间，反相器512和516的输出为低，且NMOS晶体管552、562、556和566具有高跨导且基于I基带信号和Q基带信号来驱动上变频器输出。在第三相位φ₃期间，反相器514和516的输出为低，且NMOS晶体管554、564、556和566具有高跨导且基于互补的I基带信号和所述Q基带信号来驱动上变频器输出。在第四相位φ₄期间，反相器514和518的输出为低，且NMOS晶体管554、564、558和568具有高跨导且基于互补的I基带信号和Q基带信号来驱动上变频器输出。

具有切换式跨导的上变频器500具有若干优点。第一，LO晶体管位于基带晶体管的源极(而非如图4中所展示的基带晶体管的漏极)处。此允许LO晶体管作为可以与逻辑门类似的方式轨对轨地驱动的开关而操作。此外，操作作为开关(而非如图4中所展示作为共源共栅晶体管)的LO晶体管导致LO晶体管不需要电压净空。此可为基带晶体管提供更多电压净空，这样可减少噪声。上变频器500中的LO晶体管与上变频器400中的LO晶体管相比还消耗较少功率。具体来说，上变频器500中的LO晶体管消耗I_DC·r_on，其中I_DC为接通时的电流且r_on为接通电阻，其对于开关可为非常小的。另外，可展示，可抑制来自LO晶体管的噪声，这样可改进经上变频的信号质量。还可抑制穿过栅极到漏极电容C_gd的共模LO泄漏，这对于单端型混频器设计可为有益的。

图6A和图6B展示具有切换式跨导和LO遮蔽的上变频器600的设计的示意图。上变频器600还可用于图1中的上变频器140且包括在图6A中所展示的I混频器602、在图6B中所展示的Q混频器604，和用在图6A中所展示的电流求和节点Xp和Xn实施的加法器。

如图6A中所展示，I混频器602包括反相器612和614以及NMOS晶体管652、654、662和664，其分别以与图5中的I混频器502的反相器512和514以及NMOS晶体管552、554、562和564相同的方式耦合。I混频器602进一步包括反相器613和615以及NMOS晶体管653、655、663和665，其分别以与反相器612和614以及NMOS晶体管652、654、662和664相同的方式耦合。NMOS晶体管652、664、653和665的栅极接收IBB_TXp信号，且NMOS晶体管662、654、663和655的栅极接收IBB_TXn信号。NMOS晶体管652、654、653和655的漏极耦合到节点Xp，且NMOS晶体管662、664、663和665的漏极耦合到节点Xn。

I混频器602进一步包括反相器606和607，其接收差分TX VCO信号且启用和停用反相器612到618。反相器606使其输入接收VCO_TXp信号且使其输出耦合到反相器612和614的可对应于图5中的NMOS晶体管532和534的源极的下部电源。反相器607使其输入接收VCO_TXn信号且使其输出耦合到反相器613和615的下部电源。反相器606和607的输出还可耦合到反相器612、613、614和615的可对应于图5中的PMOS晶体管522到528的源极的上部电源。

如图6B中所展示，Q混频器604包括反相器616和618以及NMOS晶体管656、658、666和668，其分别以与图5中的Q混频器504的反相器516和518以及NMOS晶体管556、558、566和568相同的方式耦合。Q混频器604进一步包括反相器617和619以及NMOS晶体管657、659、667和669，其分别以与反相器616和618以及NMOS晶体管656、658、666和668相同的方式耦合。NMOS晶体管657、669、656和668的栅极接收QBB_TXp信号，且NMOS晶体管667、659、666和658的栅极接收QBB_TXn信号。NMOS晶体管657、659、656和658的漏极耦合到节点Xp，且NMOS晶体管667、669、666和668的漏极耦合到节点Xn。

Q混频器604进一步包括反相器608和609。反相器608使其输入接收VCO_TXp信号且使其输出耦合到反相器617和619的下部电源。反相器609使其输入接收VCO_TXn信号且使其输出耦合到反相器616和618的下部电源。也可省略反相器608和609。在此情况下，图6A中的输出反相器606可耦合到反相器617和619的下部电源，且输出反相器607可耦合到反相器616和618的下部电源。

反相器606到609包括执行LO遮蔽以减少噪声的VCO晶体管。反相器612到619包括执行跨导切换以实现用于上变频的混频功能的LO晶体管。NMOS晶体管652到669为提供对I基带信号和Q基带信号的放大的基带晶体管。NMOS晶体管672和674为分别以与图5中的NMOS晶体管572和574相同的方式耦合的输出晶体管，且提供对经上变频的信号的信号驱动。

I混频器602包括差分对642和644以及反相器612和614，其均被包括于图5中的I混频器502中。I混频器602进一步包括支持LO遮蔽的差分对643和645以及反相器613和615。类似地，Q混频器604包括差分对646和648以及反相器616和618，其均被包括于图5中的Q混频器504中。Q混频器604进一步包括支持LO遮蔽的差分对647和649以及反相器617和619。

图6A和图6B展示一种特定设计，其中基带晶体管、LO晶体管和VCO晶体管以特定方式耦合且其中若干特定信号被应用于这些晶体管。还可用基带晶体管、LO晶体管和VCO晶体管的其它布置和/或通过以其它方式将所述信号应用于这些晶体管来获得所要的经上变频的信号。

图3中的时序图可用于图6A中的I混频器602和图6B中的Q混频器604两者。ILO_TXp信号的上升沿可在VCO_TXp信号的上升沿之前出现。类似地，QLO_TXp信号的上升沿可在VCO_TXn信号的上升沿之前出现。

图6A中的I混频器602如下操作。对于第一相位φ₁，关于VCO_TXp信号的上升转变启用反相器612和614。由于ILO_TXp信号为高且ILO_TXn信号为低，因此启用差分对642，且停用差分对644。NMOS晶体管652和662基于I基带信号来驱动上变频器输出。对于第二相位φ₂，关于VCO_TXn信号的上升转变启用反相器613和615。由于QLO_TXp信号为高且QLO_TXn信号为低，因此启用差分对643，且停用差分对645。NMOS晶体管653和663基于I基带信号来驱动上变频器输出。对于第三相位φ₃，关于VCO_TXp信号的上升转变启用反相器612和614。由于ILO_TXp信号为低且ILO_TXn信号为高，因此停用差分对642，且启用差分对644。NMOS晶体管654和664基于互补的I基带信号来驱动上变频器输出。对于第四相位φ₄，关于VCO_TXn信号的上升转变启用反相器613和615。由于QLO_TXp信号为低且QLO_TXn信号为高，因此停用差分对643，且启用差分对645。NMOS晶体管655和665基于互补的I基带信号来驱动上变频器输出。差分对642和643由I基带信号驱动且在一个完整VCO循环(或半个LO循环)内经启用。差分对644和645由互补的I基带信号驱动且在下一完整VCO循环(或下一半个LO循环)内经启用。

图6B中的Q混频器604以与图6A中的I混频器602类似的方式操作。

对于具有LO遮蔽的上变频器600，关于VCO信号的转变为有效转变且确定经上变频的信号中的抖动。I LO信号和Q LO信号可用分频器和/或信号分裂器来产生且可具有相对大量的噪声。I LO信号和Q LO信号用VCO信号而经有效地重新计时。所关注的不同差分对在VCO信号的不同转变上经启动。这些VCO转变确定启动差分对(和因此切换极性)的时间。

具有切换式跨导和LO遮蔽的上变频器600可具有上文针对图5中的上变频器500所描述的所有优点。上变频器600还可具有归因于LO遮蔽的其它优点。具体来说，上变频器600中的有效转变可由VCO信号控制。用VCO信号来遮蔽LO信号可移除来自用以产生LO信号的分频器和/或分裂器的噪声。

低噪声发射器可用上变频器600来实施，所述上变频器600归因于以下原因而具有改进的噪声性能：(i)抑制来自用以产生I TX LO信号和Q TX LO信号的分频器和分裂器的噪声和(ii)减小来自混频器中的基带晶体管的噪声影响。用上变频器600实现的改进的噪声性能可允许移除上变频器之后的SAW滤波器(例如，图1中的滤波器142)。

图5展示具有切换式跨导的上变频器500的实例设计。图6展示具有切换式跨导和LO遮蔽的上变频器600的实例设计。具有切换式跨导和/或LO遮蔽的上变频器还可用其它设计(例如，基带晶体管、LO晶体管和VCO晶体管的不同布置)来实施。

一般来说，上变频器可包括第一晶体管集合、第二晶体管集合和第三晶体管集合。第一晶体管集合可接收基带信号且提供经上变频的信号。第二晶体管集合可耦合到第一集合中的晶体管的源极，且可基于TX LO信号切换第一集合中的晶体管的跨导。第三晶体管集合可耦合到第二晶体管集合，且可基于TX VCO信号启用和停用第二集合中的晶体管。第二集合和第三集合中的晶体管可作为开关而操作。

在一种设计中，第一晶体管集合包括四个差分对。第一差分对(例如，差分对542或642)接收未经反相的I基带信号和经反相的I基带信号。第二差分对(例如，差分对544或644)接收经反相的I基带信号和未经反相的I基带信号。第三差分对(例如，差分对546或646)接收未经反相的Q基带信号和经反相的Q基带信号。第四差分对(例如，差分对548或648)接收经反相的Q基带信号和未经反相的Q基带信号。在一种设计中，第二晶体管集合包括作为四个反相器而耦合的四对晶体管。第一反相器(例如，反相器512或612)基于未经反相的I LO信号而启用和停用第一差分对。第二反相器(例如，反相器514或614)基于经反相的I LO信号而启用和停用第二差分对。第三反相器(例如，反相器516或616)基于未经反相的Q LO信号而启用和停用第三差分对。第四反相器(例如，反相器518或618)基于经反相的Q LO信号而启用和停用第四差分对。在一种设计中，第三晶体管集合包括作为两个反相器而耦合的两对晶体管。一个反相器(例如，反相器606)基于未经反相的VCO信号而启用和停用第一反相器和第二反相器。另一反相器(例如，反相器609)基于经反相的VCO信号而启用和停用第三反相器和第四反相器。第一集合、第二集合和第三集合可包括不同和/或额外的晶体管。

图7展示具有切换式跨导和LO遮蔽的下变频器700的设计的示意图。下变频器700可用于图1中的下变频器160且包括I混频器702和Q混频器704。

在I混频器702内，反相器712用PMOS晶体管722和NMOS晶体管732来实施且接收VCO_RXp信号。NMOS晶体管752和762形成差分对742，且使其源极耦合到反相器712的输出且使其栅极分别接收ILO_RXp信号和ILO_RXn信号。NMOS晶体管772和782使其源极分别耦合到NMOS晶体管752和762的漏极，使其栅极接收RF输入信号RFin，且使其漏极分别耦合到节点Yp和Yn。NMOS晶体管792和794使其源极分别耦合到节点Yp和Yn，使其栅极接收偏置电压V_bias，且使其漏极耦合到上部电源。反相器714用PMOS晶体管724和NMOS晶体管734来实施且接收VCO_RXn信号。NMOS晶体管754和764形成差分对744，且使其源极耦合到反相器714的输出且使其栅极分别接收QLO_RXp信号和QLO_RXn信号。NMOS晶体管774和784使其源极分别耦合到NMOS晶体管754和764的漏极，使其栅极接收RF输入信号，且使其漏极分别耦合到节点Yp和Yn。

在Q混频器704内，反相器716用PMOS晶体管726和NMOS晶体管736来实施且接收VCO_RXn信号。NMOS晶体管756和766形成差分对746，且使其源极耦合到反相器716的输出且使其栅极分别接收ILO_RXp信号和ILO_RXn信号。NMOS晶体管776和786使其源极分别耦合到NMOS晶体管756和766的漏极，使其栅极接收RFin信号，且使其漏极分别耦合到节点Zp和Zn。NMOS晶体管796和798使其源极分别耦合到节点Zp和Zn，使其栅极接收V_bias电压，且使其漏极耦合到上部电源。反相器718用PMOS晶体管728和NMOS晶体管738来实施且接收VCO_RXp信号。NMOS晶体管758和768形成差分对748，且使其源极耦合到反相器718的输出且使其栅极分别接收QLO_RXp信号和QLO_RXn信号。NMOS晶体管778和788使其源极分别耦合到NMOS晶体管758和768的漏极，使其栅极接收RF输入信号，且使其漏极分别耦合到节点Zp和Zn。

MOS晶体管722到738为执行LO遮蔽以减少噪声的VCO晶体管。NMOS晶体管752到768为执行跨导切换以实现用于下变频的混频功能的LO晶体管。NMOS晶体管772到788为提供对RF输入信号的放大的RF晶体管。NMOS晶体管792到798为提供对经下变频的信号的信号驱动的输出晶体管。

图7展示一种特定设计，其中RF晶体管、LO晶体管和VCO晶体管以特定方式耦合且其中若干特定信号被应用于这些晶体管。还可用RF晶体管、LO晶体管和VCO晶体管的其它布置和/或通过以其它方式将所述信号应用于这些晶体管来获得所要的基带信号。

图3中的时序图可用于下变频器700，然而VCO_TXp信号、VCO_TXn信号、ILO_TXp信号、ILO_TXn信号、QLO_TXp信号和QLO_TXn信号表示接收器150的VCO_RXp信号、VCO_RXn信号、ILO_RXp信号、ILO_RXn信号、QLO_RXp信号和QLO_RXn信号。

下变频器700如下操作。对于第一相位φ₁，关于VCO_RXp信号的上升转变启用反相器712和718。由于ILO_RXp信号和QLO_RXn信号为高且ILO_RXn信号和QLO_RXp信号为低，因此NMOS晶体管752和768经启用且分别驱动节点Yp和Zn，且停用NMOS晶体管762和758。对于第二相位φ₂，关于VCO_RXn信号的上升转变启用反相器714和716。由于ILO_RXp信号和QLO_RXp信号为高且ILO_RXn信号和QLO_RXn信号为低，因此NMOS晶体管754和756经启用且分别驱动节点Yp和Zp，且停用NMOS晶体管764和766。对于第三相位φ₃，关于VCO_RXp信号的上升转变启用反相器712和718。由于ILO_RXn信号和QLO_RXp信号为高且ILO_RXp信号和QLO_RXn信号为低，因此NMOS晶体管762和758经启用且分别驱动节点Yn和Zp，且停用NMOS晶体管752和768。对于第四相位φ₄，关于VCO_RXn信号的上升转变启用反相器714和716。由于ILO_RXn信号和QLO_RXn信号为高且ILO_RXp信号和QLO_RXp信号为低，因此NMOS晶体管764和766经启用且分别驱动节点Yn和Zn，且停用NMOS晶体管754和756。

低噪声接收器可用下变频器700来实施，所述下变频器700归因于以下原因而具有改进的噪声性能：(i)抑制了来自用以产生I RX LO信号和Q RX LO信号的分频器和分裂器的噪声和(ii)减小了来自混频器中的RF晶体管的噪声影响。

图7展示具有切换式跨导和LO遮蔽的下变频器700的实例设计。具有切换式跨导和/或LO遮蔽的下变频器还可用其它设计(例如，RF晶体管、LO晶体管和VCO晶体管的其它布置)来实施。

一般来说，下变频器可包括第一晶体管集合、第二晶体管集合和第三晶体管集合。第一晶体管集合可接收经调制的信号且提供基带信号。第二晶体管集合可耦合到第一集合中的晶体管的源极，且可基于RX LO信号切换第一集合中的晶体管的跨导。第三晶体管集合可耦合到第二晶体管集合，且可基于RX VCO信号启用和停用第二集合中的晶体管。

在一种设计中，第二晶体管集合包括四个差分对。第一差分对(例如，差分对742)接收未经反相的I LO信号和经反相的I LO信号。第二差分对(例如，差分对744)接收未经反相的Q LO信号和经反相的Q LO信号。第三差分对(例如，差分对746)接收未经反相的I LO信号和经反相的I LO信号。第四差分对(例如，差分对748)接收未经反相的Q LO信号和经反相的Q LO信号。在一种设计中，第一晶体管集合包括四对晶体管(例如，晶体管772到788)，所述四对晶体管使其源极耦合到所述四个差分对的漏极。在一种设计中，第三晶体管集合包括作为四个反相器(例如，反相器712到718)而耦合的四对晶体管。这四个反相器基于未经反相的VCO信号和经反相的VCO信号来启用和停用所述四个差分对。第一集合、第二集合和第三集合包括不同和/或额外的晶体管。

图8展示用于执行上变频的过程800的设计。可用第一晶体管集合对基带信号进行上变频以获得经上变频的信号(方框812)。第一晶体管集合可包含图5中或图6A和图6B中的基带晶体管。经调制的信号可从基带直接上变频到RF(对于直接下变频架构)或从基带或IF直接上变频(对于超外差式架构)。

可基于LO信号，用第二晶体管集合来切换第一集合中的晶体管的跨导，其中第二晶体管集合耦合到第一集合中的晶体管的源极(方框814)。第二晶体管集合可包含图5中或图6A和图6B中的LO晶体管。可基于VCO信号，用第三晶体管集合来启用和停用第二集合中的晶体管(方框816)。第三晶体管集合可包含图6A和图6B中的反相器606到609内的VCO晶体管。第二集合和第三集合中的晶体管可作为开关而操作。LO信号可用VCO信号而经重新计时，且第一集合中的晶体管的跨导可在VCO信号的转变期间切换。

图9展示用于执行下变频的过程900的设计。可用第一晶体管集合对经调制的信号进行下变频以获得基带信号(方框912)。第一晶体管集合可包含图7中的RF晶体管。经调制的信号可从RF直接下变频到基带(对于直接下变频架构)或从IF直接下变频到基带(对于超外差式架构)。

可基于LO信号，用第二晶体管集合来切换第一集合中的晶体管的跨导，其中第二晶体管集合耦合到第一集合中的晶体管的源极(方框914)。第二晶体管集合可包含图7中的LO晶体管。可基于VCO信号，用第三晶体管集合来启用和停用第二集合中的晶体管(方框916)。第三晶体管集合可包含图7中的VCO晶体管。LO信号可用VCO信号而经重新计时，且第一集合中的晶体管的跨导可在VCO信号的转变期间切换。

本文中所描述的上变频器和下变频器可各自在IC、模拟IC、RFIC、混频信号IC、专用集成电路(ASIC)、印刷电路板(PCB)、电子装置等上实施。上变频器和下变频器可各自用例如互补金属氧化物半导体(CMOS)、NMOS、PMOS、双极结晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)等各种IC工艺技术来制造。

实施本文中所描述的上变频器和/或下变频器的设备可为独立装置或可为较大装置的一部分。装置可为(i)独立IC，(ii)可包括用于存储数据和/或指令的存储器IC的一个或一个以上IC的集合，(iii)例如RF接收器(RFR)或RF发射器/接收器(RTR)的RFIC，(iv)例如移动台调制解调器(MSM)的ASIC，(v)可嵌入于其它装置内的模块，(vi)接收器、蜂窝式电话、无线装置、手持机或移动单元，(vii)等等。

在一个或一个以上示范性设计中，所描述的功能可以硬件、软件、固件或其任何组合来实施。如果以软件实施，则所述功能可作为一个或一个以上指令或代码存储在计算机可读媒体上或经由计算机可读媒体进行发射。计算机可读媒体包括计算机存储媒体和通信媒体(包括促进将计算机程序从一处传送到另一处的任何媒体)两者。存储媒体可为可由计算机存取的任何可用媒体。以实例而非限制的方式，所述计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用于以指令或数据结构的形式载运或存储所要程序代码且可由计算机存取的任何其它媒体。而且，将任何连接恰当地称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)，或例如红外线、无线电和微波等无线技术从网站、服务器或其它远程源发射软件，则同轴电缆、光纤电缆、双绞线、DSL，或例如红外线、无线电和微波等无线技术包括在媒体的定义中。如本文中所使用，磁盘和光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上内容的组合也应包括在计算机可读媒体的范围内。

提供对本发明的先前描述以使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对本发明的各种修改，且在不脱离本发明的范围的情况下，本文中所界定的一般原理可应用于其它变化形式。因此，本发明无意限于本文中所描述的实例和设计，而将赋予本发明与本文中所揭示的原理和新颖特征一致的最广范围。