法律状态公告日
法律状态信息
法律状态
2014-02-05
专利权的转移 IPC(主分类):H01L21/8249 变更前: 变更后: 登记生效日:20140108 申请日:20091215
专利申请权、专利权的转移
2013-12-18
授权
授权
2011-08-10
实质审查的生效 IPC(主分类):H01L21/8249 申请日:20091215
实质审查的生效
2011-06-15
公开
公开
技术领域
本发明涉及一种半导体集成电路制造工艺方法,特别是涉及一种在CMOS(互补金属氧化物半导体)工艺中集成光电二极管的方法。
背景技术
现今光电二极管在CMOS器件上的集成已经比较常见,其主要用于成像器,一般所需的光刻层次较多,成本较高。
本发明所涉及的光电二极管的用途是较为廉价的红光鼠标,光电二极管作为光接受器,而CMOS器件则用做控制电路部分。
这种用途决定了对这种光电二极管有以下要求:
首先,功能上这种光电二极管必须对红光敏感,产生光电流并且对放电响应时间有一定要求。
其次,由于鼠标这种商品的市场竞争比较强烈,必须以最低的成本最简单的结构实现其所要求的功能。因此,选择成本较低的0.35μm CMOS工艺作为基本工艺来集成光电二极管。
最后,光电二极管的集成不能影响到原来CMOS工艺中其他各种器件的性能。
发明内容
本发明要解决的技术问题是提供一种在CMOS工艺中集成光电二极管的方法,能以较低的制造成本实现光电鼠标的功能。
为解决上述技术问题,本发明的在CMOS工艺中集成光电二极管的方法是以0.35μm CMOS工艺作为基本工艺流程来集成所述光电二极管,包括如下步骤:
采用0.35μmCMOS工艺方法,通过衬垫氧化层的成长,SiN的淀积,光刻与刻蚀,场氧化层成长,SiN的去除形成场氧化层;
通过一次光刻和注入形成PDNwell(光电二极管N阱)层;
在经过一次热过程之后,采用0.35μmCMOS工艺方法完成栅,侧墙,LDD(轻掺杂漏离子注入),SD(源漏注入)硅化物合金层。
采用本发明的方法,仅需在原COMS工艺的基础上增加一层光刻层就能集成光电二极管器件,使得原本需要2块芯片的光电鼠标,现在只需要一块芯片即可实现,大大降低了芯片制造、封装的成本。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是场氧化层的形成示意图;
图2是PDNwell层的形成示意图;
图3是在CMOS工艺中集成的光电二极管器件结构示意图;
图4是本发明的方法流程图。
具体实施方式
在本发明的一具体实施例中,以0.35μm CMOS工艺作为基本工艺流程来集成光电二极管;结合图4所示,具体实现的工艺流程如下:
参见图1,首先,按照现有的CMOS制造工艺流程,通过衬垫氧化层的成长,SiN(氮化硅)的淀积,光刻与刻蚀,场氧化层成长,SiN的去除形成场氧化层。
在上述步骤中用4000-5600的场氧化层代替金属硅化物阻挡层(SAB)保护光电二极管器件。所形成的场氧化层不但起到了隔离器件的作用,而且起到了阻挡金属硅化物形成的作用;不仅保护了光电二极管部分不会受到后续一些普遍注入工程和刻蚀工程的影响,而且还保证了当实施硅化物合金工程时在光电二极管区域不会生长上硅化物合金。由于硅化物合金是不透光的,如果光电二极管区域生长上硅化物合金,那么将不会有光射入光电二极管,则没有光电流产成。正因为如此,可以使整个工艺流程减少一层光刻。
再参见图2所示,在完成了场氧化层以后,通过一次光刻和注入形成光电二极管的N阱;注入磷元素,注入能量为700kev±20%,注入剂量为1.5E13±20%。注入完成以后进行氧气退火,温度为1100℃,时间为110分钟,氧气含量为1%。
经过上述工艺方法形成的光电二极管,由Psub(P型衬底)代替了PN结的P端,又节省了一层光刻。
结合图3所示,在经过一次热过程之后(温度为1100℃,时间为110分钟,氧气含量为1%),按照现有的CMOS制造工艺流程完成栅,侧墙,LDD,SD,硅化物合金等后续工艺步骤。光电二极管中的PD(光电二极管)区域的Ndiff(N型扩散区)和Pdiff(P型扩散区)由源漏注入时一起完成,这样再一次节省了两次光刻。
至此,经过优化的本发明的工艺流程,只比现有的CMOS制造工艺流程多了一层PDNwell的光刻,使原来需要增加5道光刻流程,变为只增加一道光刻流程,即可将光电二极管集成进来,大大降低了成本。通过拉偏实验,进一步确认本发明的方法工艺余量很大,工艺十分稳定。
以上通过具体实施方式对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
机译: 在将倒装芯片接合时产生的可监测光学组合损耗的混合式光电二极管中集成了光电二极管的光学波导平台的制造方法
机译: 在CMOS工艺流程中集成高k /金属栅极的方法
机译: 在CMOS工艺流程中集成高k /金属栅的方法