首页> 中国专利> 可编程逻辑控制器、程序编译器、编译系统及方法

可编程逻辑控制器、程序编译器、编译系统及方法

摘要

本发明实施例公开了一种可编程逻辑控制器、组态软件程序编译器、编译系统及方法,其中所述可编程逻辑控制器包括多核微处理器和存储模块,所述多核微处理器进一步包括一主核处理模块和至少一个加速核处理模块;其中:所述主核处理模块,用于执行分配给所述主核处理模块的程序网络段,所述程序网络段由与该可编程逻辑控制器相连的组态软件程序编译器将需所述可编程逻辑控制器运行的编译程序进行分段而成;所述加速核处理模块,用于执行分配给所述加速处理模块的程序网络段;存储模块,用于通过多个数据分区分别存储分配给所述主核处理模块和所述至少一个加速核处理模块的程序网络段。实施本发明,可并行执行可编程逻辑控制器上编译的编程语言。

著录项

  • 公开/公告号CN102096390A

    专利类型发明专利

  • 公开/公告日2011-06-15

    原文格式PDF

  • 申请/专利权人 深圳市合信自动化技术有限公司;

    申请/专利号CN201110031786.X

  • 发明设计人 戎思吉;

    申请日2011-01-30

  • 分类号G05B19/05(20060101);G06F9/45(20060101);G06F9/50(20060101);

  • 代理机构44202 广州三环专利代理有限公司;

  • 代理人郝传鑫;潘中毅

  • 地址 518000 广东省深圳市南山区深南大道10128号南山软件园西座1008室

  • 入库时间 2023-12-18 02:34:45

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2014-04-09

    授权

    授权

  • 2012-06-13

    实质审查的生效 IPC(主分类):G05B19/05 申请日:20110130

    实质审查的生效

  • 2011-06-15

    公开

    公开

说明书

技术领域

本发明涉及可编程逻辑控制器领域,尤其涉及一种可编程逻辑控制器、程序编译器、编译系统及方法。

背景技术

可编程逻辑控制器(Programmable Logic Controller,PLC),是一种用于自动化实时控制的数位逻辑控制器,广泛应用于目前的工业控制领域。在可编程逻辑控制器出现之前,一般要使用成百上千的继电器以及计数器才能组成具有相同功能的自动化系统,而现在,经过编程的简单的可编程逻辑控制器模块基本上已经代替了这些大型装置。可编程逻辑控制器的系统程序一般在出厂前已经初始化完毕,用户可以根据自己的需要自行编辑相应的用户程序来满足不用的自动化生产要求。PLC具有通用性强、使用方便、适应面广、可靠性高、抗干扰能力强、编程简单等特点。

PLC以周期扫描和集中处理为主要工作方式。所谓集中处理是指的PLC对输入部分的采样和输出部分的执行是集中进行的。周期扫描就是PLC上电后,在系统程序的监控下,周而复始地按照固定顺序对PLC系统内部的各种任务进行查询、判断和执行。

目前PLC多采用单核处理器,图1所示为单核处理器PLC进行一次周期扫描的大体流程示意图。如图1所示,进行一次PLC周期扫描通常包括输入扫描、内部控制处理以及输出扫描。读取现场输入到输入镜像区的过程称之为输入扫描,把输出镜像区的输出值输出到现场输出的过程称之为输出扫描。在输入扫描和输出扫描之间的时段,微处理器对输入信号进行内部控制处理,并将结果设定到输出镜像区。进一步,内部控制处理包括了周期逻辑控制处理任务,异步事件触发的任务和现场通信任务等。通常在进行逻辑控制处理时,PLC运行编译的逻辑编程语言来实现相应的逻辑控制,目前,PLC支持的编程语言包括梯形图语言(LD)、指令表语言(IL)、功能模块图语言(FBD)、顺序功能流程图语言(SFC)以及结构化文本语言(ST)。由于目前的PLC均是单核处理器,因此,其在执行上述编程语言时耗时长,效率低。

发明内容

本发明实施例所要解决的技术问题在于,提供一种可编程逻辑控制器和一种可编程逻辑控制器的控制方法。可并行执行可编程逻辑控制器上编译的编程语言。

为解决上述技术问题,本发明提供一种可编程逻辑控制器,其包括多核微处理器和存储模块,所述多核微处理器进一步包括一主核处理模块和至少一个加速核处理模块;其中:

所述主核处理模块,用于执行分配给所述主核处理模块的程序网络段,所述程序网络段由与该可编程逻辑控制器相连的组态软件程序编译器将需所述可编程逻辑控制器运行的编译程序进行分段而成;

所述加速核处理模块,用于执行分配给所述加速处理模块的程序网络段;

存储模块,用于通过多个数据分区分别存储分配给所述主核处理模块和所述至少一个加速核处理模块的程序网络段。

较佳的,

所述主核处理模块和所述加速核处理模块分别包括:

执行模块,用于从所述存储模块中的数据分区中读取分配给所属核处理模块的程序网络段,并执行所述程序网络段以处理现场输入数据,并输出执行结果;

扫描监控模块,用于根据设置周期启动标志和周期完成标志控制所述执行模块在扫描周期内执行所述程序网络段。

较佳的,

所述主核处理模块还包括一时钟同步处理模块,用于当所述主核处理模块和所述加速处理模块的周期启动标志均表现为扫描周期启动时,控制所述主核处理模块的执行模块和所述加速处理模块执行模块同步开始执行网络段,以及当所述主核处理模块和所述加速处理模块的周期完成标志均表现为扫描周期完成时,控制所述主核处理模块的执行模块和所述加速处理模块的执行模块同步输出执行结果。

较佳的,所述主核处理模块还包括:

输入扫描模块,用于读入现场输入数据,并将所述现场输入数据发送给对应的核处理模块;

输出扫描模块,用于将所述主核处理模块和所述加速核处理模块输出的执行结果作为现场输出进行输出。

相应的,本发明实施例还提供一种组态软件程序编译器,其包括:

编译模块,用于根据所述可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序;

网络划分模块,用于将所述编译模块编译好的编译程序划分为多个程序网络段,并通过不同的网络标识对所述多个程序网络段进行标识;

网络分配模块,用于提取所述各程序网络段中包括的变量,并按照设置的分配关系,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系;

程序下载模块,用于根据所述网络分配模块建立的所述变量、程序网络段以及核处理模块间的对应关系,将程序网络段下载给各核处理模块对应的存储模块中的数据分区中。

相应的,本发明实施例还提供一种编译程序处理系统,其可包括本发明实施例所提供的组态软件程序编译器和本发明实施例所提供的可编程逻辑控制器。

相应的,本发明实施例还提供一种可编程逻辑控制器的数据处理方法,其可通过本发明实施例的编译程序处理系统来完成,具体的,该方法包括:

组态软件程序编译器根据可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序并将所述程序划分为多个的程序网络段,并将所述多个网络段分配给所述多核微处理器的主核处理模块和加速处理模块;

所述可编程逻辑控制器的多核微处理器的主核处理模块和所述加速核处理模块执行分配给自身的程序网络段。

较佳的,所述组态软件程序编译器根据所述可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序并将所述程序划分为多个的程序网络段,并将所述多个网络段分配给所述多核微处理器的主核处理模块和加速处理模块,进一步包括:

根据所述可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序;

将所述编译好的编译程序划分为多个程序网络段,并通过不同的网络标识对所述程序网络段进行标识;

提取所述各程序网络段中包括的变量,并按照设置的分配关系,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系;

根据所述建立的所述变量、程序网络段以及核处理模块间的对应关系,将程序网络段下载给各核处理模块对应的存储模块中的数据分区中。

较佳的,所述多核微处理器的主核处理模块和所述加速核处理模块执行分配给自身的网络段,进一步包括:

所述多核微处理器的主核处理模块和所述加速核处理模块根据设置的周期启动标志和周期完成标志,从存储模块中的数据分区中读取分配给自身的程序网络段,并执行所述程序网络段以处理现场输入数据,并输出执行结果。

较佳的,

当所述主核处理模块和所述加速处理模块的周期启动标志均表现为扫描周期启动时,所述主核处理模块和所述加速处理模块同步开始执行分配给自身的程序网络段;

当所述主核处理模块和所述加速处理模块的周期完成标志均表现为扫描周期完成时,所述主核处理模块和所述加速处理模块同步输出执行结果。

较佳的,本发明的方法还包括:

所述可编程逻辑控制器的主核处理模块读入现场输入数据,并将所述现场输入数据发送给对应的核处理模块;

以及,

所述主核处理模块将所述主核处理模块和所述加速核处理模块输出的执行结果作为现场输出进行输出。

实施本发明实施例,具有如下有益效果:

本发明提供的可编程逻辑控制器包括多核微处理器,其将可编程逻辑控制器上编译的程序分配到主核处理模块和多个加速核处理模块分担执行,实现了对可编程逻辑控制器的编程语言进行并行执行的目的,相对于现有技术单核处理器的可编程逻辑控制器相比,提高了处理效率,节省了处理时间。另外,本发明在主核处理模块和多个加速核处理模块执行程序网络段时,设置有多核同步处理机制,即通过同时启动各核处理模块启动各自程序网络段的执行,并当各核执行完程序网络段后,同步输出执行结果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

图1是现有技术中单核处理器PLC进行一次周期扫描的大体流程示意图;

图2是本发明的组态软件程序编译器的第一实施例的结构组成示意图;

图3是本发明的可编程逻辑控制器的第一实施例的结构组成示意图;

图4是本发明的可编程逻辑控制器的第二实施例的结构组成示意图;

图5是本发明的编译程序处理系统的第一实施例的结构组成示意图;

图6是本发明的编译程序处理系统的第二实施例的结构组成示意图;

图7是本发明的可编程逻辑控制器的数据处理方法的第一实施例流程示意图;

图8是本发明的可编程逻辑控制器的数据处理方法的第二实施例流程示意图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。

本发明实施例提供了一种组态软件程序编译器。其根据可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序并将所述程序划分为多个的程序网络段,并将所述多个网络段分配给所述多核微处理器的主核处理模块和加速处理模块,进而实现了在可编程逻辑控制器中对可编程逻辑控制器的编程语言进行并行执行的目的,相对于现有技术单核处理器的可编程逻辑控制器相比,提高了处理效率,节省了处理时间。

下面结合附图2对和具体实施方式对本发明的组态软件程序编译器的内部结构进行详细说明。

如图2所示,本发明的组态软件程序编译器包括编译模块11、网络划分模块12、网络分配模块13以及程序下载模块14。其中:

编译模块11,用于根据所述可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序。具体实现中,可编程逻辑控制器支持的编程语言为梯形图语言(LD)、指令表语言(IL)、功能模块图语言(FBD)、顺序功能流程图语言(SFC)以及结构化文本语言(ST)中任一种。本发明主要针对采用梯形图语言(LD)编程的编译器(即运行在个人电脑上的组态软件)以及执行梯形图语言(LD)的可编程逻辑控制器。

网络划分模块12,用于将所述编译模块11编译好的编译程序划分为多个程序网络段,并通过不同的网络标识对所述程序网络段进行标识。具体实现中,所述程序网络段由网络划分模块12将需可编程逻辑控制器运行的编译程序进行分段而成。

网络分配模块13,用于提取所述各程序网络段中包括的变量,并按照设置的分配关系,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系。具体实现中,网络分配模块13可按照将包括相同变量的程序网络段分配给同一核处理模块的分配原理,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系。当然,具体实现中,网络分配模块13也可采用其他的分配原理建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系。比如,按照整体程序量和多核微处理器的核数,对程序量进行平均分配到各核处理模块中。具体实现中,编程语言包括多个变量,所述变量通过不同的符号进行表示,比如,变量Va、Vb、Vc等。同时,本发明对不同的网络段采用不同的网络标识进行标识,比如网络段1的网络标识可为N1,网络段2的网络标识可为N2等。另外,不同的核处理模块同样可以通过不同的标识进行标识,比如,主核处理模块可用P1标识,第一个加速处理模块可用P2标识,第二个加速处理模块可用P3标识,以此类推。因此,本发明的网络分配模块13可根据变量符号、网络标识以及核处理模块标识建立三者的对应关系。具体的,所述对应关系可通过建立表格的方式实现。比如,如表1所示为采用将包括相同变量的程序网络段分配给同一核处理模块的分配原理,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系后产生的对应表。另外,具体实现中,当建立变量、网络段以及多核微处理器中的核处理模块间的对应关系之后,还可根据所述对应关系建立核处理模块与分配给和处理模块的网络段的对应关系,比如,如表2所示。

 

表1:

表2

程序下载模块14,用于根据所述网络分配模块13建立的所述变量、程序网络段以及核处理模块间的对应关系,将程序网络段下载给各核处理模块对应的存储模块中的数据分区中。具体实现中,所述存储模块可为核处理模块内部的存储模块,也可为所述可编程逻辑控制器中独立于各核处理模块的存储模块。

另外,本发明实施例提供了一种可编程逻辑控制器,其包括多核微处理器和存储模块,所述多核微处理器进一步包括一主核处理模块和至少一个加速核处理模块;其中:所述主核处理模块,用于执行分配给所述主核处理模块的程序网络段,所述程序网络段由与该可编程逻辑控制器相连的组态软件程序编译器将需所述可编程逻辑控制器运行的编译程序进行分段而成;所述加速核处理模块,用于执行分配给所述加速处理模块的程序网络段;存储模块,用于通过多个数据分区分别存储分配给所述主核处理模块和所述至少一个加速核处理模块的程序网络段。本发明提供的可编程逻辑控制器将可编程逻辑控制器上编译的程序分配到主核处理模块和多个加速核处理模块分担执行,实现了对可编程逻辑控制器的编程语言进行并行执行的目的,相对于现有技术单核处理器的可编程逻辑控制器相比,提高了处理效率,节省了处理时间。

下面结合附图3-4和具体实施方式对本发明的可编程逻辑控制器的内部结构进行详细说明。

图3是本发明的可编程逻辑控制器的第一实施例的结构组成示意图。如图2所示,本实施例的可编程逻辑控制器包括存储模块2和多核微处理器3,该实施例中,存储模块为独立于多核微处理器的存储模块,其中:

所述多核微处理器3包括一个主核处理模块30和至少一个加速核处理模块31(图中示出了两个加速核处理模块31)。其中:所述主核处理模块30包括输入扫描模块301、扫描监控模块302、执行模块303以及输出扫描模块304,所述加速核处理模块31包括扫描监控模块314和执行模块315。具体的:

所述输入扫描模块301,用于读入现场输入数据,并将所述现场输入数据发送给对应的核处理模块。

所述执行模块303,用于从所述存储模块2中的数据分区中读取所述程序下载模块14下载给所述主核处理模块30的程序网络段(比如读取表2所示的网络段N1、N2、N4或N7),并执行所述网络段以处理所述输入扫描模块301发送的现场输入数据。

所述扫描监控模块302,用于根据设置周期启动标志和周期完成标志控制所述执行模块303在扫描周期内执行网络段。具体实现中,所述周期启动标志和所述周期完成标志可为同一标识符或不同的标识符。当它们为同一标识符时,当所述标识符为0时,代表所述周期启动标志以及表现为扫描周期启动,当所述标识符为1(通常可称为置位)时,代表所述周期完成标志以及表现为扫描周期完成。当然,具体实现中,也可采用除0和1之外的数字或符号对周期启动标志和周期完成标志进行区分。而它们为不同的标识符时,可根据用户任意的定义规则进行区分,比如可设置两个标识符a和b,当a为1的时候可认为表现为扫描周期启动,当b为1的时候可认为表现为扫描周期完成。这样当主核处理模块30的扫描监控模块302中的周期启动标志表现为启动时,执行模块303开始执行网络段,当扫描监控模块302中的周期完成标志表现为扫描周期完成时,执行模块303输出执行结果。

所述执行模块315,用于所述存储模块2中的数据分区中读取所述程序下载模块14下载给所述执行模块315所属的加速核处理模块31(比如,加速核处理模块31为P2,则执行模块315读取表2所示的网络段N3、N5、N8或N9)的程序网络段,并执行所述程序网络段以处理所述输入扫描模块301发送的现场输入数据。

所述扫描监控模块314,用于根据设置周期启动标志和周期完成标志控制所述执行模块315在扫描周期内执行程序网络段。其标识符的设置规则可与扫描监控模块302类似,在此不进行赘述。这样当加速核处理模块31的扫描监控模块314中的周期启动标志表现为启动时,执行模块315开始执行程序网络段,当扫描监控模块314中的周期完成标志表现为扫描周期完成时,执行模块315输出执行结果。

所述输出扫描模块304,用于将所述主核处理模块30和所述加速核处理模块31输出的执行结果作为现场输出进行输出。

本实施例提供的可编程逻辑控制器将可编程逻辑控制器上编译的程序分配到主核处理模块和多个加速核处理模块分担执行,实现了对可编程逻辑控制器的编程语言进行并行执行的目的,相对于现有技术单核处理器的可编程逻辑控制器相比,提高了处理效率,节省了处理时间。

图4是本发明的可编程逻辑控制器的第二实施例的结构组成示意图。如图4所示,本实施例与图3所示的实施例的不同之处在于,所述主核处理模块30还包括一时钟同步处理模块306,用于当所述主核处理模块30和所述加速处理模块31的周期启动标志均表现为扫描周期启动时,控制所述主核处理模块30的执行模块303和所述加速处理模块31执行模块315同步开始执行程序网络段,以及当所述主核处理模块30和所述加速处理模块31的周期完成标志均表现为扫描周期完成时,控制所述主核处理模块30的执行模块303和所述加速处理模块31的执行模块315同步输出执行结果。除此之外,本实施例与图3所示的实施例相同,在此不进行赘述。

本实施例在实现图3所示实施例的效果的基础上,在主核处理模块和多个加速核处理模块执行网络段时,设置有多核同步处理机制,即通过同时启动各核处理模块启动各自网络段的执行,并当各核执行完网络段后,同步输出执行结果。

相应的,本发明提供一种编译程序处理系统,其包括本发明实施例的组态软件程序编译器和可编程逻辑控制器。具体的,图5和图6分别示出了本发明的编译程序处理系统的两种实施例结构组成示意图。图5所示的实施例由图2的组态软件程序编译器和图3所示的可编程逻辑控制器构成。图6所示的实施例由图2所示的组态软件程序编译器和图4所示的可编程逻辑控制器构成。

相应的,本发明实施例提供了一种可编程逻辑控制器的数据处理方法,其可通过本发明的编译程序处理系统实现。具体的,本发明的方法包括:组态软件程序编译器根据可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序并将所述程序划分为多个的程序网络段,并将所述多个网络段分配给所述多核微处理器的主核处理模块和加速处理模块;所述可编程逻辑控制器的多核微处理器的主核处理模块和所述加速核处理模块执行分配给自身的程序网络段。本发明提供的可编程逻辑控制器的数据处理方法,其将可编程逻辑控制器上编译的程序分配到主核处理模块和多个加速核处理模块分担执行,实现了对可编程逻辑控制器的编程语言进行并行执行的目的,相对于现有技术单核处理器的可编程逻辑控制器相比,提高了处理效率,节省了处理时间。

下面结合附图7-8和具体实施方式对本发明的可编程逻辑控制器的数据处理方法进行详细说明。

图7是本发明的可编程逻辑控制器的数据处理方法第一实施例的流程示意图。如图4所示,本实施例的方法包括:

步骤S400,组态软件程序编译器根据所述可编程逻辑控制器支持的编程语言为所述可编程逻辑控制器编译程序。具体实现中,可编程逻辑控制器支持的编程语言为梯形图语言(LD)、指令表语言(IL)、功能模块图语言(FBD)、顺序功能流程图语言(SFC)以及结构化文本语言(ST)中任一种。

步骤S401,组态软件程序编译器将所述编译好的编译程序划分为多个程序网络段,并通过不同的网络标识对所述程序网络段进行标识。

步骤S402,组态软件程序编译器提取所述各程序网络段中包括的变量,并按照设置的分配关系,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系;具体实现中,在步骤S402可按照将包括相同变量的程序网络段分配给同一核处理模块的分配原理,建立变量、网络段以及多核微处理器中的核处理模块间的对应关系。当然,具体实现中,也可采用其他的分配原理建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系。比如,按照整体程序量和多核微处理器的核数,对程序量进行平均分配到各核处理模块中。具体实现中,编程语言包括多个变量,所述变量通过不同的符号进行表示,比如,变量Va、Vb、Vc等。同时,本发明对不同的网络段采用不同的网络标识进行标识,比如网络段1的网络标识可为N1,网络段2的网络标识可为N2等。另外,不同的核处理模块同样可以通过不同的标识进行标识,比如,主核处理模块可用P1标识,第一个加速处理模块可用P2标识,第二个加速处理模块可用P3标识,以此类推。因此,本发明的可根据变量符号、网络标识以及核处理模块标识建立三者的对应关系。具体的,所述对应关系可通过建立表格的方式实现。比如,如表1所示为采用将包括相同变量的程序网络段分配给同一核处理模块的分配原理,建立变量、程序网络段以及多核微处理器中的核处理模块间的对应关系后产生的对应表。另外,具体实现中,当建立变量、网络段以及多核微处理器中的核处理模块间的对应关系之后,还可根据所述对应关系建立核处理模块与分配给和处理模块的网络段的对应关系,比如,如表2所示。

步骤S403,组态软件程序编译器根据建立的所述变量、程序网络段以及核处理模块间的对应关系,将程序网络段下载给各核处理模块对应的存储模块中的数据分区中。具体实现中,所述存储模块可为核处理模块内部的存储模块,也可为所述可编程逻辑控制器中独立于各核处理模块的存储模块。

步骤S404,主核处理模块读入现场输入数据,并将所述现场输入数据发送给对应的核处理模块。

步骤S405,所述多核微处理器的主核处理模块和所述加速核处理模块根据设置的周期启动标志和周期完成标志,从用户数据存储区中读取下载给自身的程序网络段,并执行下载给自身的程序网络段以处理现场输入数据,并输出执行结果。具体实现中,在步骤S405主核处理模块和加速核处理模块将根据各自内部的周期启动标志的状态和周期完成标志的状态开始执行网络段或输出执行结果。具体实现中,所述周期启动标志和所述周期完成标志可为同一标识符或不同的标识符。当它们为同一标识符时,当所述标识符为0时,代表所述周期启动标志以及表现为扫描周期启动,当所述标识符为1(通常可称为置位)时,代表所述周期完成标志以及表现为扫描周期完成。当然,具体实现中,也可采用除0和1之外的数字或符号对周期启动标志和周期完成标志进行区分。而它们为不同的标识符时,可根据用户任意的定义规则进行区分,比如可设置两个标识符a和b,当a为1的时候可认为表现为扫描周期启动,当b为1的时候可认为表现为扫描周期完成。

步骤S406,所述主核处理模块将所述主核处理模块和所述加速核处理模块输出的执行结果作为现场输出进行输出。

本实施例提供的可编程逻辑控制器的数据处理方法将可编程逻辑控制器上编译的程序分配到主核处理模块和多个加速核处理模块分担执行,实现了对可编程逻辑控制器的编程语言进行并行执行的目的,相对于现有技术单核处理器的可编程逻辑控制器相比,提高了处理效率,节省了处理时间。

图8是本发明的可编程逻辑控制器的数据处理方法的第二实施例的流程示意图。如图8所示,本实施例的方法与图7所示实施例的不同之处在于,用不同S505替换步骤S405。具体的步骤S505如下:所述多核微处理器的主核处理模块和所述加速核处理模块根据设置的周期启动标志和周期完成标志,从用户数据存储区中读取下载给自身的程序网络段,并且,当所述主核处理模块和所述加速处理模块的周期启动标志均表现为扫描周期启动时,所述主核处理模块和所述加速处理模块同步开始执行下载给自身的程序网络段;当所述主核处理模块和所述加速处理模块的周期完成标志均表现为扫描周期完成时,所述主核处理模块和所述加速处理模块同步输出执行结果。除此之外,本实施例与图7所示实施例相同,在此不进行赘述。

本实施例在实现图7所示实施例的效果的基础上,在主核处理模块和多个加速核处理模块执行网络段时,设置有多核同步处理机制,即通过同时启动各核处理模块启动各自程序网络段的执行,并当各核执行完程序网络段后,同步输出执行结果。

以上所揭露的仅为本发明较佳实施例而已,当然不能以此来限定本发明之权利范围,因此依本发明权利要求所作的等同变化,仍属本发明所涵盖的范围。

去获取专利,查看全文>

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号