一种单线串行菊链式数字通信网络及其通信方法

摘要

本发明提供了一种单线串行菊链式数字通信网络及其通信方法，即一种包含数个接收器的数字通信网络以及一种用于该数字通信网络的通信方法。每一上述接收器包含一第一传输部与一第二传输部。第一个接收器的第一传输部耦接微控制器。除了第一个接收器，每一接收器的第一传输部耦接上一个接收器的第二传输部。每一接收器还包含一链暂存器。上述接收器的链暂存器经由第一传输部与第二传输部互相连接，形成一虚拟总体队列。通过利用此虚拟总体队列的特性，上述系统及方法可达成双向、单线、串行式通信，而且没有指派地址或身份识别码到上述接收器的负担。

说明书

技术领域

本发明是有关于一种数字通信网络，且特别是有关于一种单线串行菊链式(daisy chain)数字通信网络及其通信方法。

背景技术

包含一主控装置(master device)与多个从属装置(slave device)的数字通信网络具有三种拓扑结构。从属装置通常用以接收来自主控装置的指令，并且依此执行特定功能。

图1为一种星状结构的传统数字通信网络。于星状布线结构中，多数个接收装置R1-Rn经由个别的通信通道与主控装置110通信。接收器的识别码(Identification Code；以下简称：ID)或地址一般来说不是必要的。

图2为一种总线结构的传统数字通信网络。多个接收装置R1-Rn共用一共同通信通道220。而接收装置的ID或地址是必要的，如此，主控装置210所传送的数据才能到达正确的接收装置。一般而言，最初在建立通信网络时，必须当场为每个接收装置指定或设定一个独有的装置ID。

图3为一种菊链结构的传统数字通信网络链。主控装置310与多数个接收装置R1-Rn呈现菊链式连结。每个接收装置仅连接一个上游接收装置与一个下游接收装置。每个接收装置接收来自上游装置的数据，并且在必要时，将数据传送到下游装置。一般来说，菊链式结构需要个别接收器的ID或地址，如此，主控装置310才能与特定的接收装置通信。

此外，还有更多的数字通信网络分类。比如，平行数据传输相对于串行数据传输，晶片选择线(chip select line)定址相对于网络协定定址，以及隐含时钟脉冲(自我时钟脉冲)传输相对于分离时钟脉冲线传输。

很多高速通信系统利用时钟脉冲线来协助接收器以正确时序读取数据。图4为一同步时钟脉冲信号如何协助一接收器对传送的数据正确解码串行脉冲。串行数据脉冲401在不同的同步时钟脉冲会有不同的解译。在同步时钟脉冲402，数据被接收且被解译为”011011100100”，而在另一同步时钟脉冲404，数据则被解译为”01011010”。

一些知名的串行数据总线通信标准包括内部整合电路(Inter-Integrated Circuit；以下简称：I²C)、系统管理总线(System Management Bus；以下简称：SMBus)、工业标准RS-485(Recommended Standard485；以下简称：RS-485)、低电压差分信号传输(Low-Voltage Differential Signaling，；以下简称：LVDS)、通用串行总线(Universal Serial Bus；以下简称：USB)2.0以及单线(1-Wire)。I²C与SMBus的特征是双线(数据与时钟脉冲)通信及7位元地址空间。工业标准RS-485、LVDS、及USB 2.0的特征则是双线(数据与时钟脉冲)通信及差分信号传输。1-Wire为美国美信集成产品公司(Maxim Integrated Products Incorporation；以下简称：MIP Inc.)的商标，其特征为单线通信与48位元地址空间。

发明内容

有鉴于此，本发明提供一种单线串行菊链式数字通信网络及其通信方法，其在大规模发光二极管(Light-Emitting Diode；以下简称：LED)照明系统中，利用最少数量的数据通信线达到控制多数个发光二极管照明器的开/关状态、色彩、或亮度，并且省去个别接收器身份ID或地址的需求。由于不需要个别接收器的身份ID或地址，可使用量产的相同元件，不需要逐一设定地址。

本发明是有关于一种单线串行菊链式数字通信网络，其包含数个接收器。每个接收器的设计和功能皆相同，并且不需要装置地址、装置识别码、或晶片选择线即可运作。

本发明也为上述的数字通信网络提出一种通信方法。其特色之一为单线双向通信，并且可简化数字通信网络的安装与维护。

本发明提供一种数字通信网络。此系统包含多数个接收器，它们是用来接收来自一微处理器的命令与控制数据，并且回报给该微处理器。每个接收器包含一第一传输部与一第二传输部。其中第一个接收器的第一传输部耦接微处理器。除了第一个接收器，每一接收器的第一传输部耦接前一接收器的第二传输部。每一接收器接收来自第一传输部的位元信号(bit pattern)，并且解码该位元信号为一数据位元或闩锁位元(latch bit)。若该位元信号被解码为一数据位元，接收器会储存N个最新的数据位元，并且以位元信号的形式输出第N+1个最新数据位元到第二传输部。其中，N是预设正整数。假若位元信号被解码为一闩锁位元，接收器会将上述N个最新数据位元视为一数据字组(data word)并加以处理，且以位元信号的形式输出该闩锁位元到该第二传输部。

于本实施例中，位元信号包含一频率校正码与一数据传送码。每个接收器借着频率校正码区分背景噪声与位元信号，并且利用频率校正码同步一本地时钟脉冲信号。每个接收器将数据传送码解码为一数据位元或一闩锁位元。

于本实施例中，同步化之前，可根据一电阻器的电阻来决定本地时钟脉冲信号频率。此电阻器可为一外部电阻器。上述接收器的电阻器有着相同的电阻。而同步化之后，本地时钟脉冲信号被用来解译数据传送码，并且再次传送接收器储存的一位元特信号到第二传输部。

于本实施例中，数字通信网络亦支援一回报协定(report feedback protocol)。于回报期间，第一传输部与第二传输部的角色互换。一特定命令字组启动上述回报协定，并且由另一个命令字组中止该回报协定。

于本实施例中，每个接收器包含一旁路电路。该旁路电路耦接于第一传输部及第二传输部之间。旁路电路比较接收器的电源供应电压与一参考电压。当电源供应电压低于参考电压，旁路电路直接连接第一传输部及第二传输部，使得接收器仍然能传送位元信号于其传输部间。而位元信号本身的电能将供应旁路电路所需的电力。

附图说明

图1为一种星状结构的传统数字通信网络。

图2为一种总线结构的传统数字通信网络。

图3为一种菊链结构的传统数字通信网络。

图4为一同步时钟脉冲信号如何协助一接收器对传送的数据正确解码。

图5为本发明一实施例的一种数字通信网络。

图6为本发明一实施例的位元信号的波形。

图7为本发明一实施例的接收器的部份结构。

图8为本实施例中每个接收器所执行的通信方法流程图。

图9为本发明一实施例的一种时钟脉冲产生器的电路图。

图10为图9的时钟脉冲产生器的三态反相器的电路图。

图11为本发明一实施例的接收器的旁路电路。

主要元件符号说明：

110：主控装置                R1-Rn：接收装置

210：主控装置                220：共同通信通道

p：(平行)数据线              q：(平行)地址线

310：主控装置                401：串行数据脉冲

402、404：同步时钟脉冲       403、405：解译数据

501：微控制器                502：接收器

P1：第一传输部               P2：第二传输部

R：外部电阻器                601：位元信号

602：频率校正码              603：数据传送码

604：频率校正码的实施例波形  605：没有脉冲的数据传送码

606：有一脉冲的数据传送码    607：有二脉冲的数据传送码

608：已同步的本地时钟脉冲信号701：输入解码缓冲器

的实施例波形

702：链暂存器                703：输出编码缓冲器

711：第一数据暂存器            712：第二数据暂存器

713：第三数据暂存器            714：第四数据暂存器

805-885：本发明一实施例的通信  910：电流产生器

方法流程图各步骤

920、930：电流镜               940：正反馈振荡器

941-947：三态反相器            950：信号整形器

951、952：反相器               CLK：本地时钟脉冲信号

VIP：定值参考电压              OPA：运算放大器

IREF：参考电流                 ROUT：输出端

IM1、IM2：电流镜电流           VBN：控制电压

VBP：控制电压                  PS：周期信号

MP1、MP2：p通道MOSFET          MN1、MN2：n通道MOSFET

1101：旁路开关                 1102：比较器

1103：电压转换器               D1、D2：二极管

R1：电阻器                     R2：电阻器

VPS：电源供应电压              VREF：参考电压

CB：电容器                     VC：电容器电压

具体实施方式

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举本发明的几个实施例，并配合附图，作详细说明如下。

本发明揭示一种单线串行菊链式数字通信网络，其特色之一是不需要接收器身份ID或地址。

此外，本发明的一较佳实施例是一种主控装置与多数个接收装置之间的双向通信方法。

另一个可供选择的本发明实施例包含一旁路功能，可在接收装置损坏或电源中断时，建立旁路路径以保持主控装置与其他接收装置间的通信不受影响。

图5为本发明一实施例的一种数字通信网络。此系统包含一微控制器501所控制的数个接收器502。比如，每个接收器502可以控制数个发光二极管照明器(未绘示)。上述接收器502被连接为一菊链形式。每个接收器502包含一第一传输部P1及一第二传输部P2。其中第一个接收器502的第一传输部P1耦接微控制器501。除了第一个接收器502以外，每个接收器502的第一传输部P1耦接前一个接收器502的第二传输部P2。每个接收器502在功能与结构上是完全一致的。微控制器501只通过在菊链的顺序位置识别各个接收器502。

微控制器501与接收器502所用的通信协定内含于位元信号的时序本质。微控制器501传送位元信号到第一个接收器502的第一传输部P1。每个接收器502通过其第一传输部P1接收位元信号并将其解码，而后，若有必要，传送该位元信号到下一个接收器502。另一做法为微控制器501启动回报协定(report feedback protocol)，使接收器502接收第二传输部P2的位元信号，然后传送此位元信号到第一传输部P1，再传送此位元信号到微控制器501。在此二情形中，接收器502对于位元信号的动作如同解码器与重复器(repeater)。每个第一传输部P1与第二传输部P2只有一条传输线，达成双向单线通信。

图6为本发明一实施例的位元信号的波形。位元信号601包含一频率校正码602与一数据传送码603。数据传送码603的持续期间相同于频率校正码602的持续期间。每个接收器502通过验证频率校正码602以区分非信号背景噪声及位元信号601。因为接收器502的本地时钟脉冲频率很可能会不同于微控制器501的时钟脉冲频率，所以每个接收器502也利用频率校正码602同步其本地时钟脉冲信号。每接收一个位元信号601，就会重新执行一次同步，因此消除了累积时间误差的可能性。

数据传送码603用以递送数据或命令。每个接收器502将数据传送码603解码成一数据位元或一特别的闩锁位元。关于上述同步、解码与图6波形的更多细节将于以下探讨。

图7为本发明一实施例的接收器502的部份结构。每个接收器502还包含一输入解码缓冲器701、一链暂存器702、一输出编码缓冲器703，以及数个数据暂存器711-714。输入解码缓冲器701耦接第一传输部P1。链暂存器702耦接输入解码缓冲器701与数据暂存器711-714。输出编码缓冲器703耦接于输入解码缓冲器701、链暂存器702、以及第二传输部P2。图7各元件将在以下详细讨论。

图8为本实施例中每个接收器502所执行的通信方法流程图。该流程开始于步骤805。输入解码缓冲器701解码位元信号601。起先，输入解码缓冲器701必须验证位元信号601为有效信号。输入解码缓冲器701接收来自第一传输部P1的一个信号(步骤805)并且在一预设期间内计数该信号的脉冲(pulse)个数(步骤810)。比如该预设期间可为一微秒。接下来，输入解码缓冲器701检查该脉冲的个数是否大于或等于一预设数字。比如，该预设数字可为3(步骤815)。若上述的脉冲个数大于或等于预设数字，输入解码缓冲器701认定目前接收的信号为一有效频率校正码602，并且接收紧随着目前信号的下一个信号做为数据传送码603(步骤820)。如果上述的脉冲个数小于预设数字，目前信号则被视为非信号噪声，流程就回到步骤805。

接着，接收器502利用频率校正码602同步其本地时钟脉冲信号(步骤825)。并用预设数量的连续脉冲边缘来定义频率校正码602的持续期间。上述的脉冲边缘可为上升边缘(rising edge)或下降边缘(falling edge)。比如在本实施例，其持续期间被四个连续下降边缘所定义。而图6的波形604为频率校正码602的实施例波形。在本发明的其他实施例，频率校正码602的持续期间也可以由预设数量的连续上升边缘所界定。

接收器502通过调整本地时钟脉冲信号频率来同步本地时钟脉冲信号，使得本地时钟脉冲信号在频率校正码602的持续期间内拥有一预设数量的脉冲。比如，该预设数量可为16。而图6的波形608为已同步的本地时钟脉冲信号的实施例波形。而调整本地时钟脉冲频率的技术细节已广为人知，在此就不加以讨论。

接着，输入解码缓冲器701接收数据传送码603(步骤830)。因为频率校正码602与数据传送码603有相同的持续期间，所以数据传送码603的持续期间可以用同步本地时钟脉冲信号来量测。而数据传送码603根据它的脉冲数被解码(步骤840)。若数据传送码603没有脉冲，如图6所示的波形为没有脉冲的数据传送码605，输入解码缓冲器701认定数据传送码603为一数值1的数据位元。若数据传送码603有一个脉冲，如图6所示的波形为有一脉冲的数据传送码606，输入解码缓冲器701认定数据传送码603为一数值0的数据位元。若数据传送码603有二个脉冲，如图6所示的波形为有二脉冲的数据传送码607，输入解码缓冲器701认定数据传送码603为一特殊闩锁位元。

若数据传送码603被认定为一数据位元，不论其值为1或0，流程进到步骤835。输入解码缓冲器701提供已解码的数据位元到链暂存器702。链暂存器702有一预设数量的位元单元(bit cells)。比如，此预设数量可为9。每个位元单元用来储存一数据位元。每当接收最新的数据位元，链暂存器702移动储存在每个位元单元的数据位元到下一个位元单元，然后储存最新数据位元于第一个位元单元。由此可知，链暂存器702储存9个来自输入解码缓冲器701的最新数据位元。先前存在最后位元单元的数据位元，也就是第10个最新数据位元或称为最旧(least recent)数据位元，会被移出链暂存器702，并且存进输出编码缓冲器703。在本发明的其他实施例，链暂存器702可包含较多或较少的位元单元。

输出编码缓冲器703接收来自链暂存器702的最旧数据位元，利用同步的本地时钟脉冲信号作为时序参考，将最旧数据位元重建为位元信号，而后输出此位元信号到第二传输部P2。在传送最旧数据位元之后，流程回到步骤805以接收下一个位元信号。

若输入解码缓冲器701在步骤840将位元信号解码为一闩锁位元，流程则进到步骤845。该闩锁位元行进路径不同于数据位元，是由输入解码缓冲器701直接输出闩锁位元到输出编码缓冲器703，而非链暂存器702。输出编码缓冲器703利用同步的本地时钟脉冲信号作为时序参考，将闩锁位元重建为位元信号(步骤845)，然后输出此位元信号到第二传输部P2。

每当微控制器501传送数据位元到第一个接收器502，该数据位元变为第一个接收器502的最新数据位元。第一个接收器502的最旧数据位元变为第二个接收器502的最新数据位元。而第二个接收器502的最旧数据位元变为第三个接收器502的最新数据位元。依此类推。实际上，所有接收器502的链暂存器702串接成一长队列，可视为一个整体的移位暂存器(shift register)。

在本实施例的通信方法协定，9个数据位元构成一字组(word)。该通信方法具有一顺向协定(forward protocol)以及一回报协定(reportfeedback protocol)。该顺向协定被微控制器501用来传送控制信息或命令到接收器502。比如，微控制器501可控制数千个接收器502。如图7所示，每个接收器502可控制四个LED照明器。当微控制器501需要传送控制字组给全部照明器时，微控制器501会分几个批次送出控制字组。该控制字组可包含给照明器的控制信息，如LED电流设定或脉冲宽度调变(Pulse Width Modulation；以下简称：PWM)明暗等级(dimming level)设定。

在第一个批次，微控制器501传送控制字组给最后一个接收器502所控制的第一个照明器，然后传送控制字组给倒数第二个接收器502所控制的第一个照明器。依此类推。直到最后微控制器501送出控制字组给第一个接收器502所控制的第一个照明器。此时，控制字组占满全部接收器502的链暂存器702。每一接收器502的链暂存器702皆储存它的第一个照明器的控制字组。

接着，微控制器501发送一闩锁位元到第一个接收器502。接收到闩锁位元的接收器502必需处理储存在它的链暂存器702的字组。第一个接收器502识别储存在链暂存器702的字组(步骤850)。若该字组不是任何特别命令字组，其会被视为一控制字组。因此，第一个接收器502传送来自链暂存器702的控制字组到第一数据暂存器711(步骤885)。在同一期间，再次发送闩锁位元到第二个接收器502(步骤845)。借着这个方式，闩锁位元沿着整个菊链传遍所有接收器502，使得在每一接收器502的控制字组从链暂存器702被移到第一数据暂存器711。

在第二个批次，微控制器501发送控制字组到每个接收器502所控制的第二个照明器，这些控制字组被储存到每个接收器502的第二数据暂存器712。接下来的批次以相同方式进行。最后，全部LED照明器的控制字组都被存进其对应的数据暂存器。

回报协定是用来让接收器502报告重要信号给微控制器501。比如，报告信号可为LED照明器的错误状态。微控制器501通过传送一连串的报告命令字组来启动回报协定。上述报告命令字组的个数等于接收器502的个数，也就是每个接收器502都会收到自己的命令字组。而后微控制器501送出一闩锁位元。每个接收器502识别储存在链暂存器702的字组，并且认定该字组为报告命令字组(步骤850)。因此流程行进到步骤855。

识别报告命令字组之后，每个接收器502载入一报告字组到其链暂存器702(步骤855)，然后将其第一传输部P1与第二传输部P2的角色互换(步骤860)。交换角色意味着耦接输入解码缓冲器701到第二传输部P2，以及耦接输出编码缓冲器703到第一传输部P1，使得该接收器502接收来自第二传输部P2的位元信号，并且递送位元信号到第一传输部P1。这样就反转了菊链的传输方向。

菊链的最后一个接收器502具有一个特别任务，也就是启动报告字组的逆向传输。数字通信网络的使用者可拉高或拉低一个接收装置的输入脚位(input pin)到一预设电压电位，使得该接收器502知道它是最后一个接收器502。在交换其二个传输部(Input/Output ports；以下简称：I/O ports)的角色之后，每个接收器502检查自己是否为菊链的最后接收器(步骤865)。若为最后一个，则该最后接收器502输出该报告字组以及一个随后的终止命令字组，这两个字组是经由链暂存器702与输出编码缓冲器703传送到第一传输部P1(步骤870)。

如同在顺向协定之中位元信号的行进，最后一个接收器502的传输触发前面接收器502的传输。每个接收器502提供一报告字组，而最后一个接收器502提供一报告字组与一终止命令字组。这一连串报告字组与终止命令字组经过上述的虚拟移位暂存器队列到达微控制器501。微控制器501接收的第一个报告字组来自最靠近它的第一个接收器502。微控制器501接收的第二个报告字组来自第二个接收器502，依此类推。通过接收的次序，微控制器501知道每个报告字组的真正来源。在输出终止命令字组之后，最后的接收器502再次交换其二个传输部的角色，也就是将输入解码缓冲器701耦接回第一传输部P1，以及将输出编码缓冲器703耦接回第二传输部P2，以恢复原先的传输方向(步骤880)。然后流程返回步骤805重新开始顺向协定。

如果在步骤865的检查显示该接收器502并非最后一个，则该接收器502开始等待来自菊链的下一个接收器502的位元信号。该接收器502收到来自第二传输部P2的位元信号(步骤872)，储存已解码的数据位元于链暂存器702，做为最新数据位元，并输出来自链暂存器702的最旧数据位元到前一个(上游)接收器。接着，接收器502检查储存于链暂存器702的全部数据位元是否构成来自最后接收器502的终止命令字组(步骤874)。若终止命令字组尚未进入链暂存器702，则回报协定依然有效，流程返回步骤872以接收来自后一个(下游)接收器的下一个位元信号。若终止命令字组已进入链暂存器702，则接收器502经由输出编码缓冲器703输出终止命令字组到第一传输部P1(步骤876)。接着，接收器502再次交换其第一传输部P1与第二传输部P2的角色以恢复原先的传输方向(步骤880)。现在，接收器502的回报协定结束，流程返回步骤805以重新开始顺向协定。

从以上讨论可知，在菊链之中的每个接收器502的顺序，其作用如同该接收器的隐含地址。因此本实施例的通信方法提供一种不需要地址或身份识别码(identification code)的双向传输方式。

每个接收器502用频率校正码602同步其本地时钟脉冲信号。起先，同步之前，可根据一电阻器的电阻来决定本地时钟脉冲信号频率。每个接收器502可以制作成集成电路晶片的形式，而上述电阻器可为一耦接到该晶片的外部电阻器R，如图五所示。在此情形中，使用者能通过控制外部电阻器R的电阻轻易调整初始的本地时钟脉冲频率。为了使时间偏差最小化，每个接收器502的外部电阻器R最好拥有相同的电阻值。

每个接收器502包含一时钟脉冲产生器，用来提供本地时钟脉冲信号。图9为本发明一实施例的一种时钟脉冲产生器的电路图。该时钟脉冲产生器包含一电流产生器910、两个电流镜920与930、一正反馈振荡器940以及一信号整形器950。电流产生器910耦接外部电阻器R。电流镜920耦接电流产生器910。电流镜930耦接电流镜920。正反馈振荡器940耦接电流镜930。信号整形器950耦接正反馈振荡器940。

电流产生器910包含一运算放大器OPA。VIP为一定值参考电压。运算放大器OPA的虚拟短路(virtual short circuit)使在输出端ROUT的电压相等于定值参考电压VIP。因此，电流产生器910提供与外部电阻器R的电阻成反比的参考电流IREF。电流镜920根据参考电流IREF提供一电流镜电流IM1。电流镜930根据电流镜电流IM1提供另一电流镜电流IM2。电流镜930也根据电流镜电流IM1提供一控制电压VBN，并根据电流镜电流IM2提供另一控制电压VBP。正反馈振荡器940提供一周期信号PS，其频率取决于控制电压VBN与VBP(细节于稍后探讨)。信号整形器950的反相器951与952将周期信号PS整形成本地时钟脉冲信号CLK。

正反馈振荡器940包含七个三态反相器941-947。三态反相器941-947完全相同，以串联方式连接。以第一个三态反相器941为例。图10为图9的时钟脉冲产生器的三态反相器941的电路图，其包含四个金属氧化半导体场效电晶体(Metal Oxide Semiconductor Field Effect Transistor；以下简称：MOSFET)。MP1与MP2为p通道MOSFET，MN1与MN2为n通道MOSFET。

外部电阻器R的电阻值决定了参考电流IREF、电流镜电流IM1与IM2的电流大小，而电流镜电流IM1与IM2分别决定了控制电压VBN与VBP的电位。控制电压VBP决定流经p通道MOSFET MP1的电流，而控制电压VBN决定流经p通道MOSFET MN2的电流。流经p通道MOSFET MP1与MN2的电流决定了三态反相器941的输出切换速率。上述三态反相器941-947是完全相同的。所以，外部电阻器R的电阻值可决定本地时钟脉冲信号CLK的频率。在本发明的其他实施例中，正反馈振荡器940可包含较多或较少的三态反相器。

本实施例的接收器也具备容错能力(fault tolerance)。当一接收器突然损坏或失去它的供电，该接收器仍然能够在其第一传输部部P1与第二传输部P2之间传递位元信号，以维持同一菊链的其他接收器的通信。这是因为每个接收器包含一旁路电路所致。

图11为本发明一实施例的接收器的旁路电路。该旁路电路耦接于第一传输部P1与第二传输部P2之间。该旁路电路包含二极管D1与D2、电容器CB、电阻器R1与R2、旁路开关1101以及比较器1102。二极管D1的阳极耦接第一传输部P1，二极管D2的阳极耦接第二传输部P2。二极管D2的阴极耦接二极管D1的阴极。电容器CB具有两端，上端耦接二极管D1与D2的阴极，下端接地。电容器CB上端提供一电容器电压VC。电压转换器1103包含电阻器R1与R2，并且提供一参考电压VREF。参考电压VREF和电容器电压VC成正比，而电阻器R1与R2的电阻值预设了电容器电压VC对参考电压VREF的比率。比较器1102耦接电压转换器1103，用来比较参考电压VREF与接收器的电源供应电压VPS。旁路开关1101耦接第一传输部P1、第二传输部P2以及比较器1102。旁路开关1101根据比较器1102的输出而导通或阻断第一传输部P1与第二传输部P2。

在顺向协定期间，来自第一传输部P1的位元信号对电容器CB充电，并且电容器CB提供电容器电压VC。二极管D1防止电容器CB放电并且维持电容器电压VC的电压电位，而电容器电压VC的电压电位也维持参考电压VREF的电压电位。在正常情况下，电源供应电压VPS高于参考电压VREF，比较器1102的输出在一逻辑低电位。相应之下，旁路开关1101阻断第一传输部P1与第二传输部P2。第一传输部部P1与第二传输部P2未短路，顺向协定就如前述的方式执行。比较器1102的电力是由从第一传输部P1经过二极管D1的位元信号的电能所提供。

当接收器损坏或丧失其电力时，电源供应电压VPS会降低并低于参考电压VREF。比较器1102的输出上升到一逻辑高电位，并且触发旁路开关1101导通第一传输部P1与第二传输部P2。现在，第一传输部P1与第二传输部P2被短路。虽然接收器本身不能处理位元信号，但是来自第一传输部P1的位元信号能够不受阻扰地传到第二传输部P2。

如图11所示，旁路电路是对称的。于回报协定期间，二极管D2取代二极管D1对电容器CB充电，并且提供电力给比较器1102。旁路电路在回报协定期间也能正常动作。如前所述，旁路电路完全由位元信号提供电力；因此，即使接收器的电力中断，旁路电路依然可正常运作。

综上所述，本发明的实施例提供一种数字通信网络及其通信方法。上述数字通信网络的通信方法为双向，并且不需为接收器指派唯一地址或识别码。单线传输部减少了安装与维护成本。时钟脉冲产生器根据电阻器的电阻决定本地时钟脉冲频率。通过选择合适的电阻值给每个接收器的时钟脉冲电阻，系统就能调整整体的通信时钟脉冲速度。此外，当接收器损坏或遭受电力中断，旁路电路仍可提供容错能力。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。