全数字欠采样脉冲式超宽带接收机

摘要

本发明属于超宽带无线通信电子技术领域，具体为一种全数字欠采样脉冲式超宽带接收机。其系统架构包括片外带通滤波器、低噪声放大器、可变增益放大器、片内带通滤波器、模数转换器、后端数字处理模块、功率检测器、控制器；模数转换器直接欠采样量化射频前端的放大信号；数字处理模块先进行信道估计，然后利用信道估计结果实现符号同步并产生信道模板，最后利用信道模板检测输出数据。本发明可以解决当前一些全数字结构接收机的灵活性差、性能低、传输数据速度慢、误码率高、功耗大等缺点，具有上百兆的高速数据传输速率、低功耗、可靠性强的特点，可应用于高速数据传输的多媒体、无线局域网络等短矩离无线通信领域。

说明书

技术领域

本发明属于超宽带无线通信电子技术领域，具体涉及高速的脉冲式超宽带接收机。

背景技术

脉冲式超宽带(impulseradioultrawideband,IR-UWB)无线通信系统直接发射宽度为纳秒或亚纳秒级的脉冲，采用极低的发射功率，功率谱密度不超过-41.3dBm/MHz，具有超宽带、低截获率/低侦察率、抗多径、穿透力强、逻辑结构简单等优点。采用极窄脉冲作为信息载体，无需载波和调制信号，使得发射机电路结构简单；但多径是IR-UWB信道的特点之一，多径是接收机设计的难点，使得接收机电路较为复杂。目前为止IR-UWB还没有一个统一的标准，使得设计具有极大的空间。IR-UWB接收机系统的设计是超宽带系统的关键，早期的IR-UWB接收机采用的结构都是基于Rake接收机原理，在接收端采用多支路收集信号的多径，都是基于射频和模拟前端来处理信号的。比较成熟的接收机系统方案采用匹配滤波器将接收的射频信号进行相关处理，接着由后面的模拟基带或数字基带处理，这样做可以降低基带处理的工作频率，但采用匹配滤波器相关的结构，接收机中亚纳秒级脉冲模板的设计和多径支路加大了电路的复杂性，同时实现窄脉冲的同步也是一个难点。采用传输参考波(TransmittedReference)方法，不需要产生相关所需的本地脉冲，但其缺点在于传输的参考波，自身经空间传输受到噪声和失真污染，将其作为匹配滤波器模板进行相关操作，恶化了误码率；同时对于亚纳秒级的窄脉冲，在电路上实现精确延时比较困难。采用能量检测的方法，即自相关，这种结构简单，自相关受自身噪声和失真等干扰较大，误码率较差。目前的全数字结构接收机将接收信号频谱划分成多个频率带分段处理，采用多个滤波器和ADC电路实现，功耗较大，此方案在电路实现上较复杂，特别是高频、窄带的带通滤波器在目前的芯片电路中较难实现。采用以上方法实现的接收机，其性能受到自身结构的限制，一般限制应用于较低速的定位、探测和监测等低速传输无线通信领域。

发明内容

针对当前脉冲式超宽带接收机存在的问题，本发明提出一种全数字、欠采样的接收机，以实现高速的短距离无线通信，采用全数字结构和欠采样的方法，以降低复杂度和成本，并增强灵活性和可行性。

本发明提出的脉冲式超宽带接收机，采用全数字结构，其系统结构如图1所示，由片外带通滤波器(BPF1)、低噪声放大器(LNA)、可变增益放大器(VGA)、片内带通滤波器(BPF2)、模数转换器(ADC)、后端数字处理模块、功率检测器(PowerDetector)、控制器(Controller)组成；前端由天线直接接收射频信号，进入片外带通滤波器(BPF1)滤波，然后依次经低噪声放大器(LNA)和可变增益放大器(VGA)两级放大，再由片内带通滤波器(BPF2)滤波，由模数转换器(ADC)采样，将模拟信号量化为数字信号，并输入后端数字处理模块(digitalbackend)；同时由功率检测器(Powerdetector)检测可变增益放大器(VGA)输出信号的均方根(RMS)，将结果输入数字处理模块(digitalbackend)，数字处理模块(digitalbackend)经过处理，通过输出反馈信号来控制可变增益放大器(VGA)放大倍数；数字处理模块(digitalbackend)按照操作顺序恢复数据的算法，依次进行：信道估计、同步、数据检测。即首先进行信道估计，然后利用信道估计同时完成信号的粗同步和精同步，最后产生信道模板开始数据检测。

本发明所述的接收机，其物理层帧采用全“1”的训练码和数据流组成；其中训练码脉冲发送周期大于信道冲激响应的时间长度，数据脉动冲发送频率超过百兆的速度。

本发明所述的接收机，全数字结构的射频前端至少包括低噪声放大器LNA、可变增益放大器VGA、模数转换器ADC，且依次连接。

本发明所述的接收机，其数字处理模块以一个脉冲发送周期内采样量化的数据为一组，所有数据处理都是基于数据组并行处理，大大降低数字处理模块(digitalbackend)的工作频率。

本发明所述的接收机，其先进行信道估计，利用信道估计结果实现符号的粗同步，即找到帧头，再实现符号的精同步，即找到第一个脉冲到达位置；最后计算估计值和接收值的方差，比较大小来判定，恢复数据，作为数据检测算法。

本发明所述的接收机中，信道估计算法：以一个训练码脉冲发送周期内模数转换器ADC采样量化值为一组数据，发送N个训练码，则连续求M个出N组数据的平均值，找出M个平均值中的最大值作为信道估计结果。

本发明所述的接收机中，同步算法：信道估计中采用N组数据计算平均值，当找到最大的信道估计结果时，此时的第一个脉冲周期即为物理层的帧头。利用信道估计最大值，找出最大值这组数据中能量最集中的一部分，其第一个值即为帧的第一个脉冲位置。

本发明所述的接收机中，检测算法：利用信道估计结果，产生信道模板；考虑发送数据的两种情况，利用信道估计结果产生的模板，加入发送数据之间的码间干扰，分别估算两种情况的接收信号的大小，将其与实际接收到的信号大小作比较，计算方差大小，方差小的作为最后数据判定结果。

本发明所述的接收机，其芯片是基于CMOS工艺的。

下面详细叙述发明具体内容：

(一)帧结构设计

图3所示中间层表示数据帧的结构，由训练码和数据组成；底层表示时域上训练码和数据的关系，为训练码发送周期，为数据发送周期，其中训练码发送码间无干扰，数据发送码间有干扰。顶层表示数据模块的操作步骤，按顺序依次信道估计、帧同步符号粗同步、符号精同步、数据检测。在接收机数字处理模块中，先进行信道估计，然后利用信道估计结果进行帧同步、符号粗同步和精同步，结合信道估计模板进行数据检测。

为了简化信道估计，忽略码间干扰，采用时间周期发送个训练码来进行信道估计，时间内集中信道冲激响应80%～90%的能量；采用上百兆以上的数据发送周期，数据间必须考虑码间干扰。采用直接序列发送，帧训练码序列采用全”1”（或”-1”），为了消除频谱图中的功率峰值谱的出现，发送的数据采用序列编码：，为伪随机二进制序列编码。

(二) 发送端的传输脉冲信号模型：

脉冲式超宽带收发系统中传输信号采用无载波信号传送方式，直接将基带信号转成亚纳秒级的极窄脉冲进行发射，发射脉冲为高斯脉冲二阶导数脉冲：

                                      （1）

其中：是脉冲形成因子，为方差；脉冲的能量为，通过调节因子来控制发射脉冲宽度。基带信号，采用BPSK调制方式，天线发射脉冲信号表示为：

                                              （2）

其中，为发射数据个数，为脉冲发射周期。

(三) 信道模型

信道时域冲击响应：

                                       （3）

其中，是簇数，是簇观察到的多径数目，簇径的信道增益系数是，是第簇到达时间，是簇径相对于的到达时间，信道反射因子随机取。

(四) 接收机

发射的高斯二阶单脉冲信号经过信道变成多径信号，考虑信道和收发机引入的噪声，加入噪声源(AWGN)，接收机输入信号：

                     （4）。

1）带通滤波器BPF1和BPF2

 在考虑单片集成整个接收机系统时，第一级带通滤波器BPF1为高频宽带，应采用片外滤波器实现。接收机系统中第二级带通滤波器BPF2可以采用片外内集成；带通滤波器BPF2工作在高频几GHz的频带上，目前的集成电路工艺较难实现BPF2滤波器与其它模块的单片集成，可以采用片外带通滤波器实现BPF2，但必须考虑与BPF2的输出和输入阻抗匹配、增益损失和噪声引入；也可以在此可以考虑将BPF2移除。

2）低噪声放大器LNA和可变增益放大器VGA

射频前端采用两级电路低噪声放大器LNA和可变增益放大器VGA进行放大，低噪声放大器LNA实现低噪声放大，控制系统的噪声系数；可变增益放大器VGA实现电路增益放大，满足后面模数转换器ADC采样量化要求的最佳信号幅度。在进行链路预算时，接收机系统射频前端的噪声系数为，包括天线、BPF1、LNA和VGA引入的噪声和非线性失真等。射频前端级联电路系统噪声系数：

                                    （5）

为低噪声放大器LNA功率放大系数，链路预算中低噪声放大器LNA功率增益放大倍数满足，整个射频前端电路的噪声系数主要由低噪声放大器LNA决定。在集成整个系统时，射频前端电路必须将前端低噪声放大器LNA的噪声系数设计得足够小，来达到低噪声的要求；同时提高低噪声放大器LNA的功率增益放大倍数，减小后级电路可变增益放大器VGA噪声对系统的影响。

3）可变增益放大器VGA

为实现模数转换器ADC量化器的最佳量化效果，必须控制可变增益放大器VGA增益系数，来提供理想的模数转换器ADC输入信号动态范围。锁定模数转换器ADC量程，脉冲式超宽带接收机系统中模数转换器ADC输入信号信噪比、均方根、模数转换器ADC精度为位时，输入与输出信噪比均方误差：

                （6）

其中模数转换器ADC输出信噪比，通过数据仿真的方法得到函数。锁定ADC量程，建立与数值关系，相对应的最优值和关系：

                                  （7）

采用IEEE802.15.3a信道模型，数值仿真建立ADC输入信号与的关系，得出脉冲式超宽带接收机模数转换器ADC中最佳输入。数值仿真结果表明模数转换器ADC精度bit时，模数转换器ADC输出信号的量化误差主要由模数转换器ADC输入信号的信噪比决定，因此系统电路设计时模数转换器ADC的精度位采用4位以下即可。

4）功率检测器Powerdetector

 本发明所提出的功率检测器是基于脉冲式超宽带的多径信道，功率检测器检测的不是信号能量，而是信号的均方根。功率检测器对模数转换器ADC输入信号进行分析，检测出模数转换器ADC输入信号的：

                                （8）

功率检测器将检测结果输入到数字处理模块进行数据处理，而后将控制参数输出至控制器Controller模块；控制器Controller模块调整可变增益放大器VGA的增益来控制，根据公式(7)提供的仿真数据关系，得出最优的，进而确定可变增益放大器VGA增益。

5）模数转换器ADC

 脉冲式超宽带传输系统采用极窄脉冲波传输信息，占用3.6GHz-10.1GHz频段，若以2倍的奈奎斯特频率采样，目前的集成电路工艺较难实现这样高速的模数转换器ADC。本发明的系统算法基于时域，采样频率是大于两倍信号带宽、低于2倍奈奎斯特采样频率的。

发射的高斯二阶单脉冲信号经过信道变成多径信号，通过低噪声放大器、可变增益放大器放大。考虑信道和收发机引入的噪声，加入噪声源(AWGN)，接收机ADC量化前的信号：

                    （9）

令，经过ADC采样，第个周期中第个采样点信号：

（10）

其中ADC采样精度。

6）数字处理模块

图2是本发明的接收机数字处理模块结构，本发明的脉冲式超宽带接收机算法是有别于通常的通信系统，信道估计和同步是同时实现的，利用初步的信道估计结果进行同步，完成同步的同时精确的信道估计也实现了。功率检测器检测输入信号，将结果输出给控制器，以决定是否启动数字处理模块工作。将模数转换器ADC采样量化值输入信道估计模块(ChannelEstimator)，信道估计模块不断更新初步的信道估计结果，将其输出到帧同步和符号粗同步模块(CoarseSyn.)，实现帧同步，找到帧头，达到符号的粗同步。粗同步模块将粗同步的信道估计值输给符号精同步模块(SymbolFineSyn.)，即达到脉冲同步；精同步后随即产生信道模板(ChannelTemplate)，由信道模板和检测模块(Detector)判定数据。

下面是数字处理模块的详细内容：

6.1）信道估计

第个周期内，ADC采样量化接收到的训练脉冲值。假定发射训练码脉冲信号，此时模数转换器ADC采样量化接收到的训练码信号，令由位ADC采样量化为，第个周期内的量化值：

                   （11）

将个时间内的信道量化值求平均作为信道估计结果，信道估计：

                            （12） 。

6.2）同步算法

脉冲式超宽带系统不存在载波而是直接脉冲发射，因此不需要考虑载波的相位和频率同步，信道估计模块在无信号数据传输时，信道估计模块也计算，这大大增加了系统电路功耗。本发明增加了功率检测器模块，物理层粗同步采用功率检测器和信道估计相结合的方法。功率检测器一方面检测信号是否有信号，以启动数字模块工作；另一方面可以检测模数转换器ADC输入信号调整可变增益放大器VGA来优化量化误差。设定启动信道估计模块工作的阈值，当功率检测器检测值大于阈值，信道估计模块开始工作。信道估计模块求连续个周期内的采样量化值的平均值，因为训练序列码采用的是全“1”或全“-1”序列码，当信道估计值达到最大，则物理层帧同步及符号粗同步达到，物理层帧的帧头找到。利用实现物理层符号精同步，即第一个脉冲在模板中的位置。

图4中表示发送脉冲信号的时序，表示接收端的信号时序，表示信道估计时序，三者之间存在延时，计算和之间的延时即实现符号精同步。计算信道估计与接收信号的第一个脉冲之间的延时，以此确定训练码周期中第一个脉冲位置，即实现符号精同步。利用符号粗同步时信道估计结果找出时间来完成精同步，即找到每个符号的第一个脉冲位置。取,则，令：，考虑时间段内的能量值，即个序列的平方和：

                                         （13）

得到平方和序列，找出序列中的最大值对应的下标，即求出了延时对应的下标：

                                                  （14）

中接收信号和信道估计模板之间的延时确定，也即实现接收信号符号精同步。

6）信号检测和信道模板

数据发送速率为上百兆，考虑信号能量集中在时间内，计算时间内的符号干扰。将接收信号中数据信号与信道估计模板同步，即移动时间，接收信号为，记为。位ADC采样量化第个周期中第个数据信号记为，则第个数据周期时间内的量化值：

         （15）

取信道估计模板长度为单个脉冲发送周期整数倍，令，则同步信道估计模板：

                                         （16）

将分为个子模板，令，其中，记传输的前数据为，考虑前个数据对第个数据的干扰，时间长的信道响应，则只有第个数据对第个数据存在符号间干扰，若发送的第个数据，叠加符号间干扰，则第个信号估计值：

                                                          （17）

信号估计与模数转换器ADC采样量化值方差比较，分别考虑和时的方差，对估计判定：

                                             （18）。

本发明的效果：

本发明提出全数字欠采样脉冲式超过宽带接收机可以达到上百兆传输速度，采用全数字的结构，使得射频前端电路结构简单，采用数字处理模块处理信号增强了系统的灵活性和易实现性。本发明的提出克服了基于rake原理的相关、基于能量的自相关、基于分段多频带处理的全数字结构接收机的复杂性、高功耗、可靠性差、误码率高的问题；可以大幅度降低电路功耗，简化电路结构，增强系统的可靠性，降低误码率，实现高速率数据传输。可应用于高速数据传输的多媒体、无线局域网络等短矩离无线通信领域。

附图说明

图1是本发明的全数字欠采样脉冲式超宽带接收机的基本组成。其中，BPF1为片外带通滤波器，BPF2为片内带通滤波器，LNA为低噪声放大器，VGA为可变增益放大器，ADC为模数转换器，PowerDetector为功率控测器，Controller为控制器，DigitalBackend为数字处理模块。

图2是数字处理模块的组成。其中，ChannelEstimator为信道估计模块，ChannelTemplate为信道估计模板，Controller为控制模块，ADC为模数转换器，Detector为检测模块，CoarseSyn.为符号粗同步模块，SymbolFineSyn.为符号精同步模块，VGA为可变增益放大器VGA的控制信号，Output为检测出的数据输出信号，PowerDetector为功率控测器，Control为输入控制器Controller的信号。

图3是传输数据帧的组成。其中，中间层：数据帧的结构，由训练码和数据组成；顶层：数据模块的操作步骤，按顺序依次信道估计、帧同步符号粗同步、符号精同步、数据检测；

底层：时域上训练码和数据的关系，为训练码发送周期，为数据发送周期，其中训练发送码间无干扰，数据发送码间有干扰。

图4是数字处理模块的同步算法中发送脉冲、接收脉冲、信道估计三者之间时域关系示意图，为数据发送周期，信道估计与接收信号的第一个脉冲之间的延时。

具体实施方式

（一）发送端

数据帧的结构，采用3072个全“1”脉冲作为训练码，训练码脉冲发送周期为50ns；发送数据100000个数据，数据脉冲发送周期为7.5ns，则计算出数据发送周期约为110MHz。发送二阶高斯脉冲的控制因子=0.5，发射脉冲幅度为300mV。

（二）接收端

低噪声放大器LNA为噪声系数为3dB，增益为20dB；可变增益放大器VGA设计为20～40dB可调，按照4dB递加设计；带通滤波器BPF1和带通滤波器BPF2的带宽为3GHz～５GHz；模数转换器ADC采样速率为4GHz，采样精度为3bit；功率探测器PowerDetector检测信号能量，按照可变增益放大器VGA对应的20～40dB的五档，检测信号的幅度分300mV为五档,将结果输给数字模块，由数字模块Controller控制可变增益放大器VGA放大倍数；可变增益放大器最初始的放大倍数为40dB，VGA功率检测器检测，当超过阈值1.5mW时，启动数字处理模块中信道估计模块工作；调整可变增益放大器VGA的放大倍数档，使得的值范围为1.5mW～2.0mW的范围内。

（三）数字处理模块

接收模数转换器ADC的输出数据，首先按照公式（12）进行信道估计，以3072为一组求平均值，连续计算1024个以3072为一组的50ns的采样值的平均值，作为信道估计结果，找出最大值作为初步的信道估计结果，则帧头已经找到，即实现帧同步和符号粗同步；　　　利用信道估计结果，采用公式（13）取＝30ns，则＝30；求出，即实现符号精同步；利用公式(16)产生信道估计模板，其中＝４，将信道模板分为4块，根据公式(17)(18)进行数据检测，检测出数据并输出。