一种可以直接和语音编解码器进行语音交换的PCM时隙交换方法

摘要

一种可以直接和语音编解码器进行语音交换的PCM时隙交换方法，包括：以具有PCM接口的设备作为主设备，CPLD/FPGA作为PCM的从设备，同时，CPLD/FPGA作为IIS主设备接口，语音解码器作为IIS从设备接口；VHDL代码设计了一个时隙开关，通过时隙开关控制从PCM上行和下行的具体时隙，PCM时隙交换控制器模块完成PCM的具体时隙的数据的接收、保持、并组成新的IIS总线时序发送给语音解码器；同时从语音解码器传来的语音数据经过变频处理后发送给上行的具体时隙，从而完成实时交换。本发明不需要CPU和存储器的参与即可解决语音的实时传输问题，也不需要编写IIS驱动程序。

说明书

【技术领域】

本发明属于网关、路由器等网络交换产品，具体是指一种可以直接和语音编解码器进行语音交换的PCM时隙交换方法。

【背景技术】

在无线家庭网关项目中，需要处理语音业务。一些无线模块的语音接口是PCM码流格式。而很多音频编解码器不支持与PCM语音数据直接接口，这些编解码器在与带PCM语音的各类设备连接时则出现兼容问题。因此需要解决PCM语音数据与语音编解码器进行语音交换的问题。

现有的技术中，通常的做法是将PCM语音数据接到CPU，由CPU完成时隙的上下行处理，同时由CPU的IIS总线与语音编解码器完成语音数据的通信。这个技术的缺点如下：

1)因为语音数据是需要实时处理的，这个办法必然占用大量的CPU时间。

2)语音的数据量较大，缓冲这些数据需要占用存储器资源，在嵌入式系统中，存储器资源也是比较宝贵的。

3)需要解决IIS总线的驱动问题，在有些CPU，比如ATHEROS的CPU7130，由于不提供IIS总线驱动。要完成这个驱动则需要花费软件人员较多时间摸索。

本设计可以完全解决上述问题，不需要CPU和存储器的参与即可解决语音的实时传输问题。也不需要编写IIS驱动程序。

【发明内容】

本发明所要解决的技术问题在于提供一种可以直接和语音编解码器进行语音交换的PCM时隙交换方法，不需要CPU和存储器的参与即可解决语音的实时传输问题，也不需要编写IIS驱动程序。

本发明采用以下技术方案解决上述技术问题：

一种可以直接和语音编解码器进行语音交换的PCM时隙交换方法，包括如下步骤：以具有PCM接口的设备作为主设备，CPLD/FPGA作为PCM的从设备，同时，CPLD/FPGA作为IIS主设备接口，语音解码器作为IIS从设备接口；VHDL代码设计了一个时隙开关，通过时隙开关控制从PCM上行和下行的具体时隙，PCM时隙交换控制器模块完成PCM的具体时隙的数据的接收、保持、并组成新的IIS总线时序发送给语音解码器；同时从语音解码器传来的语音数据经过变频处理后发送给上行的具体时隙，从而完成实时交换；所述PCM时隙交换控制器模块与语音解码器的接口模式是在时钟的下降沿发送数据，在上升沿采用数据。

所述PCM时隙交换控制器模块与语音解码器的接口模式采用IIS模式，在第一个有效时钟不发送数据，在第二个时钟的下降沿才发送数据。

所述PCM时隙交换控制器模块与语音解码器的接口模式采用DPS/PCM模式，是在第一下降沿发送数据。

本发明的优点在于：利用硬件描述语言VHDL描述一个PCM到IIS总线的时隙交换电路，用CPLD或FPGA完成PCM码流的某个时隙数据转换为IIS总线数据，同时完成IIS总线数据上行加入到PCM码流的某个时隙中。不需要CPU和存储器的参与即可解决语音的实时传输问题，也不需要编写IIS驱动程序。并且开发时间短，费用低廉。

【附图说明】

下面参照附图结合实施例对本发明作进一步的描述。

图1是本发明PCM时隙交换控制器的原理框图。

图2是本发明PCM时隙交换控制器与PCM设备接口的时序图。

图3是本发明PCM时隙交换控制器模块与语音解码器的接口模式采用IIS模式示意图。

图4是本发明PCM时隙交换控制器模块与语音解码器的接口模式采用DPS/PCM模式示意图。

【具体实施方式】

一种可以直接和语音编解码器进行语音交换的PCM时隙交换方法，包括PCM码流的时隙上行和下行处理，以及IIS语音总线的数据收发处理。请参阅图1所示，以具有PCM接口的设备作为主设备，CPLD/FPGA作为PCM的从设备，同时，CPLD/FPGA作为IIS主设备接口，语音解码器作为IIS从设备接口。以实现系统完全同步。VHDL代码设计了一个时隙开关(SLOT_SEL)，通过时隙开关控制从PCM上行和下行的具体时隙，比如图1中采用的是时隙三(SLOT3)，PCM时隙交换控制器模块完成PCM的SLOT3时隙的数据的接收、保持、并组成新的IIS总线时序发送给音频编解码设备。同时从音频编解码设备来的语音数据经过变频处理后发送给上行时隙的SLOT3。从而完成实时交换，无需CPU干预。

以图2的PCM设备时序为例进行说明。FSC为同步信号，DCL为PCM时钟，DD/DU(tx)为下行数据总线，DU/DD(rx)为上行总线。我们的设计中采用单时钟模式。PCM设备在时钟的上升沿发送数据到DD/DU(tx)总线。PCM设备在时钟的下降沿保存上行数据总线DU/DD(rx)的数据。

因此PCM时隙交换器与PCM音频数据码流接口时，是在DCL时钟的下降沿保存DD/DU(tx)总线的数据，在DCL时钟的上升沿发送数据到DU/DD(rx)。

PCM接口分为12个时隙(SLOT0～SLOT11)，时钟DCL为1.536MHz。

PCM时隙交换器与语音解码器的接口如图3和图4所示，分为两种模式两种模式都是在时钟BCLK的下降沿发送数据，在上升沿采用数据。两种模式的差别在于同步信号的不同，以及第一个时钟是否发送数据。IIS模式在第一个有效时钟不发送数据，在第二个时钟的下降沿才发送数据。DPS/PCM模式中是第一下降沿发送数据。

BCLK时钟为128KHz。IIS模式总线的左右通道均为8位宽。采样时钟为8KHz。

本发明利用硬件描述语言VHDL描述一个PCM到IIS总线的时隙交换电路，用CPLD或FPGA完成PCM码流的某个时隙数据转换为IIS总线数据，同时完成IIS总线数据上行加入到PCM码流的某个时隙中。不需要CPU和存储器的参与即可解决语音的实时传输问题，也不需要编写IIS驱动程序。并且开发时间短，费用低廉。