用于背面照明图像传感器的背面封装件的双金属

摘要

公开了一种制造具有改进的焊接性能的半导体器件的方法。该方法包括设置具有前表面和后表面的衬底；在衬底的前表面上形成一个或多个传感器元件；在衬底的前表面上方形成一个或多个金属化层，其中形成第一金属化层包括在衬底的前表面上方形成第一导电层；将第一导电层从所述衬底的第一区域中去除；在衬底的前表面上方形成第二导电层；以及将第二导电层的部分从衬底的第一区域和第二区域中去除，其中第一区域中的第一金属化层包括第二导电层，第二区域中的第一金属化层包括第二导电层和第二导电层。

说明书

背景技术

图像传感器提供像素网格(如感光二极管或光电二极管、复位晶体管、源极跟随器晶体管、固定层光电二极管、非固定层光电二极管、和/或传输晶体管)来记录光的强度或亮度。像素通过累积电荷对光响应——光越强，电荷越高。电荷可以被另一个电路处理使得颜色和亮度可以被用于适当的应用，如数码相机。常见的像素网格(pixel grid)类型包括电荷耦合器件(CDD)或互补金属氧化物半导体(CMOS)图像传感器。

背面照明传感器用于检测感测射向衬底后表面的暴露曝光光量。与前端前面照明传感器相比，背面照明传感器提供了高填补曝光系数和减小的相消干扰。像素被放置在衬底的前表面上，并且衬底足够薄使得射向衬底背面的光照射能够到达像素。由于变薄的型衬底，辅助设备(如，载体晶片)通常被附着在衬底的前表面上，在其上制造一个或多个传感器元件。由于这样的辅助设备阻碍或阻止了个别各个传感器元件的接合焊盘焊盘的备用入口现有通道，因此衬底的后表面一般被处理形成通向进入个别各个传感器元件的焊盘的开放入口开口。已经注意到，这些焊盘的可焊性是不够的不足。已有已经引入各种多种方法通过增加进行焊接发生地的焊盘层的厚度以来改善可焊性的方法，但是，这些方法成本高，通常处理过程复杂，和/或降低了传感器元件的性能。

因此，需要一种制造背面照明传感器装置的方法解决上述问题。

附图说明

当参考附图时，从以下详细的描述中可以更好地理解本发明。需要强调的是，根据工业中的标准实践，各种不同的部件不是按照比例绘制的而仅仅是为了说明。事实上，为了简化说明，可以任意增加或减少各种不同部件的尺寸。

图1为根据本发明方面的半导体器件的制造方法的流程图。

图2A到2N是根据图1的方法在不同制造阶段的半导体器件实施例的各种截面示意图。

具体实施方式

应该理解，下述公开提供了用于执行本发明的不同特征部件的许多不同的实施例或实例。下面，将描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，并不局限于此。例如，下面的描述中在第二特征部件上或上方形成第一特征部件既可包括直接接触而形成第一部件和第二特征部件的实施例，也可包括在第一部件和第二特征部件之间形成附加特征部件使得第一和第二部件可不直接接触的实施例。此外，本发明可以在不同的实例中重复相同的参考标号和/或字母。这种重复是为了简单明了，本身并不表明讨论的各种不同实施例和/或配置之间的关系。

参考图1到图2N，下面共同描述方法100和半导体器件200。图1是制造半导体器件200的方法100的一个实施例的流程图。图2A到2N是处在方法100的不同制造阶段，根据一个实施例的半导体器件200的部分或整体的截面示意图。可以理解，对于本发明的另外实施例，在方法100之前、期间、以及之后可以有附加步骤，并且下面描述的步骤中有一些可以被替换或取消。可以进一步理解，对于半导体器件200的另外实施例，在半导体器件200中可以增加附加部件，并且下面描述的部件中有一些可以被替换或取消。本实施例的方法100和半导体器件200提供了改进的焊接性能。

参考图1和图2A，方法100从步骤102开始，其中提供设置了具有第一区域211A、第二区域211B和一个或多个传感器元件212的衬底210。在本实施例中，衬底210是半导体衬底。半导体衬底210可以包括：基本半导体，包括结晶晶体、多晶或非结晶晶体结构的硅或锗的基本半导体；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟的化合物半导体；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP的合金半导体；任何其他合适的材料；和/或其组合。在一个实施例中，合金半导体衬底可以具有梯度SiGe部件，其中硅和锗的组成组分从梯度SiGe部件的一个位置的一个比例比率变化到另一位置的另一比例比率。在另一实施例中，在硅衬底之上形成合金SiGe。在另一实施例中，对SiGe衬底施加应力。而且，半导体衬底可以是绝缘体上半导体(SOI)或薄膜晶体管(TFT)。在一些实例中，半导体衬底可包括掺杂的外延层或埋层。在另一些实例中，化合物半导体衬底可具有多层结构，或者硅衬底可包括多层化合物半导体结构。还有，在其他实例中，衬底210可包括非半导体材料。

如本领域技术人员所熟知，根据设计要求，衬底210可包括各种掺杂配置(如，p型衬底区域和/或n型衬底区域)。在一些实施例中，衬底210可包括掺杂区域。掺杂区域可以掺杂有p型或n型掺杂剂。例如，掺杂区域可以掺杂有p型掺杂剂，如硼或BF₂；n型掺杂剂，如磷或砷；和/或其组合。掺杂区域会以P阱结构、N阱结构、双阱结构或使用凸起结构的形式直接形成在半导体衬底上。衬底210可进一步包括一个或多个横向绝缘部件来分离形成在衬底上的各个器件。一个或多个绝缘部件可利用绝缘技术(如LOCOS或STI)来限定或电绝缘各个区域。绝缘区域可通过任何合适的工艺形成，并且可包括二氧化硅、氮化硅、氮氧化硅、氟化物掺杂硅酸盐玻璃、低k介电材料、其他合适的材料、和/或其组合。

进一步，衬底210包括前表面和后表面。在本实施例中，半导体器件200是背面照明传感器器件。半导体器件200被设计用来接收在应用中通向衬底210的后表面的光，消除其他物体(如栅极部件和金属线)来防止阻碍光的通路，以及使得暴露于照明光的光感测区域最大。衬底210可变薄，使得直通其后表面的光可有效地到达传感器元件212。衬底210包括具有有源区和/或无源区的第一区域211A和第二区域211B。例如，第一区域211A包括集成电路器件区域和/或主芯片区域，其中可形成不同的集成电路器件；以及第二区域211B包括测试区(或区域)，其中，测试区可被布置在半导体器件200的划片槽(划线，scribe line)和构架区域内用于在其制造期间和/或之后进行测试和监测。可以理解，半导体器件200可包括多个第一区域和第二区域211A、211B。

半导体器件200包括一个或多个形成在衬底210的前表面上的传感器元件212。在一个实施例中，传感器元件可被布置在前表面的上方并延伸至衬底210中。每个传感器元件212均可包括光感测区域(或感光区域)，光感测区域可以是通过如扩散或离子注入的方法形成在半导体衬底210内的具有n型和/或p型掺杂剂的掺杂区域。传感器元件212可包括光电二极管、固定层光电二极管、非固定层光电二极管、复位晶体管、源极跟随器晶体管、传输晶体管、选择晶体管、互补金属氧化物半导体(CMOS)图像传感器、电荷耦合器件(CDD)传感器、有源像素传感器、无源像素传感器、散布或形成在衬底210内的其他传感器、其他被配置和连接以提供适当功能(如成像或感测)的有源和/或无源部件、和/或其组合。这样，传感器元件212可包括传统和/或未来开发的图像传感器件。传感器元件212可包括被布置成传感器阵列或其他适当配置的多个像素。多个传感器像素可被设计成具有不同的传感器类型。例如，一组传感器像素可以是CMOS图像传感器，并且另一组传感器像素可以是无源传感器。而且，传感器元件212可包括彩色图像传感器和/或单色图像传感器。通常，邻近传感器元件212设置附加电路和输入/输出，用于为传感器元件212提供运行环境以及支持与传感器元件212进行外部通信。例如，传感器元件212可进一步包括或被连接到组件(如，电路)以使得传感器元件212可被操作来提供对照明光的适当响应。在一些实施例中，每个传感器元件212可被配置成响应特定光的波长，如一个传感器元件感测红色光的波长，一个传感器元件感测绿色光的波长，一个传感器元件感测蓝色光的波长。

接下来的传统工艺是在衬底的前表面的上方形成多个介电层和包括多个连接到接触结构和/或通孔结构的金属结构的多个导电部件。多个金属结构和多个接触结构/通孔结构以集成工艺形成，如嵌入工艺或双嵌入工艺，而且，垂直的和水平的部件可以不同的工艺形成，如光刻和蚀刻工艺。多个金属结构典型地形成在衬底的前表面上方的N金属化层中，其中直接形成在衬底前表面上方的金属结构形成在第一金属化层M1中，最顶层金属结构形成在最顶层的金属化层M(N)中。

然后，一个或多个焊盘可被形成并连接到衬底测试区域中的至少一个金属化层，如M1金属化层。焊盘连接到的金属化层典型地包括测试区域(如，第二区域211B)和集成电路器件区域(如，第一区域211A)中的均匀厚度。然而，为了实现改进的焊接性能，焊盘应理想地连接到与集成电路器件区域中的金属化层的厚度相比具有更大厚度的金属化层。一些方法被使用以实现改进的焊接性能。在一个方法中，半导体器件被回蚀刻(etchback)到测试区域中的M1金属化层；附加的导电层被沉积在测试区域中的M1金属化层的上方，其中，测试区域中的M1金属化层随后包括定位于集成电路器件区域和附加的导电层中的M1金属化层材料；以及在测试区域中形成的从半导体器件的后表面延伸至M1金属化层的焊线。这种方法通常需要至少两个附加的掩模以图样化和蚀刻测试区域，导致成本增加且制造难度增大。第二种方法涉及回蚀刻半导体器件直至金属化层达到增大的厚度。例如，可回蚀刻到内部金属化层(如M2金属化层)或最顶层M(N)金属化层。然而，内部金属化层和/或最顶层金属化层不必足够厚，并且由于焊线可能容易接触阱壁导致衬底的泄漏，因此器件故障的可能性增大。而且，第二种方法更困难，成本增加，并且可能需要多种蚀刻工艺。第三种方法提供在测试区域和集成电路器件区域中的具有增大厚度的均匀M1金属化层。然而，集成电路器件区域中的增大厚度降低了传感器器件的性能，这可能由寄生电容所导致的。

因此，本实施例提供了一种方法，其中测试区域(如第二区域211B)中的金属化层被很容易地做成比集成电路器件区域(如第一区域211A)中的金属化层更厚。测试区域中的M1金属化层的厚度增大，同时集成电路器件区域中的M1金属化层保持它的原始厚度。具体地，在本实施例中，第二区域211B中的M1金属化层比第一区域211A中的M1金属化层厚。所公开的实施例提供了一个或多个以下优势：(1)改进的背面照明传感器的封装产量；(2)改进的背面照明传感器的焊接性能；(3)改进的传感器器件(如，像素)性能；(4)减小成本；(5)容易集成到现有的器件加工；以及(6)容易延展至下一代工艺。

参考图1和图2B-2K，在衬底210的前表面上方形成第一金属化层M1。在本实施例中，如图2B所示，在衬底210的前表面的上方形成层(或水平层)间介电(ILD)层214。ILD层214包括低K(LK)、超低K(ULK)、极低K(ELK)和/或XLK材料。材料分类是基于电容或k值，LK通常表示那些k值位于约3.1到2.7之间的材料，ULK通常表示那些k值位于约2.7到2.4之间的材料，ELK通常表示那些k值位于约2.3到2.0之间的材料，XLK表示那些通常k值低于约2.0的材料。LK、ULK、ELK和/或XLK介电材料可包括氧化硅、氮化硅、氮氧化硅、旋转式玻璃(SOG)、氟化的石英玻璃(FSG)、掺杂碳的氧化硅(如SiCOH)、Black(AppliedMaterials of Santa Clara，California)、干凝胶、气凝胶、氟化的碳、聚对二甲苯、BCB(双苯并环丁烯)、Flare、SiLK(Dow Chemical，Midland，Michigan)、聚酰亚胺、其他适当的多孔聚合材料、其他合适的介电材料、和/或其组合。ILD层214可通过任何合适的工艺形成，如旋转涂覆、化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HPCVD)、金属有机CVD(MOCVD)、远程等离子体CVD(RPCVD)、等离子体增强CVD(PECVD)、溅射、电镀、其他合适的工艺、和/或其组合。在一些实施例中，ILD层214可包括高密度等离子体(HDP)介电材料和/或高纵横比工艺(HARP)介电材料。可以理解，ILD层214可包括一种或多种介电材料和/或一个或多个介电层。

在步骤104，在第一区域和第二区域211A、211B中的衬底210的前表面的上方形成第一导电层216，在本实施例中，在ILD层214的上方形成任何合适的厚度。第一导电层216可包括任何合适的材料，如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN、其他适当的导电材料、和/或其组合。第一导电层216可通过任何合适的工艺形成，如旋转涂覆、CVD、PVD、ALD、HPCVD、MOCVD、RPCVD、PECVD、溅射、电镀、其他合适的方法、和/或其组合。可以理解，第一导电层216可包括一种或多种材料。

参考图1和图2C-2F，在步骤106，将第一导电层216从第一区域211A去除。例如，在本实施例中，去除第一区域211A中的第一导电层216包括如图2C所示的在半导体器件200的上方形成光刻胶层218。如图2D所示，通过一种或多种传统的光刻工艺对光刻胶层218进行图样化以产生一个或多个第一部分218A和一个或多个第二部分218B。第一部分218A是无保护的部分。第二部分218B是被保护的部分，其是可限定在第二区域211B中的第一金属化层的部分，如焊盘区的部分。然后，光刻胶层218的第一无保护部分218A与位于光刻胶层218的第一无保护部分218A下面的部分第一导电层216一起被蚀刻掉并被去除。从图2E中明显可见，第一导电层216仅保留位于光刻胶层218的第二部分218B下面的部分，用于限定第二区域211B中的第一金属化层的部分，进而限定半导体器件200的测试区域中的焊盘区。接着，光刻胶层218(即，保留的第二部分218B)可被去除。如图2F所示，第一导电层216限定第二区域211B(测试区域)中的焊盘区。

可以理解，可使用此处描述的光刻和/或蚀刻工艺中的一种或组合将第一导电层216从第一区域211A中去除。光刻图样化工艺可包括光刻胶涂覆(如，旋转涂覆)、软烘、掩模校准、曝光、爆后烘、使光刻胶显影、清洗、烘干(如，硬烘)、其他合适的工艺、和/或其组合。光刻曝光工艺也可被其他适当的方法实现或代替，如无掩模光刻、电子束直写(electron-beam writing)、离子束直写(ion-beam writing)、和分子印迹。蚀刻工艺可包括干蚀刻、湿蚀刻和/或其他蚀刻方法(如，反应式离子蚀刻)。蚀刻工艺可以是纯化学的(等离子体蚀刻)、纯物理的(离子铣削)、和/或其组合。在一些实施例中，利用硬掩模层对第一导电层216图样化和蚀刻。

在步骤108，第二导电层220形成在第一区域和第二区域211A、211B中的衬底210上方，在本实施例中，形成在第一导电层216的上方。例如，见图2G。第二导电层220可包括任何合适的材料，如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN、其他适当的导电材料、和/或其组合。第二导电层220可通过任何合适的工艺形成，如旋转涂覆、CVD、PVD、ALD、HPCVD、MOCVD、RPCVD、PECVD、溅射、电镀、其他合适的方法、和/或其组合。可以理解，第二导电层220可包括一种或多种材料。在本实施例中，第二导电层220包括的材料与第二导电层216的相同，但是应理解，在可选择的实施例中，第一导电层216和第二导电层220可包括不同的材料。第二导电层220是任何合适的厚度。

参考图1和图2H-2K，在步骤110，第一区域和第二区域211A、211B中的部分第二金属层220被去除，其中，第一区域211A包括具有第一导电层216的第一金属化层M1，第二区域211B包括具有第一导电层216和第二导电层220的第一金属化层M1。例如，在本实施例中，如图2H所示，去除第一区域和第二区域211A、211B中的部分第二导电层220包括在半导体器件200的上方形成光刻胶层222。如图2I所示，通过一种和/或几种传统的光刻工艺对光刻胶层222图样化以产生一个或多个第一部分222A和一个或多个第二部分222B。第一部分222A是无保护的部分。第二部分是被保护的部分，其限定了第一区域211A中的第一金属化层(也就是，限定了集成电路器件区域的M1层)和第二区域211B中的第一金属化层的一部分(也就是，焊盘区的一部分)。然后，光刻胶层222的第一无保护的部分222A与位于第一无保护的部分222A下面的第二导电层220的部分一起被蚀刻掉并去除。

可以理解，可使用此处描述的光刻和/或蚀刻工艺中的一种或其组合将部分第二导电层220从第一和第二区域211A、211B去除。光刻图样化工艺可包括光刻胶涂覆(如，旋转涂覆)、软烘、掩模校准、曝光、爆后烘、使光刻胶显影、清洗、烘干(如，硬烘)、其他合适的工艺、和/或其组合。光刻曝光工艺也可被其他适当的方法实现或代替，如无掩模光刻、电子束直写、离子束直写、和分子印迹。蚀刻工艺可包括干蚀刻、湿蚀刻、和/或其他蚀刻工艺(如，反应式离子蚀刻)。蚀刻工艺也可以是纯化学的(等离子体蚀刻)、纯物理的(离子铣削)、和/或其组合。在一些实施例中，利用硬掩模层对第二导电层220图样化和蚀刻。

如图2J所示，第二导电层220仅保留位于光刻胶层222的第二部分222B下面的部分，用于限定第一和第二区域211A、211B中的第一金属化层M1。接下来，光刻胶层222(也就是，保留的第二部分222B)可被去除。参考图2K，半导体器件200的第一金属化层M1被限定。在第一集成电路器件区域211A中的第一金属化层M1包括第二导电层220，在第二测试区域211B中的第一金属化层M1包括第一导电层216和第二导电层220。第一区域211A中包括第二导电层220的第一金属化层M1的厚度比第二区域211B中包括第一导电层216和第二导电层220的第一金属化层M1的厚度小。因此，本实施例提供一种半导体器件220，在保持第一集成电路器件区域211A中第一金属化层的厚度不变的同时，其具有第二测试区域211B(其中可形成焊盘)中增大的第一金属化层M1的厚度。仅利用第二测试区域211B的一个掩模以及一种光刻图样化和蚀刻工艺来实现。

参考图1和图2L-2N，接下来可以是传统工序。例如，在步骤112，在第一金属化层M1的上方形成一个或多个金属化层。一个或多个金属化层包括多个金属结构232、242、252。在本实施例中，半导体器件200包括四个金属化层M1到M4，金属结构包括为M1的第一和第二导电层216和220，...为M(n-1)或M5的金属结构242，以及为最顶层金属化层M(N)或M4的金属结构252。虽然仅说明了金属一(M1)到金属四(M4)的金属化层，但可以理解，根据器件复杂性和特殊器件的设计，半导体器件200可以包括任意数量的金属化层。例如，在一些实施例中，半导体器件200可包括金属化层M1到M9。在衬底210上方形成多个接触结构和/或通孔结构222、234、244以及一个或多个ILD层224、230、240、250。ILD层224、230、240、250将每个金属化层和接触结构和/或通孔结构222、234、234彼此分开并绝缘。多个接触结构和/或通孔结构222、234、244可被配置使得衬底210连接到金属化层和/或金属结构，和/或被配置使得一个金属结构连接到另一个金属结构，如金属结构232连接到金属结构242，或金属化层M2连接到金属化层M3等。

金属结构232、242、252；接触结构和/或通孔结构222、234、244；和ILD层224、230、240、250可通过任何合适的工艺形成，如此处描述的工艺。金属结构232、242、252可与第一和第二导电层216和220相似。接触结构/通孔结构222、234、244可包括任何合适的材料，如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN、其他适当的导电材料、和/或其组合。可以理解，每个金属结构232、242、252和每个接触结构/通孔结构222、234、244均可包括相同的材料和/或不同的材料。ILD层224、230、240、250可包括类似于ILD层214的材料，如氧化硅、氮化硅、氮氧化硅、SOG、FSG、SiCOH、Black(Applied Materials of Santa Clara，California)、干凝胶、气凝胶、氟化的碳、聚对二甲苯、BCB、Flare、SiLK(Dow Chemical，Midland，Michigan)、聚酰亚胺、其他适当的多孔聚合材料、其他合适的介电材料、和/或其组合。可以理解，每个ILD层224、230、240、250可包括相同的材料和/或不同的材料。

如图2L所示，载体晶片260可被焊接到衬底210的前表面上。载体晶片260可以为形成在衬底210的前表面上的各种部件提供保护。载体晶片260也可以提供机械强度和支撑。载体晶片260可包括任何合适的材料，如硅和/或玻璃。如上面所讨论的，半导体器件200包括形成在衬底210的前表面上的传感器元件212。因此，衬底210可被处理得足够薄使得射入在衬底210的后表面上的照射(radiation)能够到达传感器元件212。如本领域技术人员所熟知，可使用各种技术从后表面削薄衬底210。

然后，参考图2M-2N，进行对衬底210后表面的处理。例如，可在衬底210的后表面上方形成各种不同的层270、272(如，氧化层)；在步骤114，在第二测试区域211B中形成延伸至第一金属化层M1的开口280。各种不同的层可包括界面层、介电层、扩散/势垒层、导电层、覆盖层、其他合适的层、和/或其组合。开口280可使用任何合适的工艺(如此处描述的工艺)形成在衬底210的后表面中。例如，图样化的光刻胶层可被施加于衬底210的后表面，然后开口280可被蚀刻穿过其中。在本实施例中，如图2N所示，开口280直接放置在包括第一和第二导电层216和220的第二测试区域211B的第一金属化层M1上方。然后，包括第一和第二导电层216和220的第二测试区域211B的第一金属化层M1可通过测试探针被探测或接入。这样的接入使得测试试验进行。在一些实施例中，焊线可形成在开口280内。焊线可包括势垒/扩散层和/或导电层。焊线可进一步包括任何合适的材料，如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN、其他适当的导电材料、和/或其组合。

可以理解，在衬底210的后表面上方可形成附加部件。例如，半导体器件200可进一步包括支持多个不同滤色器(例如，红色，绿色和蓝色)的滤色器层。滤色器可相当于衬底210上的不同传感器器件212。半导体器件200可进一步包括与传感器器件212和/或滤色器以各种位置配置的多个透镜(如微透镜)，使得射入光可被聚焦于光感测区域。其他适当的成像部件可进一步形成在衬底210的后表面上。

总之，所公开的实施例提供了一种制造背面照明传感器器件的方法，包括：提供具有前表面和后表面的衬底；在衬底的前表面上形成一个或多个传感器元件；以及在衬底的前表面上方形成一个或多个金属化层，其中测试区/区域中的第一金属化层的厚度比集成电路器件区/区域中的第一金属化层的厚度大。该方法提供了一个掩模和一个图样化/蚀刻步骤来增大测试区域中的第一金属化层的厚度，同时保持集成电路器件区域中的第一金属化层的厚度处于原始厚度。所公开的实施例改进了焊接性能。

上面概述了几个实施例的部件，使得本领域的技术人员能够更好地理解本次公开的各个方面。本领域的技术人员应明白，可以很容易地使用本发明作为设计和改善其他工艺和结构的基础，用以达到与此处介绍的实施例相同的目的和/或获得与此处介绍的实施例相同的优势。本领域的技术人员也应认识到，等效结构并不背离本发明的主旨和范围，并且可以在不背离本发明的主旨和范围的情况下，做各种不同的改变，替换和更改。