一种逆变三电平逐波限流电路及电路的逐波限流方法

摘要

本发明涉及一种逆变三电平逐波限流电路及电路的逐波限流方法，其中电路包括：D触发器、与门芯片和或门芯片；辅管驱动信号接入所述与门芯片的第一输入端；上主管驱动信号和下主管驱动信号分别接入所述或门芯片的两个输入端，所述或门芯片产生辅管D触发器时钟信号，所述或门芯片的输出端连接D触发器的时钟信号输入端；所述D触发器的输出端接入所述与门芯片的第二输入端，所述与门芯片的输出端输出辅管驱动输出信号。两个辅管逐波限流电路D触发器的时钟进行逻辑组合，使辅管在工频段工作时，限流后能自动恢复，从而达到三电平续流目的。

说明书

技术领域

本发明涉及电子电路技术领域，更具体地说，涉及一种逆变三电平逐波限流电路及电路的逐波限流方法。

背景技术

10KVA三电平逆变器如图1所示，N线、下辅管Q312、上辅管Q311、电感L302、电容C317构成回路，并且电容C317一端接入电感L302，电容C317的另一端接入N线和上辅管Q311；电容C305、电容C307、下主管Q305、上主管Q301构成回路，正母线BUS+接入上主管Q301，负母线BUS-接入下主管Q305；电容C304、电容C306、下主管Q305、上主管Q301构成回路。其工作过程为：在正弦波的正半轴时，上主管Q301导通，下辅管Q312常通，开通时通过上主管Q301给电感L302储能，关断时，通过N线、下辅管Q312、上辅管Q311，使N线、下辅管Q312、上辅管Q311、电感L302、电容C317构成回路，使该三电平逆变器续流，此工作方式为三电平续流方式。在这个过程中，上辅管Q311可以不工作，但绝对不能导通，若是导通会使正母线BUS+或者负母线BUS-与N线接通，形成短路。在时序上上主管Q301和上辅管Q312的波形是反向的，有时很难保证其波形完全反向，有可能有重合，所以要求硬件进行互锁。在正弦波的负半轴，道理同上。

为了可靠保护逆变器在短路和旁路反灌等恶劣工矿下不被损坏，必须对流过该三电平逆变器开关管的电流进行限流。

当检测逆变电感电流达到限流点后，同步封该三电平逆变器的所有开关管。限流发生时，限流信号(INV_LIMIT_I)由高电平变为低电平，D触发器U27和D触发器U71的清零端(R引脚)均使能，D触发器U27的Q5脚和D触发器U71的Q5脚都输出低电平，该三电平逆变器所有驱动信号：上主管驱动信号DSP_INV_DRV+、下主管驱动信号DSP_INV_DRV-、上辅管驱动信号DSP_INV_AUX_DRV+和下辅管驱动信号DSP_INV_AUX_DRV-经过与门芯片U30和与门芯片U70后被封波。因此，当发生限流后，同步封该三电平逆变器的所有开关管，也就是若限流发生在两个辅管中任何一个的工频段，会切断三电平的续流回路，这样，当上辅管Q311限流后，上辅管Q311就不能够导通，该限流电路使该三电平逆变器不能进行三电平续流。而如果通过两个逆变的上主管Q301的体二极管(主管内部集成的二极管)和下主管Q305的体二极管续流，会形成一个周期内有10毫秒的两电平续流方式，会引起正负母线高压和绝缘栅极型功率管(IGBT，Insulated Gate Bipolar Transistor)应力等问题。

发明内容

本发明要解决的技术问题在于，针对现有达不到三电平续流的缺陷，提供一种逆变三电平逐波限流电路及电路的逐波限流方法。

本发明解决其技术问题所采用的技术方案是：

一种逆变三电平逐波限流电路，其包括：D触发器、与门芯片和或门芯片；

辅管驱动信号接入所述与门芯片的第一输入端；

上主管驱动信号和下主管驱动信号分别接入所述或门芯片的两个输入端，所述或门芯片产生辅管D触发器时钟信号，所述或门芯片的输出端连接D触发器的时钟信号输入端；

所述D触发器的输出端接入所述与门芯片的第二输入端，所述与门芯片的输出端输出辅管驱动输出信号。

其中，优选的，限流信号通过第一电阻接入所述D触发器的清零端。

其中，优选的，上辅管驱动信号接入所述与门芯片的第一输入端，所述与门芯片的输出端输出上辅管驱动输出信号。

其中，优选的，下辅管驱动信号接入所述与门芯片的第一输入端，所述与门芯片的输出端输出下辅管驱动输出信号。

其中，优选的，所述D触发器的清零端还通过电容接地。

其中，优选的，所述D触发器的置数端和信号输入端都通过第二电阻连接电压。

其中，优选的，所述与门芯片的第一输入端还通过第二电阻接地。

本发明还提供一种电路的逐波限流方法，应用于上述技术方案所述电路，其包括步骤：

将上主管驱动信号和下主管驱动信号接入或门芯片的两个输入端，所述或门芯片的输出端产生辅管D触发器时钟信号，将所述辅管D触发器时钟信号接入所述D触发器时钟信号输入端；

向与门芯片的第一输入端输入辅管驱动信号；

所述D触发器的输出端向所述与门芯片的第二输入端输入信号；

所述与门芯片的输出端输出辅管驱动输出信号。

实施本发明的技术方案，具有以下有益效果：两个辅管逐波限流电路D触发器的时钟进行逻辑组合，使上辅管和下辅管在工频段工作时，限流后，为该上辅管或者下辅管提供时钟脉冲信号，能够保证在工频段工作时，任何一个辅管限流电路的D触发器有时钟脉冲信号(即，上升沿有效)，从而使该辅管能够自动恢复导通，使该三电平逆变器的回路持续导通，从而达到三电平续流目的。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1为现有技术提供的三电平逆变器的电路原理图；

图2为本发明提供的逆变三电平逐波限流电路的电路原理图；

图3为本发明实施例提供的电路的逐波限流方法流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供一种逆变三电平逐波限流电路，该电路包括上主管驱动信号DSP_INV_DRV+部分的电路、下主管驱动信号DSP_INV_DRV-部分的电路、上辅管驱动信号DSP_INV_AUX_DRV+部分的电路和下辅管驱动信号DSP_INV_AUX_DRV-部分的电路。

如图2所示，该逆变三电平逐波限流电路包括时钟信号发生电路、上辅管驱动信号电路和下辅管驱动信号电路，时钟信号发生电路用于产生上辅管驱动信号电路和下辅管驱动信号电路各自的D触发器的D触发器时钟信号INV_AUX_CYS，该时钟信号发生电路包括或门芯片U63，该或门芯片U63的第一输入端(A引脚)和第二输入端(B引脚)分别接受上主管驱动信号DSP_INV_DRV+、下主管驱动信号DSP_INV_DRV-，经过在或门芯片U63相或后作为的上辅管驱动信号电路和下辅管驱动信号电路的辅管D触发器的时钟信号INV_AUX_CYS。

上辅管驱动信号电路包括：包括：D触发器U75、与门芯片U74；

上辅管驱动信号DSP_INV_AUX_DRV+接入所述与门芯片U74的第一输入端(A引脚)；

辅管D触发器时钟信号INV_AUX_CYS(即接入上辅管或者下辅管的D触发器的时钟信号，每个辅管都包括D触发器)接入所述D触发器U75的时钟信号输入端(C引脚)；

所述D触发器U75的输出端Q9接入所述与门芯片U74的第二输入端(B引脚)，所述与门芯片U74的输出端(Y引脚)输出上辅管驱动输出信号O_INV_AUX_DRV+。

下辅管驱动信号电路包括：包括：D触发器U73、与门芯片U72；

下辅管驱动信号DSP_INV_AUX_DRV-接入所述与门芯片U72的第一输入端(A引脚)；

辅管D触发器时钟信号INV_AUX_CYS(即接入上辅管或者下辅管的D触发器的时钟信号，每个辅管都包括D触发器)接入所述D触发器U73的时钟信号输入端(C引脚)；

所述D触发器U73的输出端Q9接入所述与门芯片U72的第二输入端(B引脚)，所述与门芯片U72的输出端(Y引脚)输出上辅管驱动输出信号O_INV_AUX_DRV-。

通过上述实施例提供的电路，就能保证工频段两个辅管限流电路的D触发器有时钟源(上升沿有效)，而不是恒高电平。为该上辅管或者下辅管提供时钟脉冲信号，能够保证在工频段工作时，任何一个辅管限流电路的D触发器有时钟脉冲信号(即，上升沿有效)，从而使该辅管能够自动恢复导通，使该三电平逆变器的回路持续导通，从而达到三电平续流目的。

另外，进一步的，限流信号INV_LIMIT_I通过第一电阻R1019接入所述D触发器U75的清零端(R引脚)；限流信号INV_LIMIT_I通过第一电阻R1018接入所述D触发器U73的清零端(R引脚)。以消除限流信号的毛刺。

在本实施例中，所述D触发器U73、U75各自的清零端(R引脚)还通过电容C592、C591接地(DGND)，以消除限流信号的毛刺。

在本实施例中，所述D触发器U73和U75各自的置数端(D引脚)和信号输入端(S引脚)都通过第二电阻R1017、R1016连接3.3V的电压(V3.3)。为该D触发器U73和U75提供稳定的电源。

在本实施例中，所述与门芯片U72和U74各自的第一输入端(A引脚)还通过第三电阻R871、R872接地(DGND)。稳定限流信号，消除该限流信号的毛刺。

本发明实施例还提供一种电路的逐波限流方法，应用于上述实施例提供的电路，如图3所示，该方法包括步骤：

310、将上主管驱动信号和下主管驱动信号接入或门芯片的两个输入端，所述或门芯片的输出端产生辅管D触发器时钟信号，将所述辅管D触发器时钟信号接入所述D触发器时钟信号输入端；

320、向所述D触发器的时钟信号输入端辅管D触发器时钟信号；

330、通过一电阻向所述D触发器的清零端输入限流信号；

340、向与门芯片的第一输入端输入辅管驱动信号；

350、所述D触发器的输出端向所述与门芯片的第二输入端输入信号；

360、所述与门芯片的输出端输出辅管驱动输出信号。

通过上述实施例提供的方法，就能保证工频段两个辅管限流电路的D触发器有时钟源(上升沿有效)，而不是恒高电平。为该上辅管或者下辅管提供时钟脉冲信号，能够保证在工频段工作时，任何一个辅管限流电路的D触发器有时钟脉冲信号(即，上升沿有效)，从而使该辅管能够自动恢复导通，使该三电平逆变器的回路持续导通，从而达到三电平续流目的。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。