防止微机保护装置受干扰和误动作的保护电路

摘要

本发明公开了一种防止微机保护装置受干扰和误动作的保护电路，旨在提供一种硬件结构简单、调试方便、成本低、能完全确保继电保护控制出口的可靠性和安全性，即使是多CPU同时程序跑飞，也不会造成控制出口失控引起受控开关误动作的防止微机保护装置受干扰和误动作的保护电路。本发明包括输入信号滤波电路(1)、电源滤波电路(2)和单板机(3)，所述单板机(3)包括有模数转换输入A/D电路(31)和控制输入输出I/O接口电路(32)，它还包括多级分合闸继电器保护电路(4)，所述多级分合闸继电器保护电路(4)包括抗干扰逻辑模块(41)、多级分合闸继电器(42)。本发明可广泛应用于电力系统智能型微机综合保护装置领域。

说明书

技术领域

本发明涉及一种防止微机保护装置受干扰和误动作的保护电路。

背景技术

微机保护装置是指微机系统构成的数字式继电保护装置，可靠性要求必须做到：在故障发生时能快速动作；在未故障时不能误动作。然而，高压开关通断感性负载(如电动机等感性负载)时，开关触点拉弧会产生很强的电磁干扰和浪涌干扰，严重程度可造成CPU的程序跑飞。这种电磁干扰是高压开关微机保护系统的头号强干扰源，主要通过电源线和交流互感器A/D转换回路侵入微机保护系统。微机保护系统长期工作在这种强电磁干扰中，抗干扰性能成为衡量微机保护系统的重要指标之一。

提高微机保护装置的抗干扰性能的根本途径是阻塞共模干扰的耦合通道，提高敏感回路的抗干扰能力，合理设计接地泄放回路等措施。电磁兼容性(EMC)设计是一个复杂的系统工程，从硬件上考虑抗干扰设计是非常必要的，但想从硬件上完全消除干扰是不可能的，还要从软件上考虑数字滤波等，很难做到尽善尽美。国内抗干扰技术可分为两大类，一类是从硬件电路阻塞干扰信号的入侵通道，如模拟通道加前置滤波器、电源输入加电源滤波器、开关入与开关出加光耦隔离、pCB布局和布线的抗干扰技术、接地技术和屏蔽技术等等；另一类是软件抗干扰措施，包括数字滤波、指令冗余、软件陷阱、软硬件看门狗等。硬件措施抗干扰是拒干扰信号于门外，是电磁兼容性设计的主攻方向。软件抗干扰是在硬件尚未失效前提下，利用软件的灵活性设计来抵消干扰的影响，只能起到辅助的抗干扰作用。防止微机保护装置控制出口失控的常用措施有两种：硬件冗余设计和软件冗余设计。硬件冗余设计基本方法是采用双或多CPU结构，一个负责保护的启动，另一个CPU负责保护的执行。两个CPU相“与”才开始控制出口。软件冗余设计主要采用以下措施：一、设置多重跳闸命令，分多条控制指令来执行分闸，在每条指令之间执行一段核对程序，设置相应的标志位。CPU核对标志位相符后才执行下一条指令，否则初始化重来。二、设置当前输出状态寄存器的状态信息，系统运行自检程序循环查询测试这些状态，若发现干扰出错，及时纠正输出通道的出错信息。

多CPU结构设计是防止保护误动，提高微机保护系统可靠性的一种有效措施，但采用多CPU结构使硬件结构复杂，调试繁琐，成本高，而且当多CPU同时程序跑飞时，同样造成控制出口失控，有可能引起误动。软件冗余设计是在程序运行正常情况下提出的(即假设CPU运行程序正确，没有出轨)，如果程序跑飞，已经执行不到软件冗余设计程序，则控制出口处于失控状态，既使看门狗电路起作用，使CPU复位重新回到正常程序，经历的时间最短也要几毫秒。在这段时间内，干扰信号足以引起控制出口的误跳闸。显然，上述方法均不能完全确保继电保护控制出口的可靠性和安全性。

综上所述，目前现有技术中微机保护装置存在着硬件结构复杂、调试繁琐、成本高、不能完全确保继电保护控制出口的可靠性和安全性，尤其是当多CPU同时程序跑飞时，会造成控制出口失控引起受控开关误动作。

发明内容

本发明所要解决的技术问题是克服现有技术的不足，提供一种硬件结构简单、调试方便、成本低、能完全确保继电保护控制出口的可靠性和安全性，即使是多CPU同时程序跑飞，也不会造成控制出口失控引起受控开关误动作的防止微机保护装置受干扰和误动作的保护电路。

本发明所采用的技术方案是：本发明包括输入信号滤波电路、电源滤波电路和单板机，所述单板机包括有模数转换输入A/D电路和控制输入输出I/O接口电路，它还包括多级分合闸继电器保护电路，所述多级分合闸继电器保护电路包括抗干扰逻辑模块、多级分合闸继电器，所述模数转换输入A/D电路与所述输入信号滤波电路连接，所述单板机工作电源经所述电源滤波电路取得，所述控制输入输出I/O接口电路连接所述抗干扰逻辑模块，所述抗干扰逻辑模块连接所述多级分合闸继电器，所述多级分合闸继电器控制分合闸开关动作。

所述多级分合闸继电器保护电路采用由前级控制后级的方法进行逻辑编码控制，所述多级分合闸继电器的最前级与所述抗干扰逻辑模块连接，所述多级分合闸继电器的最后级与受控分合闸开关连接。

本发明的有益效果是：由于本发明采用输入信号滤波电路和电源滤波电路、单板机和多级分合闸继电器保护电路，所述单板机包括有模数转换输入电路和控制输入输出I/O接口电路，所述模数转换输入电路与所述输入信号滤波电路连接，所述单板机工作电源经所述电源滤波电路取得，所述控制输入输出I/O接口电路连接所述多级分合闸继电器保护电路，所述多级分合闸继电器保护电路控制分合闸开关动作，所以本发明硬件结构简单、调试方便、成本低、能完全确保继电保护控制出口的可靠性和安全性，即使是多CPU同时程序跑飞，也不会造成控制出口失控引起受控开关误动作的微机保护装置防止干扰和误动作的方法。本发明针对继电保护控制出口的特点，采用CPLD技术与继电器编程结合，成功研制出一种基于CPLD的抗干扰微机保护控制出口的方法。文中介绍的这种基于CPLD控制接口抗干扰设计的新方法，比多CPU结构更简单，更经济，可靠性更高，不依赖于CPU本身的抗干扰性能，即使CPU程序跑飞，控制接口仍有很高抗干扰性能，不会产生误跳闸电平，彻底解决继电保护系统控制出口的可靠性问题。

附图说明

图1是本发明电路结构方框图；

图2是继电保护控制出口原理图；

图3是微机保护的CPLD控制接口；

图4是双进程状态逻辑图。

具体实施方式

如图1、图2、图3、图4所示，本发明包括输入信号滤波电路1、电源滤波电路2和单板机3，所述单板机3包括有模数转换输入A/D电路31和控制输入输出I/O接口电路32，它还包括多级分合闸继电器保护电路4，所述多级分合闸继电器保护电路4包括抗干扰逻辑模块41、多级分合闸继电器42，所述模数转换输入A/D电路31与所述输入信号滤波电路1连接，所述单板机3工作电源经所述电源滤波电路2取得，所述控制输入输出I/O接口电路32连接所述抗干扰逻辑模块41，所述抗干扰逻辑模块41连接所述多级分合闸继电器42，所述多级分合闸继电器42控制分合闸开关动作.所述多级分合闸继电器保护电路4采用由前级控制后级的方法进行逻辑编码控制，所述多级分合闸继电器42的最前级与所述抗干扰逻辑模块41连接，所述多级分合闸继电器42的最后级与受控分合闸开关连接.

微机保护系统的控制接口由I/O接口和微型继电器组成，典型电路是将分合闸继电器分成两级，第一级控制第二级。第二级控制主回路的分合闸接触器。原理框图如图1所示，两级继电器有利于隔离主回路的分合闸接触器通断产生的干扰。合闸指令执行顺序为：OUT1→OUT2→OUT4。分闸指令执行顺序为：OUT1→OUT3→OUT4。如果I/O接口直接由CPU控制，当CPU受干扰程序跑飞或CPU芯片出故障使I/O接口失控，正巧产生分合闸所需的电平时，继电保护控制出口就不可避免地发生误动。因此，继电保护控制出口的闭锁和冗余度设计是防止控制出口误动的关键所在。严格监视分合闸多重命令的执行顺序，不允许无序分合闸命令通过，是防止控制出口误动的根本措施。分合闸多重命令的有序执行，可以看作一个状态变化序列，用CPLD状态机对这个状态序列进行监控，就能杜绝无序状态的通过，实现控制出口的无干扰控制。

基于CPLD状态机的抗干扰控制接口设计：设计一个基于DSP的高压开关柜微机综合保护系统时，用一片CPLD芯片实现图2所示的I/O接口，并设计一个有限状态机，对状态输入I1，I2，I3进行监控，状态机输出作为总分合闸命令的允许和禁止信号。基于CPLD的微机保护控制接口如图3所示。分合闸多重命令的状态编码：状态机有3位二进制输入，共有23＝8种状态。采用二进制编码方式(Binary coded)将控制接口的初始状态SO到所有可能的状态变迁，列成一张编码表，如表1所示。状态编码表是编写VHDL程序的基础。状态机设计：状态机的时钟频率为5MHz。复位信号/Reset来自DSP微机保护装置的系统复位信号，对状态机的状态初始化。状态机的设计可采用单进程，双进程，3进程等进行编写，根据微机保护控制接口的应用特点宜采用双进程来描述状态机，即一个时序进程和一个组合进程。时序进程负责旧次态到新现态的转换，以及异步复位。组合进程完成根据现态决定状态机输出的变化，根据状态输入来决定新的次态。双进程状态机的逻辑框图如图4所示。状态机的行为及代码是一种流程控制代码，很容易用VHDL语言中的CASE语句和IF语句加以实现。时序进程与组合进程之间利用现态信号和次态信号进行同步通信。

CPLD状态机抗干扰控制原理分析：基于CPU的微机系统是按指令周期顺序执行机器指令的，一旦受干扰程序出轨，则CPU不按事先编好的流程执行程序，出现死机，通常的对策是设置看门狗使CPU硬件复位，使CPU重新运行正常程序，但是从CPU死机到看门狗复位一般要经历几毫秒到1～2s，这段失控时间，继电保护控制出口的状态是不可预测的，足以对继电保护系统构成危害，严重情况就是发生误动.而基于CPLD的状态机系统，状态变换周期只有一个时钟周期，若时钟频率为5MHz，时钟周期为012Ls.若状态机受干扰进入非法状态再转入合法状态，只需2个时钟周期，即几百纳秒，不足以对状态机系统运行造成危害.可见，用CPLD状态机控制微机继电保护的控制接口，就能实现无干扰控制，获得继电保护系统的高可靠性控制.CPLD只有数字接口，电压单一，受外界干扰损坏的可能性小的多.另外，CPLD状态机含有多个进程，就相当于包含有并行运算的“多CPU”功能，对不合格的输入，裁决状态机输出0.用Altera公司的MAX7000系列的EMp7128SLC84-15实现继电保护控制接口，与芯片总线直接相连，CPU执行合闸或分闸多重命令时，不需要插入等待周期，只需要连续执行3条合闸或分闸指令，CPLD状态机就能立即决定是否允许总执行命令通过.用CPLD实现的继电保护控制接口具有速度快，占用硬件体积小，接口简单，可靠性高等特点，对于瞬变干扰信号有很强的滤波性.虽然常规的微机保护装置从防范微机保护系统程序出轨采用一些软件措施有一定效果，但是并不能真正解决程序出轨期间控制口的失控问题，而CPLD状态机控制接口真正解决了这一问题，可以应用到各种微机控制系统的抗干扰控制接口去.

本发明可广泛应用于电力系统智能型微机综合保护装置领域。