直流－直流变换器和用于直流－直流变换器的控制器

摘要

本发明公开了直流-直流变换器和用于直流-直流变换器的控制器。本发明公开了一种用于防止直通电流导致理想二极管误操作的DC－DC变换器。用于接收输入电压的第一晶体管与理想二极管相连，该理想二极管包括第二晶体管和比较器，该比较器用于检测流经第二晶体管的电流并且产生检测信号。控制电路产生用于导通和关断所述第一晶体管的开关信号，以保持输出电压为恒值。脉冲发生电路产生脉冲信号用于在所述第一晶体管导通之前关断所述第二晶体管，并且在从所述第一晶体管导通之时起的一预定时间段内保持所述第二晶体管关断。错误操作防止电路产生控制信号，该控制信号用于从所述第二晶体管关断之时到所述第一晶体管导通之时保持所述第二晶体管关断。

说明书

本申请是2007年5月10日递交的发明名称为“用于直流-直流变换器的控制器”、申请号为200710106809.2的专利申请的分案申请。

技术领域

本发明涉及DC-DC变换器，尤其是涉及用于DC-DC变换器的控制器。

背景技术

在现有技术中，诸如个人电脑之类的电子设备使用DC-DC变换器作为电源。电子设备需要降低功耗。因此，DC-DC变换器需要降低功耗。

在现有技术的一种开关型DC-DC变换器中，第一输出MOS晶体管被导通以使能量从其输入端被供给到其输出端。第一MOS晶体管被关断以使聚积在电感器内的能量被释放。当释放能量时，整流二极管的正向电压下降。结果，导致损失了聚积在电感器内的一部分能量。

为了避免这种情况，DC-DC变换器包含取代该整流二极管的理想二极管。理想二极管包括第二MOS晶体管和比较器，所述比较器具有与第二MOS晶体管的源极和漏极相连的输入端和与第二MOS晶体管的栅极相连的输出端。比较器基于第二MOS晶体管的源极和漏极之间的压降来检测流经电感器的电流，并且基于检测结果来导通和关断第二MOS晶体管。当电流经由电感器从负载流向地时，第二MOS晶体管响应于比较器的输出信号而关断。这样就避免了在低负载的情况下DC-DC变换器效率的降低。美国专利No.4,349,776、日本实用新型公开No.04-101286、日本早期公开专利No.06-303766、美国专利No.5,912,552、以及日本早期公开专利No.10-225105描述了上述结构。

上述结构在如下的一些文章中也可以找到：Leo Francis Cassy，“CIRCUIT DESIGN FOR 1-10 MHZ DC-DC CONVERSION”，Massachusetts Institute of Technology 1989，January 1989；“PFM and PWMsynchronous rectification step-down regulator”，FIND，Fujitsu Limited，Vol.21，No.5，pp.45-47；和“1-channel PFM and PWM synchronousrectification step-down DC-DC converter IC”，FIND，Fujitsu Limited，2004，Vol.22，No.6，pp.28-31。

发明内容

当输出第一MOS晶体管导通时，比较器根据第二MOS晶体管的源极和漏极之间的电压差来产生用于控制该第二MOS晶体管的信号。如果这个信号被延迟，则第一MOS晶体管和第二MOS晶体管将同时导通。在这种情况下，一个大的直通电流流经这些晶体管并且增加功耗。

根据负载状况，在第二MOS晶体管响应于比较器的输出信号而关断之后，由与DC-DC变换器的输出端相连的扼流线圈和平滑电容器所引起的谐振可能发生并导致连通(linking)。当连通发生时，电流从地流向负载。在理想二极管中的第二MOS晶体管由比较器的输出信号关断，该输出信号是由从负载流向地的电流所产生的。但是，当电流从地流向负载时，比较器的输出信号导通第二MOS晶体管。在理想二极管中，第二MOS晶体管必须保持关断直到第一MOS晶体管导通。然而，当连通发生时，第二MOS晶体管可能变为导通并导致理想二极管的误操作。

本发明提供一种DC-DC变换器和用于DC-DC变换器的控制器，其防止直通电流流经组成理想二极管的晶体管以使理想二极管不发生误操作。

本发明的一个方面是用于从输入电压产生输出电压的DC-DC变换器。该DC-DC变换器包括用于接收所述输入电压的第一晶体管。一理想二极管与第一晶体管相连，并且包括第二晶体管和比较器，所述第二晶体管与该第一晶体管相连，所述比较器用于检测流经第二晶体管的电流并产生用于导通和关断第二晶体管的检测信号。一控制电路与所述第一晶体管相连，并产生用于导通和关断第一晶体管的第一开关信号以保持DC-DC变换器的输出电压为恒值。一与所述理想二极管相连的脉冲发生电路在所述第一开关信号导通所述第一晶体管之前产生用于关断所述第二晶体管的脉冲信号，并在从所述第一开关信号导通所述第一晶体管之时起的预定时间段内保持第二晶体管关断。一错误操作防止电路与所述理想二极管相连，用于防止第二晶体管的误操作，并产生控制信号，该控制信号用于从所述检测信号关断所述第二晶体管之时到所述第一开关信号导通所述第一晶体管之时保持所述第二晶体管关断。

本发明的另一方面是用于结合在DC-DC变换器中的控制器，该控制器从输入电压产生输出电压，并且包括用于接收所述输入电压的第一晶体管和与所述第一晶体管相连的理想二极管。所述理想二极管具有第二晶体管和比较器，所述第二晶体管与所述第一晶体管相连，所述比较器用于检测流经所述第二晶体管的电流以产生用于导通和关断所述第二晶体管的检测信号。所述控制器产生第一开关信号，该第一开关信号用于导通和关断所述第一晶体管，以保持所述DC-DC变换器的输出为恒值。所述控制器包括一脉冲发生电路，该脉冲发生电路与所述理想二极管可连接，并且产生脉冲信号，该脉冲信号用于在所述第一开关信号导通所述第一晶体管之前关断所述第二晶体管，并用于在从所述第一开关信号导通所述第一晶体管之时起的一预定时间段内保持所述第二晶体管关断。一错误操作防止电路与所述理想二极管可连接，用于防止所述第二晶体管的误操作，并且产生控制信号，该控制信号用于从所述检测信号关断所述第二晶体管之时到所述第一开关信号导通所述第一晶体管之时保持所述第二晶体管关断。

通过结合附图，以举例的方式说明本发明的原理，本发明的其它方面和优点将从以下描述中变得更加清楚。

附图说明

通过参考优选实施方式的以下描述和附图，可以更好地理解本发明及其目的和优点，在附图中：

图1是根据本发明的第一实施方式的DC-DC变换器的示意性电路框图；

图2是根据本发明的第二实施方式的DC-DC变换器的示意性电路框图；

图3是图2中所示的比较器的电路示意图；

图4是在连续模式下DC-DC变换器的示意性工作波形图；

图5是在不连续模式下DC-DC变换器的示意性工作波形图；

图6是当负载低时DC-DC变换器的示意性工作波形图；以及

图7是当图2中所示的振荡器停止工作时DC-DC变换器的示意性工作波形图。

具体实施方式

附图中，相同的数字适用所有类似的元件。

现在将参考附图来讨论本发明的第一实施方式。

图1是本第一实施方式的DC-DC变换器100的示意框图。该DC-DC变换器100包括控制器101。控制器101包括用于接收输入电压Vi的第一晶体管T1、与第一晶体管T1相连的第二晶体管T2、以及与第一晶体管T1和第二晶体管T2之间的节点相连的扼流线圈(choke coil)L1。比较器1和信号合成电路5与第二晶体管T2相连。比较器1基于第二晶体管T2的两个端子之间的电位差，检测流经第二晶体管T2或者流经扼流线圈L1的电流，以产生检测信号Sa。信号合成电路5基于来自直通电流防止脉冲生成电路(through current prevention pulse generation circuit)3的脉冲信号Sd和来自错误操作防止电路(erroneous operation prevention circuit)4的控制信号Se，来产生用于导通和关断第二晶体管T2的开关控制信号Scb。在第一实施方式中，第二晶体管T2、比较器1、以及信号合成电路5组成了理想二极管ID。在理想二极管ID中，基本没有像半导体二极管中那样的正向压降，并且在反向获得了无限大的阻抗。因此，所述理想二极管ID具有理想的整流特性。

控制电路2基于脉冲信号Sb产生用于导通和关断第一晶体管T1的开关信号Sca。第一晶体管T1响应于开关信号Sca而降低输入电压Vi并且产生用于节点N1的电压。对应于节点N1处的电压的电流流经扼流线圈L1并且产生DC-DC变换器100的输出电压Vo。控制电路2产生开关信号Sca，信号Sca控制第一晶体管T1的导通时间和关断时间以将DC-DC变换器100的输出电压Vo维持在恒定值。直通电流防止脉冲生成电路3基于脉冲信号Sb而产生脉冲信号Sd，信号Sd在第一晶体管T1导通的定时之前到导通定时之后的一段时间内关断第二晶体管。其结果是，第二晶体管T2在第一晶体管T1导通之前被关断，并且在从第一晶体管T1被导通之时起的一预定时间段内维持关断。错误操作防止电路4产生控制信号Se，信号Se在从第二晶体管T2被关断之时到第一晶体管T1被导通之时的一时间段内保持第二晶体管T2关断。

现在将描述DC-DC变换器100的工作。

在第一晶体管T1为导通并且第二晶体管T2为关断的状态下，第一晶体管T1响应于来自控制电路2的第一开关信号Sca而关断。当第一晶体管T1关断以后，聚积在扼流线圈L1内的能量被释放并且电流经由第二晶体管T2的体二极管(body diode)从地流向输出端。其结果是，比较器22产生高(H)电平信号Sa。这导通了第二晶体管T2。与二极管的正向压降相比第二晶体管T2内发生的压降是很小的。结果使DC-DC变换器100的效率得到了提高。

在第一晶体管T1为关断并且第二晶体管T2为导通的状态下，第一晶体管T1响应于来自控制电路2的第一开关信号Sca而导通。其结果是，脉冲发生电路3产生单稳(one-shot)脉冲信号Sd，信号Sd在如上所述第一晶体管T1导通的定时之前到导通定时之后的一时间段内保持第二晶体管T2的关断。这就防止了在第一晶体管T1导通的瞬间直通电流经由第一晶体管T1和第二晶体管T2而流向地。因此，防止了第一晶体管T1和第二晶体管T2被同时导通。当第一晶体管T1导通后，输出节点N1处的电位增加，比较器1的输出降为低(L)电平。因此，即使单稳脉冲信号Sd的脉冲周期结束，第二晶体管T2也维持关断。

当负载低时，比较器1的检测信号Sa在脉冲信号Sd关断第二晶体管T2之前关断第二晶体管T2。因此，DC-DC变换器100工作于不连续模式(discontinuous mode，DCM)，在这种不连续模式中第一晶体管T1和第二晶体管T2都关断。在不连续模式中，扼流线圈L1和平滑电容器C1的谐振可能引起节点N1处的电平连通。当连通发生时，电流从地流向负载。其结果是，比较器1的检测信号Sa将第二晶体管T2从关断状态切换为导通状态。为了避免这种情况的发生，在比较器1的检测信号Sa关断第二晶体管T2以后，错误操作防止电路4产生控制信号Se以保持第二晶体管T2关断直到控制电路2基于脉冲信号Sb而导通第一晶体管T1。

通过这种方法，在第一实施方式的DC-DC变换器100中，由第二晶体管T2、比较器1以及信号合成电路5组成的理想二极管ID防止了由整流器所引起的压降。此外，根据第一晶体管T1被导通的定时，直通电流防止脉冲生成电路3产生保持第二晶体管T2关断的单稳脉冲信号Sd。这样就防止了直通电流流经第一晶体管T1和第二晶体管T2。此外，当负载低时，在第二晶体管T2被关断以后，错误操作防止电路4保持第二晶体管关断直到第一晶体管被导通。其结果是，防止了第二晶体管T2以引起理想二极管ID误操作的方式而导通。

现在将参考图2-7来描述根据本发明的第二实施方式的的DC-DC变换器10。

图2是示出了第二实施方式的DC-DC变换器的示意性框图。

DC-DC变换器10降低了输入电压Vi并且产生输出电压Vo。

DC-DC变换器10是电流控制DC-DC变换器，其包括控制器11，扼流线圈L1以及平滑电容器C1。DC-DC变换器10通过执行电流模式操作稳定输出电压Vo。控制器11包括控制电路12。控制电路12包括误差放大器21、电流比较器22、触发电路23、振荡器24、电流检测电路33、逻辑门25以及逻辑门(驱动电路)26。在电流模式操作中，误差放大器21放大参考电压Vr1和输出电压Vo之间的压差。此外，电流比较器22将该放大了的电压和一与流经扼流线圈L1的电流成比例的电压进行比较。根据比较结果控制扼流线圈L1的峰值电流以稳定输出电压Vo。

扼流线圈L1的第一端子与控制器11的输出端相连。扼流线圈L1的第二端子与作为负载的半导体集成电路器件(未示出)相连。控制器11经由扼流线圈L1向负载提供输出电压Vo。平滑电容器C1与扼流线圈L1的第二端子相连。平滑电容器C1对输出电压Vo进行平滑。输出电压Vo作为反馈信号FB被提供给控制器11。

向误差放大器21的反相输入端提供反馈信号FB。向误差放大器21的同相输入端提供参考电源e1的参考电压Vr1。误差放大器21向电流比较器22提供反馈信号FB的电压，即表示输出电压Vo和参考电压Vr1之间的电压差的信号S1。

向电流比较器22提供误差放大器21的输出信号S1和电流检测电路33的输出信号S9。电流比较器22比较信号S1和S9，并根据比较结果向触发(FF)电路23提供具有H电平或者L电平的信号S2。

FF电路23是RS-FF电路，其具有置位端S和复位端R，向置位端S提供信号S2，向复位端R提供具有预定周期的时钟信号CK。时钟信号CK由振荡器(OSC)24产生。向振荡器24提供工作控制信号CT2。振荡器24根据工作控制信号CT2来停止操作或者开始操作。FF电路23响应于被提供到置位端S的H电平信号S2而将信号S3置位，信号S3被从输出端Q输出。换句话说，FF电路23响应于H电平信号S2而产生H电平信号S3。此外，FF电路23响应于提供给复位端R的H电平时钟信号CK而将信号S3复位。换句话说，FF电路23响应于H电平时钟信号CK而产生L电平信号S3。向OR电路25提供FF电路23的输出信号S3和工作控制信号CT2。执行信号S3和CT2的逻辑或(OR)操作的或电路25向驱动电路26提供示出操作结果的信号S4。

向驱动电路26提供或电路25的输出信号S4和直通电流防止脉冲生成电路27的第一脉冲信号S5。执行或电路25的信号S4与直通电流防止脉冲生成电路27的第一脉冲信号S5的或操作的驱动电路26产生示出操作结果的第一控制信号DH。

由振荡器24产生的时钟信号CK还被提供给直通电流防止脉冲生成电路27。直通电流防止脉冲生成电路27包括第一单稳电路28和第二单稳电路29。向第一单稳电路28和第二单稳电路29提供来自OSC 24的时钟信号CK。第一单稳电路28响应于时钟信号CK的上升沿而产生具有预定脉冲宽度的第一脉冲信号S5。第二单稳电路29响应于时钟信号CK的上升边沿而产生具有与第一脉冲信号S5不同的脉冲宽度的第二脉冲信号S6。根据控制器11的信号延迟时间来各自设定第一脉冲信号S5的脉冲宽度和第二脉冲信号S6的脉冲宽度。第二脉冲信号S6的脉冲宽度大于第一脉冲信号S5的脉冲宽度。

时钟信号CK还被提供给作为错误防止电路的触发电路(FF电路)30。FF电路30为RS-FF电路，其具有置位端S和复位端R，向置位端S提供时钟信号CK，向复位端R提供由比较器32产生的检测信号S8。FF电路30根据时钟信号CK和检测信号S8而产生控制信号S7。具体地，FF电路30响应于提供给置位端S的H电平时钟信号CK将控制信号S7置位，信号S7被从输出端Q输出。换句话说，FF电路30响应于H电平时钟信号CK而产生H电平控制信号S7。此外，FF电路30响应于提供给复位端R的L电平检测信号S8而将控制信号S7复位。换句话说，FF电路30响应于L电平时钟信号CK而产生L电平控制信号S7。因此，被提供L电平检测信号S8之后，FF电路30将控制信号S7保持在L电平直到被提供H电平时钟信号CK。

驱动电路26向作为第一开关元件的第一输出MOS晶体管T1提供第一控制信号DH。由P沟道MOS晶体管组成的第二实施方式中的第一MOS晶体管T1，其栅极(控制端)被提供以第一控制信号DH，其源极被提供以输入电压Vi并且其漏极与扼流线圈L1相连。第一MOS晶体管T1响应于L电平第一控制信号DH而导通，并且响应于H电平第一控制信号DH而关断。

作为第二开关元件的第二MOS晶体管T2与第一MOS晶体管T1和扼流线圈L1之间的输出节点N1相连。第二MOS晶体管T2例如在第二实施方式中由N沟道MOS晶体管组成，并且其漏极与第一MOS晶体管T1相连，其源极与作为第二电压的地相连，其栅极与作为信号合成电路的与(AND)电路31相连。此外，第二MOS晶体管T2的源极和漏极还与比较器32相连。更具体地，第二MOS晶体管T2的漏极与比较器32的反相输入端相连，而第二MOS晶体管T2的源极与比较器32的同相输入端相连。基于第二MOS晶体管T2的源极和漏极处的电位，比较器32检测流经扼流线圈L1的电流。当电流从地流向输出端(负载)时，比较器32产生H电平检测信号S8；当电流从输出端流向地时，比较器32产生L电平检测信号S8。

由比较器32产生的检测信号S8被提供给与电路31。还向与电路31提供第二脉冲信号S6和控制信S7。与电路31执行信号S7、S8和第二脉冲信号S6的取反电平的逻辑与操作，并产生示出操作结果的第二控制信号DL。更具体地，与电路响应于H电平信号S7和S8以及L电平脉冲信号S6而产生H电平第二控制信号DL。此外，当信号S7、S8中的任一个具有L电平或者当脉冲信号S6具有H电平时，与电路31产生L电平的第二控制信号DL。第二控制信号DL被提供给第二MOS晶体管T2的栅极(控制端)。当第二控制信号DL具有H电平时，第二MOS晶体管T2导通；而当第二控制信号DL具有L电平时，第二MOS晶体管T2关断。因此，当信号S7和S8中的至少一个具有L电平或者当脉冲信号S6具有H电平时，第二MOS晶体管T2关断。

在第二实施方式中，第二MOS晶体管T2、与电路31和比较器32组成理想二极管ID。当正向压降为0时，电流从正向流经理想二极管ID。此外，理想二极管ID的反向阻抗为无穷大。因此，电流不会从反向流经理想二极管ID。因此，理想二极管ID具有理想的整流特性。理想二极管ID的正向电压不会下降。这减少了聚积在扼流线圈L1中的能量的损失。其结果是，当输出电压为低时，防止了DC-DC控制器10的效率的降低。

输出节点N1与电流检测电路33相连。电流检测电路33根据输出节点N1处的电位检测流经扼流线圈L1的电流，以产生信号S9，所述信号S9所具有的电压与检测到的电流成比例。

来自或电路34的工作控制信号CT2被提供给振荡器24。向或电路34提供缓冲电路35的输出信号CT1，其中缓冲电路35根据外部控制信号CTL而操作。外部控制信号CTL即所谓的掉电(power down)信号，其用于控制DC-DC变换器10的启动或停止。缓冲电路35的输出信号CT1还被提供给错误操作防止电路36。错误操作防止电路36防止在输入电压Vi(即电源电压)突然降低时可能发生的DC-DC变换器10的误操作。当输入电压Vi降低时，错误操作防止电路36产生信号S10以控制输出节点N1，以使其被保持在某预定电平(例如L电平)或者高阻抗。或电路34执行信号S10和信号CT1的取反电平的逻辑或操作以产生工作控制信号CT2。

由或电路34产生的工作控制信号CT2被提供给比较器32。比较器32当工作控制信号CT2具有L电平时执行正常状态下的操作，而当工作控制信号CT2具有H电平时执行低功率状态下的操作。

如图3所示，比较器32包括第一电流镜41和第二电流镜42，它们各自与高电位电源Vdd相连。第一电流镜41由第一到第三晶体管T21、T22和T23组成，第二电流镜42由第四到第六晶体管T24、T25和T26组成。第一晶体管T21的漏极与第一恒流源43相连。第四晶体管T24的漏极通过由N沟道MOS晶体管组成的第七晶体管T27与第二恒流源44相连。第四到第六晶体管T24、T25和T26各自的栅极与第七晶体管T27的漏极相连。第二晶体管T22和第五晶体管T25各自的漏极与差分放大器45相连。第三晶体管T23和第六晶体管T26各自的漏极与输出第八晶体管T28相连。由P沟道MOS晶体管组成的第九晶体管T29连接于第四到第六晶体管T24、T25和T26中的每一个的源极和漏极之间。第七晶体管T27和第九晶体管T29各自的栅极被提供以反相器46的输出信号，其中反相器46产生工作控制信号CT2的反相信号。

在上述结构中，当工作控制信号CT2具有L电平时，响应于来自反相器46的H电平输出信号，第七晶体管T27导通且第九晶体管T29关断。这使第二电流镜42和第二恒流源44相连。因此，差分放大器45和输出第八晶体管T28各自被提供以第一恒流源43的电流和第二恒流源44的电流。

当工作控制信号CT2具有H电平时，响应于来自反相器46的L电平输出信号，第七晶体管T27关断且第九晶体管T29导通。这断开了第二电流镜42和第二恒流源44的连接。此外，组成第二电流镜42的晶体管T24、T25和T26中的每一个的源极和栅极被短路。因此，差分放大器45和输出第八晶体管T28各自被提供以第一恒流源43的电流。

当执行低功率状态下的操作时，工作控制信号CT2被保持在H电平；而当执行正常状态下的操作时，工作控制信号CT2被保持在L电平。因此，当执行低功率状态下的操作时，流经比较器32的电流被降到大约为执行正常状态下的操作时所使用的电流的一半。因此，当执行低功率状态下的操作时，比较器32消耗大约为执行正常状态下的操作时所使用的电流的一半电流，同时通过向差分放大器45和输出晶体管T28提供适当量的电流而维持输出电平。这种结构减少了由控制器11所消耗的电流。比较器的操作可以被中止以减少电流消耗。但是，优选地比较器在低功率状态下由小电流(例如，正常状态下操作所消耗的电流的一半)驱动。与中止比较器的操作相比，这样将改善从低功率状态向正常状态转换操作时对比较器32的响应。

现在将描述具有上述结构的DC-DC变换器10的工作。

图4是在连续模式下DC-DC变换器10的示意性工作波形图。图5是在不连续模式下DC-DC变换器10的示意性工作波形图。

首先将描述直通电流防止脉冲发生电路27的工作。

第一输出MOS晶体管T1响应于L电平第一控制信号DH而导通，并且响应于H电平第一控制信号DH而关断。例如图4所示，第一控制信号DH的下降沿从时钟信号CK的上升沿延迟了对应于第一脉冲信号S5的第一脉冲宽度的时间。因此，在从时钟信号CK的上升沿起延迟了对应于第一脉冲宽度的时间的定时处，第一MOS晶体管T1导通。换句话说，控制器11根据由振荡器24提供的时钟信号CK的周期在预定周期内导通第一MOS晶体管T1。

当第一MOS晶体管T1导通时，流经扼流线圈L1的电流增加并且由电流检测电路33产生的输出信号S9的电压增加。当由电流检测电路33产生的输出信号S9的电压变得比由误差放大器21产生的输出信号S1的电压大时，向FF电路23的置位端S提供H电平信号S2。响应于该H电平信号S2，FF电路23的输出信号S3被置为H电平。其结果是，第一输出MOS晶体管T1被关断，并且聚积在扼流线圈L1内的能量被释放。

如上所述，如果在第一MOS晶体管T1导通时输出电压Vo降低，则由误差放大器21产生的输出信号S1的电压增加。这延长了电流比较器22的输出信号S2上升为H电平所耗费的时间。其结果是，第一MOS晶体管T1的导通时间增加。当输出电压Vo增加时，由误差放大器21所产生的输出信号S1的电压降低。这缩短了电流比较器22的输出信号S2上升为H电平所耗费的时间。其结果是，第一MOS晶体管T1的导通时间减少。通过这种操作，在基于振荡器24的输出信号频率(即时钟频率)的预定周期内已经被导通的第一MOS晶体管T1根据输出电流IL的量而被关断。控制器11基于输出电压Vo的电平值来确定第一MOS晶体管T1被关断的定时。这保持了输出电压Vo的恒定。

如图4和图5所示，第一单稳电路28响应于时钟信号CK的上升沿而产生具有第一脉冲宽度的第一脉冲信号S5。第二单稳电路29响应于时钟信号CK的上升沿而产生具有第二脉冲宽度的第二脉冲信号S6。

FF电路23响应于时钟信号CK的上升沿而产生L电平信号S3，并且基于信号S2而产生H电平信号S3，其中信号S2根据输出电压Vo而变化。响应于L电平工作控制信号CT2，或电路25产生基本与信号S3具有相同电平的信号S4。其结果是，L电平信号S3(S4)的脉冲宽度和H电平信号S3(S4)的脉冲宽度根据输出电压Vo的电平而变化。

驱动电路26通过执行第一脉冲信号S5和信号S4的逻辑或操作而产生第一控制信号DH。当时钟信号CK上升时，信号S4或者信号S3降为L电平。第一脉冲信号S5从脉冲信号S5上升起被维持在H电平达对应于第一脉冲宽度的时间。其结果是，在从信号S4或者信号S3的下降沿起延迟对应于第一脉冲宽度的时间的定时处，第一控制信号DH下降。换句话说，第一单稳电路28和驱动电路26将FF电路23的输出信号S3的下降延迟了对应于第一脉冲宽度的时间。

第二单稳电路29响应于时钟信号CK的上升而产生具有第二脉冲宽度的第二脉冲信号S6。因此，与电路31在第二脉冲信号S6具有H电平的期间内产生L电平控制信号DL。第二MOS晶体管T2响应于L电平控制信号DL而关断。换句话说，在第二脉冲信号S6或者时钟信号CK上升后，第二MOS晶体管T2维持关断至少达对应于第二脉冲宽度的时间。其结果是，在时钟信号CK上升后，第一MOS晶体管T1和第二MOS晶体管T2都处于关断状态达对应于第一脉冲宽度的时间。第二脉冲宽度比第一脉冲宽度大。因此，即使第一MOS晶体管T1导通以后，第MOS晶体管T2由于L电平控制信号DL还是维持在关断状态。

当第一MOS晶体管T1导通时，输入电压Vi引起输出节点N1处的电压上升。因此，在第一MOS晶体管T1导通期间，比较器32产生L电平检测信号S8。因此，即使第二脉冲信号S6降为L电平以后，第MOS晶体管T2由于比较器32所提供的L电平输出信号S8还是维持在关断状态。

在不包括直通电流防止脉冲发生电路27的传统电路中，当第一MOS晶体管T1导通时，一特别大的直通电流Ih流经第一MOS晶体管T1。电流Ih延迟了输出节点N1处的电压的增加，并且延迟了控制信号DL降为L电平的定时，所述控制信号DL被提供给第二MOS晶体管T2的栅极。其结果是，直通电流Ih继续流通直到第二MOS晶体管T2关断。在第二实施方式的DC-DC变换器10中，在第一MOS晶体管T1导通之前到导通之后的时间段内，第二MOS晶体管T2由第二脉冲信号S6关断。这防止了直通电流的流通。更具体地，第二MOS晶体管T2在第一MOS晶体管T1被L电平控制信号DH关断之前关断。此后，第二MOS晶体管T2维持关断达从第一MOS晶体管T1被H电平控制信号DH导通起的一段预定时间。这防止了直通电流的流通。换句话说，防止了大电流流经第一MOS晶体管T1。

例如，输入电压Vi为5.0V，输出电压Vo为1.2V，工作频率为2.0MHz，以及供给负载的电流为600mA。在这种情况下，当直通电流流了10ns，且直通电流的量为4.2A时，由直通电流所引起的损耗为420mW。当这样一个直通电流流经时，整个DC-DC变换器的变换效率为50％。

开关稳压器(即DC-DC变换器10)的效率η1由输出功率与输入功率的比值来表示。

η1＝输出功率/输入功率

输出功率由输出电压Vo与输出电流IL的乘积获得。输入功率由输入电压Vi与输入电流Ii的乘积获得。转换上式为如下所示：

η1＝(Vo*IL)/(Vi*Ii)

整个开关稳压器的损耗LA为输入功率与输出功率的差。输入功率用损耗LA来表示，如下所示：

(Vi*Ii)＝(Vo*IL)+LA

结果，开关稳压器的效率η1由下式表示：

η1＝(Vo*IL)/(Vo*IL+LA)

使用上述值来计算整个DC-DC变换器的损耗LA，如下所示：

0.5＝(1.2V*600mA)/(1.2V*600mA+LA)

LA＝720mW

在没有直通电流所引起的损耗的情况下，整个DC-DC变换器的损耗由下式计算得到：

720mW-420mW＝300mW

结果，在这种情况下DC-DC变换器的转换效率由下式计算得到：

(1.2V*600mA)/(1.2V*600mA+300mW)＝70.6％

这样，通过防止直通电流的流通，DC-DC变换器10的变换效率由50％提高到70.6％。

当第一MOS晶体管T1关断时，聚积在扼流线圈L1内的能量被释放以使输出节点N1处的电压变成负电压。因此，比较器32产生H电平检测信号S8。在这种状态下，信号S6被保持在L电平。因此，与电路31产生H电平控制信号DL。其结果是，第二MOS晶体管T2被导通。由比较器32产生的H电平检测信号S8含有延迟。该延迟是在第一MOS晶体管T1关断之后产生的。更具体地，在从第一MOS晶体管T1关断后的一预定时间段后，信号S8上升为H电平。因此，第二MOS晶体管T2在第一MOS晶体管T1关断之后导通。换句话说，第二MOS晶体管T2在第一MOS晶体管T1和第二MOS晶体管T2都关断之后导通。

如上所述，第二MOS晶体管T2像理想二极管ID一样工作。与半导体二极管中所产生的压降相比，这降低了第二MOS晶体管T2的压降，并且减少了聚积在扼流线圈L1内的能量的损耗。其结果是，DC-DC变换器10的变换效率得到了提高。此外，第二MOS晶体管T2在第一MOS晶体管T1在导通和关断之间切换时关断。因此MOS晶体管T1和T2不同时导通。这防止了直通电流流经MOS晶体管T1和T2。

现在将描述错误防止电路(FF30)的工作。

参考图6，当负载低时，第一MOS晶体管T1响应于第一控制信号DH而在很短的时间内从导通切换到关断。当第一MOS晶体管T1关断时，输出节点N1处的电位降为负电位，并且比较器32的检测信号S8上升为H电平。其结果是，第二控制信号DL上升为H电平，且第二MOS晶体管T2导通。当第二MOS晶体管T2导通时，在输出节点N1处的电位逐渐增大。当输出节点N1处的电位达到一预定电位，且电流从输出端(负载)流向地时，比较器32的检测信号S8降为L电平。因此，第二控制信号DL降为L电平并且关断第二MOS晶体管T2。因此，防止了电流从输出端流向地。这防止了能量损耗。

FF电路30响应于L电平检测信号S8而产生L电平控制信号S7。此外，FF电路30响应于H电平时钟信号CK而产生H电平控制信号S7。因此，从控制信号S8降为L电平起，FF电路30将控制信号S7维持在L电平直到时钟信号CK上升为H电平。换句话说，从第二MOS晶体管T2关断之时到下一周期开始导通第一MOS晶体管T1之时，FF电路将控制信号S7维持在L电平。因此，在控制信号S7维持在L电平的期间内，第二MOS晶体管T2保持关断状态。因此，即使由于扼流线圈L1和平滑电容器C1的谐振而在节点N1处的电压电平内发生连通时，第二MOS晶体管T2也被维持于关断状态。换句话说，理想二极管ID被维持于断开状态。这防止了当谐振使理想二极管ID变为导通时可能引起的误操作。

如图7所示，当外部控制信号CTL致使工作控制信号CT2上升为H电平时，图2所示的振荡器24中止振荡，第一控制信号DH被维持于H电平，且第一MOS晶体管T1被维持于关断状态。其结果是，以如上所述相同的方式，在从第二MOS晶体管T2导通之时起的一预定时间段之后，电流从输出端(负载)流向地。结果，比较器32产生L电平检测信号S8，并且第二MOS晶体管T2关断。然后，FF电路30响应于L电平检测信号S8而产生L电平控制信号S7，并且与电路31响应于L电平控制信号S7而产生L电平第二控制信号DL。因此，L电平第二控制信号DL将第二MOS晶体管T2维持在关断状态。因此，即使扼流线圈L1和平滑电容器C1的谐振导致在节点N1处的电压电平发生连通，第二MOS晶体管T2也保持关断而不管所述连通如何使检测信号S8的电平发生漂移。这将理想二极管ID维持在断开状态。因此，防止了理想二极管ID当第二MOS晶体管T2被谐振导通时的误操作。

第二实施方式的DC-DC变换器10具有如下所述的优点。

(1)比较器32基于第二MOS晶体管T2的源极端和漏极端之间的电位差来检测流经扼流线圈L1的电流。然后，比较器32根据检测结果来产生检测信号S8以关断第二MOS晶体管T2。第二MOS晶体管T2和比较器32组成了理想二极管ID。与半导体二极管中所发生的电压降相比，这降低了电压降。因此，减少了聚积在扼流线圈L1内的能量的损耗，并且提高了DC-DC变换器10的变换效率。

(2)控制器11包含有基于振荡器24的时钟信号CK来产生脉冲信号的直通电流防止脉冲发生电路27，并且控制器11在第一MOS晶体管T1导通之前到导通之后的时间段内关断第二MOS晶体管T2。其结果是，第一MOS晶体管T1和第二MOS晶体管T2不同时导通。这防止了直通电流的流通。

(3)当检测到从负载到地的电流时，比较器32产生L电平检测信号S8。从检测信号S8降为L电平之时到时钟信号CK下一次上升以导通第一MOS晶体管T1之时，FF电路30将第二MOS晶体管T2保持在关断状态。因此，即使扼流线圈L1和平滑电容器C1的谐振导致节点N1处电压电平发生连通，第二MOS晶体管T2也保持关断而不管所述的连通如何使检测信号S8的电平发生漂移。这将理想二极管ID维持在断开状态。因此，防止了理想二极ID由谐振引起的误操作。

本发明可以用许多其它的具体形式来实现而不脱离本发明的精神或范围，这对于本领域的技术人员来说应当是显而易见的。尤其是，应当理解本发明可以用下述形式来实现。

错误操作防止电路并不限于FF电路30。错误操作防止电路用于从比较器32检测到从负载到地的电流开始将第二MOS晶体管T2维持在关断状态直到第一MOS晶体管T1响应于H电平时钟信号CK的下一次导通。

FF电路30可以用除了时钟信号CK以外的其它信号来将控制信号S7置位。例如，FF电路30可以用FF电路23的输出信号S3、或电路25的输出信号S4或者第一控制信号DH来将控制信号S7置位。

在比较器32中，可以通过切换两个恒流源来改变电流量，而非通过断开第二电流镜42和第二恒流源44的连接来改变电流量。

可以为组成理想二极管ID的比较器设置一偏置。即，可以改变比较器32的输入信号(反相输入端或者同相输入端)的电位来改变输出信号S8的电平。此外，所述偏置电压可以是可变的。

本发明并不限于电流控制DC-DC变换器，并且可以应用于电压控制DC-DC变换器。此外，本发明并不限于通过降低输入电压Vi来产生输出电压Vo的DC-DC变换器，并且可以应用于通过增大输入电压Vi来产生输出电压Vo的DC-DC变换器。

DC-DC变换器10和DC-DC变换器10的控制器11可以形成为单片(single-chip)半导体或者形成为诸如印刷电路板之类的模块。DC-DC变换器10和控制器11可以被用作包含在电子设备中的电源器件。

上述实施例和实施方式是示意性的而不是限制性的，且本发明并不限于其中给出的详细说明，而可以在所附权利要求的范围和等同物内做修改。