用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路

摘要

本发明揭示用于减少自旋转移力矩磁阻随机存取存储器(STT－MRAM)中的读取干扰的系统、电路和方法。可在读取操作期间使用电阻性元件来控制读取电流且控制读取干扰。可在写入操作期间使用隔离元件来使所述电阻性元件与所述电路隔离。

说明书

根据35 U.S.C.§119主张优先权

本专利申请案主张2007年3月6日申请的标题为“用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路(READ DISTURB REDUCTION CIRCUIT FOR SPINTRANSFER TORQUE MAGNETORESISTIVE RANDOM ACCESS MEMORY)”的第60/893,229号临时申请案的优先权，所述临时申请案转让给本案受让人，且在此以引用的方式明确地并入本文中。

技术领域

本发明的实施例涉及随机存取存储器(RAM)。更具体来说，本发明的实施例涉及自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取电流控制。

背景技术

随机存取存储器(RAM)是现代数字架构的普遍存在的组件。RAM可以是独立的装置，或者可集成或嵌入在使用RAM的装置内，所述装置例如为微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)以及所属领域的技术人员将了解的其它类似装置。RAM可以是易失性的或非易失性的。易失性RAM只要在电力被移除时便会丢失其存储的信息。非易失性RAM即使在电力被从存储器移除时也可维持其存储器内容。虽然非易失性RAM在不被供应电力的情况下维持其内容的能力方面具有优点，但常规非易失性RAM具有比易失性RAM慢的读取/写入时间。

磁阻随机存取存储器(MRAM)是具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。与在电荷或电流流动时存储数据的常规RAM技术相比，MRAM使用磁性元件。如图1A和1B中说明，磁性隧道结(MTJ)存储元件100可由由绝缘(隧道势垒)层120分离的两个磁性层110和130形成，每一磁性层可保持一磁场。所述两个层中的一者(例如，固定层110)被设定为特定极性。另一层(例如，自由层130)的极性132自由地改变以与可施加的外部场的极性匹配。自由层130的极性132的改变将使MTJ存储元件100的电阻改变。举例来说，当极性对准时(图1A)，存在低电阻状态。当极性未对准时(图1B)，则存在高电阻状态。MTJ 100的图解为了说明已被简化，且所属领域的技术人员将了解，所说明的每一层可包括一个或一个以上材料层。

参看图2A，针对读取操作说明常规MRAM的存储器单元200。单元200包含晶体管210、位线220、数字线230和字线240。可通过测量MTJ 100的电阻来读取单元200。举例来说，可通过激活相关联的晶体管210来选择特定MTJ 100，所述晶体管210可切换来自穿过MTJ 100的位线220的电流。由于隧道磁阻效应，MTJ 100的电阻基于所述两个磁性层(例如，110、130)中的极性的定向而改变，如上文论述。任何特定MTJ 100内的电阻均可根据由自由层的极性引起的电流来确定。常规上，如果固定层110和自由层130具有相同极性，那么电阻为低，且读取“0”。如果固定层110和自由层130具有相反极性，那么电阻较高，且读取“1”。

参看图2B，针对写入操作说明常规MRAM的存储器单元200。MRAM的写入操作是磁性操作。因此，晶体管210在写入操作期间断开。电流传播经过位线220和数字线230以建立磁场250和260，所述磁场可影响MTJ 100的自由层的极性，且因此影响单元200的逻辑状态。因此，数据可写入到MTJ 100且存储在其中。

MRAM具有若干使得其成为通用存储器的候选的合意特性，例如高速度、高密度(即，小的位单元大小)、低功率消耗和不会随着时间而降级。然而，MRAM具有可缩放性问题。具体来说，随着位单元变得较小，用于切换存储器状态的磁场增加。因此，电流密度和功率消耗增加以提供较高的磁场，因此限制了MRAM的可缩放性。

不同于常规MRAM，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用电子，在电子穿过薄膜(自旋过滤器)时所述电子变为经自旋极化。STT-MRAM也称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)和自旋动量转移RAM(SMT-RAM)。在写入操作期间，经自旋极化的电子对自由层施加力矩，所述力矩可切换自由层的极性。读取操作与常规MRAM的类似之处在于使用电流来检测MTJ存储元件的电阻/逻辑状态，如上文中论述。如图3A中说明，STT-MRAM位单元300包含MTJ 305、晶体管310、位线320和字线330。晶体管310被接通以用于读取和写入操作两者，以允许电流流过MTJ 305，使得可读取或写入逻辑状态。

参看图3B，说明STT-MRAM单元301的更详细的图以用于对读取/写入操作进行进一步论述。除了先前论述的例如MTJ 305、晶体管310、位线320和字线330等元件外，还说明源极线340、读出放大器350、读取/写入电路360和位线参考370。如上文论述，STT-MRAM中的写入操作是电的。读取/写入电路360在位线320与源极线340之间产生写入电压。取决于位线320与源极线340之间的电压的极性，MTJ 305的自由层的极性可改变，且相应地逻辑状态可写入到单元301。同样，在读取操作期间，产生读取电流，其经由MTJ 305在位线320与源极线340之间流动。当准许电流流经晶体管310时，可基于位线320与源极线340之间的电压差来确定MTJ 305的电阻(逻辑状态)，所述电压差被与参考370进行比较且随后由读出放大器350放大。所属领域的技术人员将将了解，存储器单元301的操作和构造是此项技术中已知的。例如在M·西美(M.Hosomi)等人的“具有自旋转移力矩磁化切换的新颖的非易失性存储器：Spin-RAM(A NovelNonvolatile Memory with Spin Transfer Torque Magnetization Switching：Spin-RAM)”(IEDM会议会刊，2005)中提供额外细节，所述文章的全文以引用的方式并入本文中。

STT-MRAM的电写入操作消除了由于MRAM中的磁性写入操作而带来的按比例缩放问题。此外，电路设计对于STT-MRAM较不复杂。然而，因为读取和写入操作两者都是通过使电流通过MTJ 305而执行的，所以存在读取操作使存储在MTJ 305中的数据降级的可能。举例来说，如果读取电流在量值上类似于或大于写入电流阈值，那么存在读取操作可能干扰MTJ 305的逻辑状态且因此使存储器的完整性降级的很大可能。

发明内容

本发明的示范性实施例是针对用于减少STT-MRAM中的读取干扰的系统、电路和方法。

因此，本发明的实施例可包含自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包括耦合到位线和源极线的位单元，以及在所述位线中插入在所述位单元与读出放大器之间的电阻性元件。

本发明的另一实施例可包含用于防止自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取干扰的方法，其包括在读取操作期间在位单元与读出放大器之间耦合电阻性元件，以及在写入操作期间将所述电阻性元件去耦。

附图说明

呈现附图以辅助描述本发明的实施例，且仅为说明实施例而不是限制所述实施例而提供附图。

图1A和1B是磁性隧道结(MTJ)存储元件的图解。

图2A和2B分别是在读取和写入操作期间磁阻随机存取存储器(MRAM)单元的图解。

图3A和3B是自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的图解。

图4A和4B是用于减少STT-MRAM中的读取干扰的电路配置的图解。

图5是STT-MRAM的写入驱动器的电路配置的图解。

图6是说明在STT-MRAM的读取操作期间的各种信号线状态的曲线图。

具体实施方式

在针对本发明具体实施例的以下描述和相关图式中揭示本发明的实施例的方面。在不脱离本发明范围的情况下可设想替代实施例。另外，将不详细描述或将省略本发明的众所周知的元件，以便不会混淆本发明的相关细节。

本文使用词语“示范性”来表示“用作实例、例子或说明”。本文描述为“示范性”的任何实施例均不一定解释为比其它实施例优选或有利。同样，术语“本发明的实施例”不要求本发明的所有实施例均包含所论述的特征、优点或操作模式。

如背景技术中论述，STT-MRAM对每一单元使用低写入电流，这是此存储器类型优于MRAM的优点。然而，单元读取电流可能接近或高于写入电流阈值，且因此致使无效的写入操作发生。为了控制存储器单元的读取干扰，本发明的实施例在读取操作期间包含电阻性元件。读取电流可通过所述电阻性元件而被控制到使无效写入/读取干扰的概率最小的范围。所述电阻性元件可选择性地用于读取操作且对于写入操作被绕过。所述电阻性元件可为任何具有电阻的元件，例如多晶体(poly)、有源元件(active)、阱和/或晶体管装置。

图4A说明用于减少STT-MRAM中的读取干扰的电路配置400。所述电路包含例如先前揭示内容中论述的位单元401，其包含耦合在位线420与源极线440之间的MTJ 405和晶体管410。此外，如上文论述，晶体管410耦合到字线430。电阻元件450耦合到位线420以控制读取电流且防止MTJ 405的读取干扰。如上文论述，所述电阻元件可为任何具有电阻的装置或装置组合，例如多晶体、有源元件、阱和/或晶体管装置。所述电阻性元件的大小可经设计而与MTJ的值成比例。如上文所述，MTJ针对状态“0”和状态“1”将具有两个电阻值。因此，电阻可基于最大电阻、最小电阻或平均电阻，只要所述电阻性元件的大小经过设计以减少读取干扰的可能即可。举例来说，假定MTJ具有2KΩ到4KΩ的电阻，则可在1KΩ到10KΩ或MTJ电阻的0.25到5.0倍的范围内确立电阻的值。再一次，上述内容仅为实例，且将了解，电阻值将基于MTJ的电阻值且须考虑电路的其它方面，例如晶体管480的强度、读出放大器设计，以及可能影响位单元的读取干扰/性能的类似因素。因此，所属领域的技术人员将了解，本文说明的电路配置仅为了便于描述本发明实施例的方面，且不希望将实施例限于所说明的元件和/或布置。

图4B说明其中电路配置400进一步包含隔离元件452和相关信令的替代实施例。电路包含例如在先前揭示内容中论述的位单元401，其包含耦合在位线420与源极线440之间的MTJ 405和晶体管410。此外，如上文论述，晶体管410耦合到字线430。电阻元件450和相关隔离元件452耦合到位线420以控制读取电流且防止MTJ 405的读取干扰。如上文论述，所述电阻性元件可为任何具有电阻的装置或装置组合，例如多晶体、有源元件、阱和/或晶体管装置。同样，隔离元件452可为任何可致使电阻性元件450在读取操作期间影响读取电流且在写入操作期间隔离电阻性元件450的装置或装置组合。举例来说，隔离元件452可为与电阻性元件串联耦合的传输门。然而，所属领域的技术人员将了解，可使用其它装置和/或装置组合，例如多路复用器和类似装置。此外，电阻性元件450和/或隔离元件452可以交替配置来布置以实现相同功能性。举例来说，切换装置可与电阻性元件450并联耦合以有效地绕过电阻性元件450。另外，另一切换装置可与电阻性元件450串联耦合以提供对电阻性元件450的额外隔离。因此，所属领域的技术人员将了解，本文说明的电路配置仅为了便于描述本发明实施例的方面，且不希望将实施例限于所说明的元件和/或布置。

返回参看图4B，隔离元件452可接收读取启用信号(rd_en)以使电阻性元件450的切换与读取操作协调。预充电(pre)可由耦合到位线420的预充电晶体管460接收。常规上，每条位线420存在一个预充电晶体管460。预充电晶体管460可用于读取和写入操作两者。读取预充电信号(rdpre)可由耦合到源极线440的读取预充电晶体管462接收。另一读取信号(rdb)可由耦合到位线的读取预充电晶体管480接收。晶体管480经配置以将源(例如，电源电压)耦合到位线以用于读取操作。读出放大器470耦合到位线且耦合到参考472，且可用于通过在读取操作期间放大BL_SA与RBL_SA线之间的电压差或电流差来确定位单元401的状态。参考位线RBL_SA也可具有对应于位线BL_SA中的电阻450的参考电阻性元件(未图示)。对信号和电路操作的额外论述在随后的图6的描述中。

因此，本发明的实施例可包含自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包括耦合到位线420和源极线440的位单元401以及插入在位单元401与读出放大器470之间的电阻性元件450。实施例可进一步包含耦合到电阻性元件450的隔离元件452。隔离元件452经配置以在读取操作期间从位线420中选择性耦合电阻性元件450，且也可经配置以在写入操作期间隔离电阻性元件450。

写入驱动器500和相关的隔离元件502和504耦合在位线420与源极线440之间以启用对位单元401写入数据。如上文论述，在STT-MRAM中，使电流通过MTJ 405可使自由层的极性改变，这又使MTJ 405的电阻改变，且这随后可被检测为位单元401的逻辑状态的改变。写入隔离元件502和504可为任何可将写入驱动器500选择性耦合和去耦的装置或装置组合。举例来说，写入隔离元件502和504可为与写入驱动器500串联耦合的传输门。此外，写入隔离元件可接收写入启用信号(未图示)以在写入操作期间协调耦合写入驱动器500。然而，所属领域的技术人员将了解，写入隔离元件502和504可为其它可用于实现相同功能性的装置和/或装置组合，例如多路复用器等。参看图5，说明用于写入线驱动器500的电路配置。写入线驱动器500可包含多个反相器510、520和530，其经配置以基于待写入到位单元的接收到的数据输入而以差动方式驱动位线(BL)和源极线(SL)。写入操作是此项技术中已知的，且本文将不进一步论述细节。

因此，本发明的实施例可包含上文论述的STT-MRAM装置，其进一步包含写入驱动器500，所述写入驱动器500经配置以将电信号提供到位单元401以在位单元401中存储逻辑状态。至少一个写入隔离元件(例如，502、504)与写入驱动器500串联耦合在位线420与源极线440之间。写入驱动器可包含串联耦合在数据输入与位线520之间的第一反相器520和第二反相器530以及串联耦合在数据输入与源极线440之间的第三反相器510。

图6中提供说明在STT-MRAM位单元401的读取操作期间的各种信号线状态的曲线图。在读取操作期间，提供到晶体管462的源极线读取预充电信号(rdpre)610处于高状态。因此，源极线将被放电。提供到隔离元件452的读取启用(rd_en)信号620从低状态切换到高状态，且隔离元件452从阻挡状态切换到传导状态。举例来说，在一个实施例中，读取启用(rd_en)信号620控制传输门(例如，隔离元件452)中的NMOS晶体管，所述NMOS晶体管在读取启用(rd_en)信号620处于高状态时被激活。提供到晶体管460的位线预充电信号(pre)630从高状态转变为低状态以允许位线充电。位线读取预充电信号(rdb)640从高状态转变为低状态。由于rdb 640被提供到P-MOS晶体管，因此晶体管480接通且提供用于读取操作的电流。晶体管480可被设计为即使在接通状态中也具有跨越晶体管480的压降。因此，位线的电压/电流将基于电阻性元件和MTJ的电阻值而变化，且将稳定在特定值(例如，650)。

随后，上述信号的稳定发生转变，可确立位线上的对应于存储在位单元401中的逻辑状态电压650。举例来说，WL 670从低转变为高，这激活字线晶体管410以选择待读取的位单元401。尽管仅说明一个位单元，但将了解，如此项技术中已知，多个位单元可耦合到共用位线。此外，如此项技术中已知，位单元和电路可经布置以形成存储器阵列。如此项技术中已知，在读出放大器处的位线电压650(BL_SA)稳定后，所述值可由读出放大器470响应于读出放大器启用信号680(SA_en)而读取(例如，在时间660)。由于电阻性元件在读取操作期间将在读取电路中，因此信号620(rd_en)可激活隔离元件452(如果提供)。如上文论述，读取操作期间的电流可经由电阻性元件450来控制，且将不产生对MTJ 405的逻辑状态的读取干扰。此外，电阻性元件的大小可根据MTJ 405的电阻性状态来设计，所述电阻性状态可基于MTJ 405的材料和物理大小而变化。

尽管上文论述了特定电压电平、转变、逻辑状态等，但将了解，仅为了说明性目的而提供这些特定电压电平、转变、逻辑状态等，且本发明的实施例不限于这些实例。举例来说，为了接通NMOS晶体管，需要将高电压/逻辑状态提供到其栅极。然而，将低电压/逻辑电平提供到PMOS晶体管的栅极以将其接通。因此，信号可被反转以实现相同的功能操作。因此，本文描述的功能性可使用不同的信令、装置和布置来完成。然而，实现本文描述的功能性的这些变化中的每一者均包含在本发明的实施例中。

鉴于上述内容，将了解本发明的实施例包含用于执行本文揭示的动作序列、功能、步骤和/或算法的方法。因此，本发明的实施例可包含用于防止自旋转移力矩磁阻随机存取存储器(STT-MRAM)装置中的读取干扰的方法。所述方法可包含在读取操作期间在位单元与读出放大器之间耦合电阻性元件，且在写入操作期间将电阻性元件去耦。所述方法可进一步包含在读取位线之前对位线进行放电(例如，630)，在读取位线之前对位线进行充电(例如，640)，在充电已稳定之后读取位线(例如，660)，且在读取位线之前和读取位线同时对源极线进行放电(例如，610)。

虽然上述揭示内容展示了本发明的说明性实施例，但应注意，在不脱离如所附权利要求书界定的本发明的范围的情况下可在其中做出各种改变和修改。同样，根据本文描述的本发明实施例的方法的功能、步骤和/或动作无需以任何特定次序执行。此外，虽然可以单数形式描述或主张本发明的元件，但复数形式也是预期的，除非明确声明限于单数形式。