公开/公告号CN101600243A
专利类型发明专利
公开/公告日2009-12-09
原文格式PDF
申请/专利权人 北方电讯网络有限公司;
申请/专利号CN200910159579.5
申请日2009-06-03
分类号H04W52/00;H04B7/005;
代理机构中国专利代理(香港)有限公司;
代理人王岳
地址 加拿大魁北克省
入库时间 2023-12-17 23:14:27
法律状态公告日
法律状态信息
法律状态
2015-01-21
授权
授权
2013-05-22
专利申请权的转移 IPC(主分类):H04W52/00 变更前: 变更后: 登记生效日:20130426 申请日:20090603
专利申请权、专利权的转移
2011-07-20
实质审查的生效 IPC(主分类):H04W52/00 申请日:20090603
实质审查的生效
2009-12-09
公开
公开
技术领域
本发明涉及一种信号的预失真。
背景技术
为无线基站所设计的功率放大器的一个目的就是要增加效率。效率的改进可以导致降低放大器的成本(例如,采用具有较低功率处理容量的较便宜的晶体管)和降低运转费用(例如,降低的尺寸、降低的冷却要求、降低的功率需求等等)。典型地,为了获取增加的效率而牺牲放大器的线性度。线性度是放大器以精确的比例(放大器的增益系数)将输入信号传递给输出信号的能力。当以效率为代价牺牲线性度时,放大器的输出信号就不以精确的比例传递给输入信号。
一种用于补偿放大器或者任一其他的非线性器件中的非线性的技术被称为预失真。在预失真技术中,在输入信号应用到非线性器件之前,对该输入信号应用非线性失真,以便使所应用的非线性失真,也就是“预失真”,对该非线性器件的非线性特性进行一定程度的补偿。为了满足制定的发射需求,通信系统中的非线性器件的非线性通常需要某种形式的线性化,这是因为线性度通常间接影响一个或多个制定规则。因此,通常使用预失真或某些其他的线性化技术,以便即使在线性度自身不是制定的发射需求的明显或直接规则时,也能实现制定的发射需求。
目前所使用的一种预失真技术被称为基带数字预失真。在表现为“存储器”的系统中(即,作为先前输入的函数的非线性特性),基于Volterra序列(或子集)的机制通常作为一种产生所需基带预失真的方式来使用。然而,预失真器的相应硬件实现是资源密集型的。
典型的“存储器多项式”预失真器使用由下述公式所描述的致动器:
其中K和Q是执行特定设计的参数,它们确定分别包含在预失真补偿中的致动器的分支(K+1)的数目和之前的取样或者“存储器”(Q+1)的数目,并且是确定预失真器所实现的非线性预失真的系数的矩阵。
注意到公式1.1仅表示了包含在满Volterra序列中的项的子集。
图1是实现公式1.1的传统存储器多项式预失真器100的方框图。
在图1中,传统的存储器多项式预失真器100包括K+1个分支,分支0到分支K,每个分支部具有相应的FIR(有限脉冲响应)滤波器,104-0到104-K以及相应的幂项块102-0至102-K,即x(n),x(n)|x(n)|,x(n)|x(n)|2,...,x(n)|x(n)|k,以便执行由公式1.1所定义的K+1个基函数。K个双路输入加法器112-0到112-(K-1)对K+1个分支的输出求和(只有双路输入加法器112-0和112-1在图1中示出)。
在图1中详细示出了预失真器100的第一分支中的FIR滤波器104-0。该FIR滤波器104-0是Q阶FIR滤波器,它包括Q个延迟元件106-1到106-Q,Q+1个乘法器108-0到108-Q以及加法器110。
在操作中,数字输入x(n)是由并行的K+1个分支中的每一个所处理的,这些分支的输出由K个双路输入加法器112-0到112-(k-1)进行求和。例如,根据第一个分支,第一个分支是幂为0或线性分支,所以幂块102-0简单地将输入x(n)传送到第一分支的FIR滤波器104-0。Q个延迟元件106-1到106-Q顺序地对该第一幂块102-0的输出进行延迟。FIR滤波器104-0的输入和Q个延迟元件106-1到106-Q的顺序延迟输出中的每一个都被抽出,并分别使用乘法器108-0到108-Q与各系数到相乘。乘法器108-0到108-Q的输出由加法器110来求和,并被传送到第一双路输入加法器112-0。
虽然加法器110在图1中以单个元件示出,但在某些情况下加法器110的功能采用多个加法器来实现,它们被设置共同地对Q+1个乘法器108-0到108-1的输出求和。例如,在某些情况下,加法器110可以由Q个双路输入加法器来实现,它们被设置共同地对Q+1个乘法器108-0到108-Q的输出求和。更一般地,可以使用在任意配置中设置的任意数目的功能元件,所述任意配置在数字输入信号的每个采样周期,用以对Q+1个乘法器108-0到108-Q的输出求和。
其他分支中的幂块102-1到102-K和FIR滤波器104-1到104-K都按照与第一分支中的幂块102-0和FIR滤波器104-0相似的方式来操作,尽管幂块102-1到102-K用输入信号x(n)与升至接连的较高幂的其振幅相乘,并且每个分支都使用了Q+1个系数到的单独集合,其中k是与幂相应的整数,在各分支中,输入信号x(n)的振幅在幂项块中升至所述幂。因此,预失真器100包括(K+1)*(Q+1)个系数到的总和。
在一些情况下,传统的致动器可以用来自满Volterra序列的额外“截项”(也就是,具有时差和/或具有多个幂项的组成项)来补充。
传统的存储器多项式预失真器,例如图1中所示的,在其每个分支中使用“幂项”(例如,包括在幂项块102-2中的|x(n)|2函数)作为它的基函数。在这些幂项的输出之间,值的较大变化通常导致具有高的动态范围要求的预失真器系数(即,需要大量的比特以便能表示最小值和最大值)。
图4示出了第五阶存储器多项式预失真器的基函数的输出振幅400,402,404,406和408的一个实例,其中该预失真器例如是图1的存储器多项式预失真器100。当在传统的存储器多项式预失真器中使用“幂项”基函数时合成系数通常需要大的动态范围,如第一阶基函数的输出振幅,也就是|x(n)|,与第五阶基函数的输出振幅,也就是|x(n)|5的比值所表示的,例如在图4中在0.25的标准化输入振幅时其是0.25/0.255=256。这种在第一阶基函数和第五阶基函数的输出振幅之间的较高比率意味着,如果传统的存储器多项式预失真器是要用于纠正包含了强第五阶分量的非线性,那么在该预失真器的第五阶分支中的Q+1个系数到的振幅就较大,也就是,系数潜在地具有需要较多比特的较大动态范围,从而对第五阶幂项块102-4(未明确地在图1中示出)的输出进行加权,以便该预失真器的第五阶分支中的滤波器104-4(未明确地在图1中示出)的第五阶预失真输出的振幅足够大,以提供所需的第五阶预失真。
所需要的能够表示幂项块102-0到102-K的输出的最大值和最小值以及预失真器致动器100的分支中的系数到的大量比特,导致在相应的组成算法单元(例如乘法器108-0到108-Q,加法器110和112-0到112-(K-1),未示出的累加器)的硬件实现中增加计算成本。然而,例如通过直接量化来减少所使用的比特数量将导致系统性能的下降,这是因为直接量化可以降低预失真的精确度。
为了尝试提高传统的存储器校正预失真系统的性能,在一些现有技术的系统中,定义了系数的多个集合,每个截然不同的系数集合被称为“分段”。每个分段的操作区域的范围与输入信号的振幅相应。例如,分段编号可以按照下式来确定:
lowerSecVal(φ)≤|x(n)|<upperSecVal(φ) (1.2)
其中lowerSecVal和upperSecVal是分别定义每个分段的下限和上限的矢量。在图2中示意性示出执行这种传统分段方案的预失真致动器200的一种可能的实现方式。
图2所示的预失真致动器200包括振幅检测器202,分段确定块206,K+1个分支,分支0到分支K以及K个加法器212-0到212-(k-1)。每个分支包括各自的FIR滤波器210-0到210-K。在图2中,FIR滤波器210-0到210-K中的每一个都实现为Q阶FIR滤波器,其意味着每个FIR滤波器210-0到210-K包括Q+1个抽头。分支1到K的每个都包括各自的乘法器208-1到208-K。分支2到K中的每一个更包括各自的幂项块204-1到204-(k-1)。
振幅检测器202连接到预失真致动器的输入,用以接收预失真器输入信号x(n)。预失真器输入也将该预失真器输入信号x(n)提供给分支0中的FIR滤波器210-0以及K个乘法器208-1到208-K中的每一个。振幅检测器202分别向分支1中的乘法器208-1和分支2到K中的每个幂项块204-1到204-(k-1)提供与该预失真器输入信号x(n)相应的振幅输出|x(n)|。分支2到K的各自幂项块204-1到204-(k-1)分别将它们从振幅检测器202接收的振幅输出|x(n)|,升到与其各自分支编号相应的接连的较高阶幂,也就是,分支2中的幂项块204-1对它从振幅检测器202接收的振幅信号|x(n)|平方。幂项块204-1到204-(k-1)的各自输出提供到乘法器208-2到208-K。K个乘法器208-1到208-K共同乘以它们各自的输入并将各自乘法结果提供到FIR滤波器210-1到210-K。K个加法器212-0到210-K对K+1个FIR滤波器210-0到210-K的输出求和,产生预失真的输出信号y(n)。
分段确定块206监视振幅检测器202的振幅输出|x(n)|,以便根据公式1.2确定当前的输入采样属于哪个分段编号并且根据所确定的分段编号调整致动器的每个分支的K+1个FIR滤波器210-0到210-K的分支系数到
这样,组成FIR滤波器210-0到210-K的系数可以响应于输入信号x(n)的瞬时振幅在每个采样周期n改变。
图3给出了系数分段是如何细分预失真特性的图形示例。图3是使用了分段方案的预失真致动器的输出包络振幅与输入包络振幅的曲线图,其中输入包络振幅波分段为15个分段300-1到300-15,它们分别表示输入包络的值范围,例如在公式1.2中所定义的。
在预失真致动器中使用系数分段对包含有该预失真致动器的存储器校正预失真系统具有许多影响。这些影响的例子包括;
1.预失真致动器必须在每个输入采样周期限据预定的标准能够完全改变其系数值(例如,输入包络振幅);
2.需要额外的逻辑来确定哪个分段与输入信号x(n)的当前输入采样的输入包络振幅相应;
3.每个分段都需要额外的存储器,这是因为需要训练来为每个分段产生系数从而产生所需的预失真;以及
4.必须对每个分段应用训练算法,从而提高该训练算法的全部计算需求。
虽然系数分段通常提高整体的性能,即非分段的系数多项式存储器校正预失真器,但性能的提高也带来了硬件和计算成本的进一步增加。
发明内容
提供了一种用于基于存储器多项式的存储器校正和线性化的结构,其中下面的非线性基函数被划分为多个较小集合,它们在一个或多个输入信号特征的特定范围上进行定义,例如,输入信号的振幅和/或相对于某个时间标记或参考的输入信号的时间特征,诸如,像WiMAX的TDD(时域复用)系统中紧跟同步标记的多个采样周期。非线性基函数分段被构造,使得基函数之间的差别保持在最小,而这种差别趋于减小结果系数的动态范围。
在一些实施例中,例如通过控制训练信号的量化水平来避免强调“不关心”区域,从而修改系数训练过程从而进一步减小系数的动态范围,该训练信号例如具有极低的功率水平。
在一些实施例中,采用混合方法,其中预失真致动器的一些分支采用全局,即非分段的基函数,这些分支典型地用于较低阶的多项式功率项,并且至少一个分支使用分段的基函数。
本发明的实施例可以通过潜在地减少硬件资源的需求便于硬件的有效实现,只对校正性能仅仅很小的影响。
根据一个主要方面,本发明提供了用于预失真数字输入信号的预失真致动器,该预失真致动器包括:多个分支,每个执行各自的基函数,其中对于多个分支中的至少一个的每个,各自基函数是对于各自多个分段中的每一个分段具有各自截然不同定义的分段的基函数,各自多个分段定义了与该数字输入信号相关的至少一个输入信号特征的范围。。
在一些实施例中,该多个分支中的至少一个包括所有的多个分支。
在一些实施例中,各自多个分段对于多个分支中的每个来说都是相同的。
在一些实施例中,该至少一个输入信号特征包括该数字输入信号的振幅,以致于每个分段的基函数对于各自多个分段中的每一个分段具有各自截然不同定义,其定义了数字输入信号的振幅范围。
在一些实施例中,该至少一个输入信号特征包括数字输入信号的时间特征,以致于每个分段的基函数对于各自多个分段中的每一个分段具有各自截然不同定义,其定义了与数字输入信号相关的相对于某个时间标记的时间周期。
在一些实施例中,该至少一个输入信号特征包括该数字输入信号的时间特征和该数字输入信号的振幅,以致于每个分段的基函数对于多个分段中的每一个分段具有各自截然不同定义,其定义了:
a)与该数字输入信号相关的相对于某个时间标记的时间周期;以及
b)该数字输入信号的振幅范围。
在一些实施例中,定义了与数字信号相关的时间周期的各自多个分段中的每个分段,与数字输入信号的各自多个采样周期对应。
在一些实施例中,每个分段的基函数包括标准化因子,该因子在各自多个分段的每一个上保持不变。
在一些实施例中,每个分段的基函数包括标准化因子,它在每个分段基础;以及每个分支基础的至少一个上变化。
在一些实施例中,每个分段的基函数根据下式来实现:
fk(x(n),φ)=x(n)(normEnv(x(n),φ)k(upperSecVal(φ)-lowerSecVal(φ))+lowerSecVal(φ))sFact(k,φ)
这里,
其中k是分支编号,x(n)是输入信号,φ是分段编号,其根据下式来确定:
lowerSecVal(φ)≤|x(n)|<upperSecVal(φ),
这里,lowerSecVal和upperSecVal是分别定义每个分段的下限和上限的向量,并且sFact(k,φ)是标准化因子,它单独地被定义用于多个分支中的每个致动器分支k和多个分段中的分段φ。
在一些实施例中,对于每个分段的基函数,该标准化因子sFact(k,φ)在各自多个分段上是常量。
在一些实施例中,该标准化因子sFact(k,φ)根据下式来确定:
其中max(upperSecVal(φ))是用于所有分支k和分段φ的上分段值upperSecVal(φ)的向量的最大上分段值。
在一些实施例中,该标准化因子sFact(k,φ)根据下式来确定:
在一些实施例中,对于至少一个分段的基函数,适应地调整各自多个分段的分段边界。
在一些实施例中,多个分支中的每个分支包括有限脉冲响应(FIR)滤波器,其被配置为对各自分支的各自基函数的输出相应地进行滤波。
在一些实施例中,该预失真致动器还包括:多个加法器,被配置为对FIR滤波器的输出共同相加以产生预失真的数字信号。
在一些实施例中,每个FIR滤波器的操作部基于滤波器系数的各个集合,该预失真致动器进一步包括用于每个FIR滤波器的多个分支中每个的截然不同的系数集合。
在一些实施例中,预失真致动器进一步包括分段确定器,其被配置为:对于数字输入信号的每个采样周期,基于数字输入信号的至少一个输入信号特征的当前值,来确定各自多个分段的当前分段,并且基于该当前分段,选择用于多个分支的每个的各自FIR滤波器的各自截然不同系数集合之一。
在一些实施例中,对于每个分段的基函数:
使用包括训练信号调节的系数训练算法来确定用于多个分段的每一个分段的各自系数集合。
根据本发明的另一主要方面,本发明提供一种功率放大器系统,包括:
根据第一主要方面的预失真致动器,其被配置为预失真基带数字输入信号,以产生预失真的基带数字信号;
上变换功能,其被配置为产生相应于该预失真的基带数字信号的预失真的射频(RF)信号;
预失真致动器模型,其被配置为确定预失真致动器的每个分支的预失真系数,其中该预失真致动器基于该预失真系数预失真该基带数字输入信号;
功率放大器,其被配置为放大该预失真的RF信号,以产生RF输出信号;以及
下变换功能,其被配置为产生相应于RF输出信号的基带数字输出信号,
其中,该预失真致动器模型基于基带数字输出信号和预失真的基带数字信号,为预失真致动器的每个分支确定预失真系数。
在一些实施例中,每个分段的基函数包括标难化因子,它在每个分段基础;以及每个分支基础中的至少一个上变化。
对于本领域技术人员来说,通过对本发明特定实施例的下面的描述,本发明的其他方面和特征将会变得显而易见。
附图说明
本发明的实施例将参考以下附图更详细地进行描述:
图1是示出了传统的预失真致动器的框图;
图2是传统的系数分段预失真致动器的示意图;
图3是使用了分段系数的传统预失真致动器的输入包络振幅与输出包络振帽特性的曲线图;
图4是基于传统全局基函数的预失真致动器的潜在全局基函数的输入振幅与输出振幅的曲线图;
图5是示出按照本发明实施例的具有分段基函数的预失真致动器的框图;
图6是按照本发明实施例的具有分段基函数的预失真致动器的示意性实现图;
图7是按照本发明实施例的预失真致动器的潜在分段基函数的输入振幅与输出振幅的曲线图,其中用于执行预失真致动器的每个分支的分段基函数的标准化因子在分段和分支上保持不变;
图8是按照本发明另一实施例的预失真致动器的潜在分段基函数的输入振幅与输出振幅的曲线图,其中用于执行预失真致动器的每个分支的分段基函数的标准化因子在每一分段的基础上是变化的,而在分支上保持不变;
图9是图7和图8中示出的分段基函数以及图4中示出的传统全局基函数的输出振幅动态范围的差别的曲线图;
图10是示出根据本发明的实施例,具有较大动态范围的训练信号对系数的动态范围的影响的曲线图,其中计算这些系数用以执行分段的基函数;
图11是示出根据本发明的实施例,执行分段基函数所计算的系数潜在地降低动态范围以作为信号调节的结果,来降低在系数训练期间所使用的训练信号的动态范围的曲线图;
图12和13分别是根据本发明的实施例,目标输出,以及与在具有和不具有训练信号的输入信号调节的训练之后产生的输出相关的纠错的图,用于:具有传统全局非线性基函数的预失真致动器;当使用全局非线性基函数的具有传统的受软件约束的系数值的预失真致动器;根据本发明实施例的用于预失真致动器的每个分支的具有全局标准化因子的分段基函数的预失真致动器;根据本发明实施例的用于预失真致动器的每个分支的具有分段标准化因子的分段基函数的预失真致动器;以及根据本发明实施例的具有全局和分段基函数相结合的混合预失真致动器;
图14是根据本发明的特定实施例,相对于图13所示的结果,概括了基于传统的全局基函数的预失真致动器和基于分段基函数和基于混合基函数的预失真致动器的几个非常特殊的示例之间性能对比的表格;以及
图15是根据本发明的实施例,具有数字预失真的功率放大器系统的示意图。
具体实施方式
在下面对实施例的详细描述中,对构成说明书一部分的附图进行参考,在图中所示出的表示了实现本发明的示意性实施例。这些实施例会详细地进行描述,以便使本领域技术人员能够实现本发明,可以理解,也可以采用其他实施方式,并且所做出的逻辑的、机械的、电的以及其他改变都不背离本发明的范围。因此,下面的描述不是企图要进行限制,其范围由所附的权利要求来限定。
在存储器校正预失真系统的发展中的一个挑战是,以硬件有效的方式实现预失真致动器。典型地,与存储器校正预失真致动器相关的系数:
●具有较大动态范围,其对于构成致动器的算术单元需要较大字长(增加的尺寸和成本),或者
●通过增加系数计算算法的复杂度来实现降低的动态范围,例如,通过使用有界的系数值范围(这也会降低可达到的校正性能)。
为了解决使用基于传统的全局基函数的预失真致动器中固有的动态范围影响,本发明的实施例提供了一种在每个分段基础上潜在的基函数变化的结构。
在一些实施例中,潜在的基函数和系数值在每个分段基础上都会改变。
图5是示出按照本发明实施例的具有分段基函数和系数值的预失真致动器500的示意性框图。在图5中,预失真致动器500包括用于K+1个分段的基函数的集合的K+1个分支,分支0到分支K(只在图5中明确地示出分支0,1和K),其中每个分支分别包括FIR滤波器504-0到504-K,以及分段的基函数块fk(x(n),φ)502-0到502-K,其中x(n)是数字输入信号,φ是分段编号并且k是分支编号。
分段基函数块,例如图5中的分段基函数块502-0到502-K,是执行分段基函数的功能块,它们具有用于多个分段中每个的截然不同定义函数,其中每个定义了数字输入信号的至少一个输入信号特征的各个范围,例如,像数字输入信号的有界振幅范围的物理特性,和/或像相对于某个时间标记或基准的数字输入信号的采样周期数目的时间特性。也就是,分段的基函数具有在数字输入信号的一个或多个输入信号特征的截然不同范围上的截然不同定义,这里,输入信号特征的截然不同范围定义了分段基函数的分段。
预失真致动器500还包括K个双路输入加法器512-0到512-(K-1),它们共同对K+1分支,分支0到分支K的K+1个FIR滤波器504-0到504-K的输出求和,从而产生预失真的数字输出信号y(n)。虽然K个双路输入加法器512-0到512-(K-1)在图5所示的实施例中被设置为共同对K+1个分支的输出求和,但更通常地,可以使用在任何配置中设置的任意数目的功能元件,所述任何配置对数字输入信号的每个采样周期的K+1个分支的输出求和。
在图5中示出了第一份支,分支0的FIR滤波器504-0的构成处理元件。其他分支,分支1到分支K中的其他FIR滤波器504-1到504-K的构成处理元件没有示出,但可以理解它们与第一FIR滤波器的构成处理元件是相似的。与图1所示的FIR滤波器104-0相似,图5所示的FIR滤波器504-0包括Q个延迟元件506-1到506-Q,Q+1个乘法器508-0到508-Q以及加法器510。
在操作中,数字输入信号x(n)是由K+1个分支中的每一个并行处理的,并且分支的输出由K个双路输入加法器512-0到512-(k-1)来求和的。例如,参考第一分支,对于每个采样周期,第一分段的基函数块502-0确定作为数字输入信号x(n)和分段编号φ的函数的第一分段基函数f0(x(n),φ)的输出,该分段编号与该数字输入信号x(n)所落入的范围相应。
FIR滤波器504-0的Q个延迟元件506-1到506-Q顺序地延迟第一分段基函数块502-0的输出。FIR滤波器504-0的输入和Q个延迟元件506-1到506-Q顺序地延迟的输出中的每一个都被抽头,并且分别使用乘法器508-0到508-Q乘以各自系数到。乘法器508-0到508-Q的输出由加法器510求和并传送到第一双路输入加法器512-0中。
虽然加法器510在图5中以单一元件示出,但在一些实施例中,加法器510的功能性是由多个加法器来实现的,它们被设置为共同对Q+1个乘法器508-0到508-Q的输出求和。例如,在一些情况下,加法器510可以由Q个双路输入加法器来实现,这些加法器被设置为共同对Q+1个乘法器508-0到508-Q的输出求和。更一般地,可以使用在任何配置中设置的任意数目的功能元件,对数字输入信号x(n)的每个采样周期所述任何配置用来对Q+1个乘法器508-0到508-Q的输出求和。
在一些实施例中,FIR滤波器504-0中的系数到是依赖于分段的,也就是,分段的系数。
其他份支中的分段基函数块502-1到502-K和FIR滤波器504-1到504-K与第一分支,分支0中的第一分段基函数块502-0和FIR滤波器504-0相似的方式来工作,尽管分段基函数块502-1到502-K执行不同的分段基函数f1(x(n),φ)到fk(x(n),φ),并且每个分支使用单独的Q+1个系数到的集合,其中k是与分支编号相应的整数。因此,图5所示的基于分段的基函数预失真器500包括(K+1)*(Q+1)个系数到的总和。
在使用分段系数一些实施例中,图5所示的基于分段基函数的预失真器500包括与(K+1)*(Q+1)*分段数量相等的系数总数,也就是用于每个分段的(K+1)*(Q+1)个系数。
分段基函数f0(x(n),φ)到fk(x(n),φ)的使用允许定义这些基函数,从而降低基函数之间的相对差,而同时,也会潜在地降低对校正/线性化性能的影响,其中这些是在基于全局基函数的预失真致动器中,由直接量化技术或传统的系数分段技术产生的。
在本发明的一些实施例中使用的一个分段基函数集合由下式给出:
fk(x(n),φ)=x(n)(normEnv(x(n),φ)k(upperSecVal(φ)-lowerSecVal(φ))+lowerSecVal(φ))sFact(k,φ)
(2.1)
其中
其中sFact(k,φ)是标准化因子,它包括独立地为每个致动器分支k和分段φ所定义的常量值的矩阵。
在一些实施例中,sFact(k,φ)在分段基函数的分段上是保持不变的,即,全局标准化因子。在其他的实施例中,sFact(k,φ)根据下式来确定:
其中max(upperSecVal(φ))是用于所有分支k和分段φ的上分段值upperSecVal(φ)的向量的最大上分段值。
在一些实施例中,sFact(k,φ)在每个分段基础上变化。在其他的实施例中,sFact(k,φ)根据下式来确定:
即为每个分段sFact(k,φ)设置用于该分段的上分段值。
在图6中示意性地示出这种类型的致动器的一种可能的实现方式。
图6是基于分段基函数的预失真致动器600的示意图,该预失真致动器600包含:振幅检测器602,其具有连接到该预失真致动器输入端的输入,用以接收数字输入信号x(n);第一乘法器614,其具有连接到该振幅检测器602的输出端的第一输入;第一加法器616,其具有连接到该第一乘法器614的输出端的第一输入;分段确定块606,其具有连接到该振幅检测器602的输出端的输入;K+1个分支,分支0到K,以及K个输出加法器,612-0到612-(K-1),它们被设置共同对K+1个分支的输出求和以产生预失真的数字输出信号y(n)。
分支2到K中的每一个都包括各自的幂项块604-1到604-(K-1),它们中的每一个执行与其各自分支编号相应的幂函数,并且具有连接到第一加法器616的输出端的输入。
分支1到K中的每一个都包括第一各个乘法器618-1到618-K,具有连接到第一各个乘法器输出端的第一输入的各个加法器620-1到620-K,以及具有连接到各个加法器620-1到620-K的输出端的第一输入的第二各个乘法器622-1到622-K。
在分支0中,FIR滤波器610-0的输入连接到该预失真器的输入,用于接收数字输入信号x(n)。
在分支1到K中,每个分支的第二各个乘法器622-1到622-K的第二输入连接到该预失真器的输入,用于接收数字输入信号x(n),并且FIR滤波器610-1到610-K的输入分别连接到第二各个乘法器622-1到622-K的输出端。
在分支1中,第一各个乘法器618-1具有连接到第一加法器616的输出端的输入。
在分支2到K中,每个分支的第一各个乘法器618-2到618-K具有连接到该分支的各个幂项块604-1到604-(K-1)的输出端的输入。
图6中的幂项块604-1到604-K在第一加法器616的输出上执行幂函数。因此,尽管未在预失真致动器600的分支0和1中明确示出幂项块,但应该理解,分支1中第一加法器616的输出端和第一各个乘法器618-1的输入端之间的连接,可以被认为是1阶幂项块,因为c1=c。
分段确定块606连接到K+1个FIR滤波器610-0到610-K中的每一个的输入。
注意到,在图6中为了简化设计定义了几个常量。分段特定常量preFact(φ)和preAdd(φ)分别提供给第一乘法器614和第一加法器616的第二输入。分段和分支特定常量postFactk(φ)和postAddk(φ)提供给分支1到K的第一各个乘法器618-K的第二输入和各个加法器622-K,其中k对应分支编号。
图6中的常量按照下式来定义:
preAdd(φ)=-lowerSecVal(φ)×preFact(φ) (2.6)
postFactk(φ)=(upperSecVal(φ)-lowerSecVal(φ))sFact(k,φ) (2.7)
以及
postAddk(φ)=lowerSecVal(φ))×sFact(k,φ) (2.8)
这些常量可以预先计算并存储在存储器中。此外,它们可以用可变位移和低分辨率乘法器来实现,这种乘法器与全精度乘法器不同,从而潜在地减少预失真所使用的硬件资源。
在操作中,振幅检测器602向第一乘法器614和分段确定块606提供相应于预失真器数字输入信号x(n)的振幅的振幅输出|x(n)|。分段确定块606例如使用公式(1.2)确定振幅|x(n)|所属的分段编号φ。
所确定的分段编号φ然后用于调整K+1个FIR滤波器610-0到610-K的系数到。所确定的分段还根据上面所提供的公式2.5,2.6,2.7和2.8来确定上面所确定的常量preFact(φ),preAdd(φ),postFactk(φ)和postAddk(φ)的值。
第一乘法器614用分段特定常量preFact(φ)乘以振幅检测器602的振幅输出|x(n)|。第一加法器616将该第一乘法器614的输出与分段特定常量preAdd(φ)相加在一起。
分支2到K的各个幂项块204-k分别对第一加法器616的其各个输入执行相应于它们各自的分支编号的幂函数,也就是,分支2中的幂项块604-1对其从第一加法器616的输出端接收的输入平方。
在分支1中,第一各个乘法器618-1用常量postFact1(φ)乘以第一加法器616的输出,各个加法器620-1将该第一各个乘法器618-1的输出与常量postAdd1(φ)相加在一起,并且第二各个乘法器622-1将各个加法器620-1的输出与数字输入信号x(n)相乘。FIR滤波器610-1参考图5所示的FIR滤波器504-0,根据上述FIR滤波器的操作处理第二各个乘法器622-1的输出。在分支2到K中的第一各个乘法器618-K、各个加法器620-K、第二各个乘法器622-K和FIR滤波器610-K的操作,都与第一分支中的相应元件的操作相似,这里K是分支编号,因此,为了简洁,省略了对它们操作的额外明确描述。
K个输出加法器612-0到612-(K-1)对K+1个FIR滤波器610-0到610-K的输出求和,以产生预失真数字输出信号y(n)。
当将图6的基于分段基函数的预失真致动器600与图2的传统的基于全局基函数的预失真致动器200相比较时,基于分段基函数的预失真致动器所增加的硬件成本就是位于FIR滤波器之前的致动器分支中的K+1个实数乘法器(第一乘法器614和K个第一各个乘法器618-1到618-K)和K+1个实数加法器(第一加法器616和各个加法器620-1到620-K)。这种增加的成本与在实现复数FIR滤波器610-0到610-K时所节约的硬件成本相比,通常不那么显著,这种滤波器通常包括比实数乘法器和加法器高一阶的振幅。因此,潜在地减少了FIR滤波器的系数的动态范围的需求,并且也相应地减少了FIR滤波器的加法器和乘法器所需的精确比特数目,这也就抵消了FIR滤波器之前的加法器和乘法器的额外硬件成本。
在公式2.1和公式2.2的一般上下文内,可以获得分段基函数的几个不同的集合。例如,如果sFact(k,φ)的值在分段和分支中都保持为常量,那么就会获得例如在图7中示出的分段基函数。
图7是标准化的分段基函数输出振幅与标准化的输入振幅|x(n)|的曲线图,其中该标准化的输入振幅已经被划分为16个分段700-1到700-16。图7中示出了5个分段基函数的标准化输出振幅,它们是由公式2.1和2.2来定义的,sFact(k,φ)在所有的分段和分支中都保持为常量。例如,分段700-10包括第一到第五阶标准化的基函数输出的分段702-10、704-10、706-10、708-10和810-10。
另一方面,如果sFact(k,φ)的值在每个分段基础上都改变,但在分支上都保持为常量,那么就能获得图8所示的结果基函数。与图7相似,标准化的输入振幅范围被划分为16个分段800-1到800-16。然而,在每个分段基础上改变sFact(k,φ)意味着可以为每个分段有效地对分段基函数“标准化”,以便在第十分段800-10中,减小第一阶分段基函数802-10的输出振幅分别与第二到第五阶分段基函数804-10、806-10、808-10和810-10的输出振幅之间的动态范围,甚至相对于图7的分段700-10的分段基函数的输出振幅之间的差值,也能有所减小。因此,注意到第二种方法趋向于导致FIR滤波器系数与常量sFact(k,φ)相比具有甚至进一步降低的动态范围,但通常这也对失真性能有影响。
公式2.1仅是用公式的方式进行了示例,它提供了标准化的分段非线性基函数集合。在本发明的一些实施例中使用可选择的公式,实现其他的标准化分段非线性基函数集合。
图9中示出了图7和8所示的分段基函数的两个集合相对于典型的全局基函数(诸如在图4中所示的)的比铰。在分段基函数预失真器的分支中,系数的动态范围的减小相对于分段基函数的输出之间的相对差值的减小,是明显的。例如,在第一阶基函数输出900上的点910(分段和全局的第一阶基函数所共有的)与在第五阶分段基函数的点912的比率大约为0.25/0.2=1.25,其中该第五阶分段基函数在每个分段基础上sFact(k,φ)都在改变,但是910上的第一阶传统全局基函数与914上的第五阶传统全局基函数的比值却在0.25/0.255=256。注意到第一阶分段基函数输出900与第二到第五阶分段动态基函数输出的比值实质上与第一阶全局基函数输出900与第二阶全局基函数输出902的比值相同,其中该第二到第五阶分段动态基函数在每个分段基础上sFact(k,φ)都在改变,但是第一阶全局基函数输出900与第三到第五阶全局基函数输出904、906和908的比值却实质上分别高于其与第二阶全局基函数输出902的比值。
通常,注意到分段的数目越少,基函数输出振幅之间的相对差值就越大,并因此,每个基函数的所需的系数的动态范围就会潜在地变得更大。
为了确定预失真致动器系数,例如,导致期望的预失真特性的图5的预失真致动器500的FIR滤波器504-0到504-K的系数到使用系数训练算法。
现在参考图15讨论预失真致动器系数训练算法的操作。
图15是根据本发明实施例的带有数字预失真的功率放大器系统1500的示意图。该功率放大器系统1500包括预失真致动器1510、上变换功能1511、功率放大器1512、下变换功能1513和预失真致动器模型1514。该预失真致动器1510例如可具有与图5所示的预失真致动器500或图6所示的预失真致动器600相似的示意结构。
预失真致动器1510的信号输入连接到功率放大器系统1500的输入端,用以接收数字输入信号x(n)1502。上变换功能1511的输入和预失真致动器模型1514的第一输入端都连接到预失真致动器1510的输出端,用以接收经预失真的输入信号y(n)1504。上变换功能1511的输出连接到功率放大器1512的输入端。上变换功能1511被配置为将基带预失真的输入信号y(n)1504转换为相应的RF信号,该RF信号被提供作为功率放大器1512的输入。RF输出信号v(n)1506在功率放大器1512的输出端产生,其连接到该功率放大器系统1500的输出端以及下变换功能1513的输入端。下变换功能1513将RF输出信号v(n)1506转换为相应的基带信号w(n)1507,该信号也会由功率放大器1512的增益(A)衰减。下变换的信号w(n)1507在下变换功能1513的输出端产生,其连接到预失真致动器模型1514的第二输入端。下变换功能1513被配置为“撤销”上变换,并分别放大上变换功能1511和功率放大器1512的功能性,以便使基带信号w(n)1507能够与基带信号y(n)相比较,如下所述。预失真致动器模型1514的系数输出连接到预失真致动器1510的系数输入,以便使预失真致动器系数1508能够从预失真致动器模型1514传送到预失真致动器1510中。
在操作中,预失真致动器1510的作用是要将预失真应用到数字输入信号x(n)1502上,从而使下变换功能514的输出端上的基带数字输出信号w(n)1507约等于数字输入信号x(n),也就是:
w(n)≈x(n) (3.1)
公式3.1中的≈符号表示怎样构成可接受的近似值,例如,这可由线性需求来确定,这种需求例如从一个或多个与制定的发射需求相关的标准进行潜在地非直接推断。
实际的基带数字输出信号w(n)1507可以表示为:
w(n)=fPA(fPD(x(n))) (3.2)
这里fPD(·)是与预失真致动器1510相关的非线性函数,fPA(·)是与功率放大器1512相关的按照所需的线性增益因子A标准化的当量基带非线性函数。
为了满足公式3.1,预失真致动器1510所采用的预失真,也就是预失真致动器1510的非线性函数fPD(·)必须是这样的以致于预失真传输函数fPD(·)约是功率放大器1512的传输函数fPA(·)的非线性失真的逆,其中fPD(·)是预失真致动器的预失真系数的函数,也就是:
fPA(fPD(x(n)))≈x(n) (3.3)
预失真致动器1510的输出端的预失真的数字输入信号y(n)1504可以表示为:
y(n)=fPD(x(n)) (3.4)
而下变换功能1513的输出端的基带数字输出信号w(n)1507可以表示为:
w(n)=fPA(y(n)) (3.5)
将公式3.4代入公式3.5,得到:
w(n)=fPA(fPD(x(n))) (3.6)
预失真致动器模型1514从预失真致动器1510的输出端接收预失真的基带数字输入信号y(n)1504,并从下变换功能1513的输出端接收输出基带数字信号w(n)1507。预失真致动器模型1514利用系数训练算法来确定系数的集合,这导致用于预失真致动器模型1514的传输函数fPD_MODEL(·),其约是功率放大器1512的非线性函数fPA(·)的逆,也就是:
fPD_MODEL(w(n))≈y(n) (3.7)
将公式3.5代入公式3.7,产生:
fPD_MODEL(fPA(y(n))≈y(n) (3.8)
从公式3.8中可知,函数fPD_MODEL(·)是函数fPA(·)的逆。
换言之,将预失真致动器1510的系数设置为用于预失真致动器模型1514的系数,这些系数被确定以满足公式3.6和3.8,从而根据下式获得预失真致动器1510的函数fPD(·):
从而满足公式3.1和3.3。
在训练过程中,为了确定满足公式3.9的预失真致动器系数,将训练信号应用到预失真致动器1510的输入端,并如上所述确定预失真致动器模型1514的系数以满足公式3.8。这些系数然后被传送送给预失真致动器1510。其过程反复地重复以改进预失真致动器系数的值。
在一些实施例中,基于分段基函数的预失真致动器系数,例如图5的FIR滤波器504-0到504-K和图6的604-0到604-K的系数,的动态范围,能够通过应用信号调节进一步地减小,用于控制系数计算/训练过程中所涉及的训练信号的“底层(floor)”。
现在参考图10和11讨论信号调节的潜在影响的实例。
图10是具有两个训练信号1000,1002的系数训练的系数频率响应1004的曲线,其中信号1000在标准化的频率1附近具有相对极低的信号功率(大约-120dB),其中标准化的采样频率被定义为FS==2。
在反馈接收器中,这种类型的信号,即相对极低的信号功率的信号1000,通常在预失真致动器的输入端看到,这是由于模拟频带限制滤波器。从图10中可以看出,在标准化的频率1处,第一训练信号1000和第二训练信号1002之间的信号底层差,有效地给出了系数计算算法在受影响的区域中额外的自由度,这由第一训练信号1000具有这样的的低信号功率的频带上,通过系数频率响应1004的增加来示出。所计算的预失真致动器的系数结果会变得不必要地大。
通过控制训练信号中的量化水平,或者人为地增加噪声底层,这种影响会潜在地减轻。例如,通过提高第一训练输入1000的噪声底层到大约-65dB,就能获得图11给出的结果。
图11是具有两个训练信号1100和1102的系数训练的系数频率响应1104的图。第二训练信号1102与图10的第二训练信号1002相同,但第一训练信号1100的噪声底层相对于图10的第一训练信号1000的大约-120dB的噪声底层,提高到-65dB。图11的系数频率响应1104相比较于图10的系数频率响应1004,没有在0.6到1.4的标准化频率范围上提高。已经证实了由使用诸如图11所示的训练信号1100和1102确定的系数导致的复数FIR滤波器的最终相对良性滤波器响应(例如,接近FS/2的低增益),相比于图10所示的滤波器响应1004的致动器系数的原集合,在最大系数值上潜在地导致8x的减小。
为了示出不同基函数选项的影响,现在参考图12到14讨论使用同一训练信号的集合的校正性能和系数动态范围。
应当注意到,图12到14所示出的比较结果是基于传统预失真器的非常特定实例和本发明实施例的非常特定实例,它们被提供都仅是用于示例的目的,只应当看作与传统预失真技术的非常特定实现相比本发明实施例的特定实例的潜在的相对优点,而不应被看作是限定了本发明所有实施例的相对优点。
图12和13分别是用于各种传统的预失真方法和本发明实施例的各种预失真方法的,具有和不具有信号调节的用于预失真的校正误差和目标输出信号的频谱曲线图。注意到在图12和13中,误差“Gen.Unconstr.”1202、1302指的是用于典型全局,即非分段的,基函数的校正误差;误差“Software Constr.”1204、1304指的是用于典型的全局基函数的校正误差,其系数通过训练算法中增加的复杂度来约束,例如参照图3所讨论的传统分段的系数方法;误差“NL Secs Type#1”1206、1306指的是具有全局标准化参数的分段基函数的校正误差,例如公式2.1提供的示范性的分段基函数sFact(k,φ),其中sFact(k,φ)在分段和分支上保持常量;误差“NL Secs Type#2”1208、1308指的是具有以分段为基础的标准化因子的分段基函数的校正误差,例如公式2.1中所提供的示范性的分段基函数sFact(k,φ),其中sFact(k,φ)在分段上变化,而在分支上保持常量;以及误差“NL Secs Type#3”1210、1310指的是使用分段和非分段基函数的混合的预失真的校正误差。
图14提供的表格中给出了结果致动器系数的最大的最大值。注意到致动器的输入和输出由小数值来表示。因此,如果系数具有大于1的振幅,那么致动器的内部算术单元的大小就会增加,以便来表示操作数和算术结果。各种方法所需的额外的比特数目在图14所示的表格的第三和第五列中列出,这两列分别用于不具有和具有信号调节的训练。例如,用于通用的非约束全局基函数且不具有信号调节的最大绝对系数值为673336.277,这将需要20个额外的比特精度,来表达x(n)所需的比特。
在对一般的全局基函数和分段基函数进行比较中,可以看到减小了系数动态范围,这对校正性能产生了某一影响。例如,用于带有全局标准化因子的分段基函数的校正误差1206、1306与用于一般的非约束全局基函数的校正误差1202、1302具有可比性,而系数的动态范围降低了几个阶的振幅(如图14的表格所示,使用全局标准化因子的分段的基函数相对于一般的非约束全局基函数,其最大的绝对系数值从673336.27减小到51.64(不具有信号调节),以及从598742.618减小到9.911(具有信号调节))。
在这种特定的实例中,这个动态范围的减小潜在地转化为在致动器相应的硬件实现中,面积减小约40%。也注意到,对于分段的基函数预失真致动器,信号调节的使用减小了额外的字长需求30%或更多。
在一些实施例中,与分段相关的训练数据基于与某一事件相对的时间期间来更新和获取。
在一些实施例中,致动器分段的操作边界适应性地被调整以潜在地进一步减小系数动态范围。在一些实施例中,分段的至少一个子集的操作边界适合于充分地平衡输入信号的采样数量,这些采样有可能落在每个分段内。注意到通常,分段的数目越少,因而分段的范围越大(假设分段的全部集中范围保持不变),基函数的输出振幅之间的相对差就越大,因此,每个基函数的系数的潜在动态范围就越大。因此,无论所选择的是适应性的还是静止的,分段的数量和/或在其上定义单个分段的范围,都是特定的实现方式的细节,它是考虑到例如由包括更多分段引起的电路复杂度/成本和由潜在与较少分段和/或较大分段相关的增加的动态范围需求引起的电路复杂度/成本之间的权衡来确定的。
虽然图5和6所示的实施例包括单独的并行的处理分支,其中每个分支分别包括单独的数字处理元件,例如图5和6中的FIR滤波器504-0到504-K以及610-0到610-K,更一般地,可以预想任意数量的数字处理元件的设置,其被利用以便实现图5和6的实例所提供的特定实现方式的功能。例如,参考图5,不是使用用于每个分支的单独的FIR滤波器,而是潜在地使用以M倍数字输入信号的采样频率工作的FIR滤波器,其中M是整数,以对高达M个分段基函数块502-0到502-K的输出进行滤波。
本发明的一些实施例可潜在地应用到包含非线性放大器,例如,蜂窝基站(例如,CDMA(码分多址)、UMTS(全球移动电话系统)、4G基站(例如WiMAX、LTE(长期演进)和“白空间”)和无线联网设备(例如,IEEE 802.11兼容联网设备))的系统中。
在一些实施例中,预失真系统是在无线电发射机的特定用途集成电路上实现的,它也与双路输入Doherty放大器配对,例如,在本发明申请人共同申请的于2008年4月17日提交的美国专利申请公开号:2008/0088369中描述的,其全部内容在此结合以作为参考。
前述内容包括许多细节和特定的实施例,它们仅以实例的方式提供,不应当构成对本发明范围的限制。本领域技术人员所做出的对特定实施例的选择、修改和改变不会背离本发明的范围,其范围单独在所附权利要求中限定。
机译: 具有分段基函数的预失真
机译: 具有分段基函数的预失真
机译: 具有分段基函数的预失真